SU1062701A1 - Микропрограммное устройство управлени - Google Patents

Abstract

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок микропрограммной пам ти, выход которого подключен к информационному вхо.- ду регистра микрокоманд, а адресный вход подключен к выходу регистра адреса и первому информационному входу стека адресов возврата, блок формировани  адреса, первый, второй и третий информационные входы которого подключены соответственно к выходу адресной части регистра микрокоманд , выходу стека адресов возврата и входу условий перехода устройства , а выход подключен к информационному входу регистра адреса, первый указатель стека, информационный вход которого соединен с информационным входом устройства, блок управлени , вход которого соединен с операционньлм выходом регистра микрокоманд, первый выход блока управлени  соединен с управл ющим входом блока формировани  адреса, второй выход - с управл и цими входами блока микропрограммной пам ти, регистра микрокоманд, стека гщресов возврата, регистра адреса, третий и четвертый выходы - с перв|лм и вторым управл ющими входами первого указател  стека, п тый выход блока управлени  соединен с выходом уст;ройства- , отличающеес  тем, целью повышени  быстроцействи  и расишрени  функциональных возможностей за счет обеспечени  перемещаемости микропрограмм, оно содержит второй указатель стека и мультиплексор, выход которого соединен с вторым информационным входом стека адресов возврата, управл ющий вход мультиплексора соединен с шесты1 1 выходом блока управлени , седьмой и восьмой выходы которого подключены соответственнок первому и второму управл ющим входам второго указател  стека, выход которого соединен с первым, информационным вхо;дом мультиплексора, второй информационный вход которого соединен с выходом первого указател  стека и информационным входом второго указа- § тел  стека,, выход регистра адреса (Л подключен к четвертому информационному входу блока формировани  адреса содержащего арифметико-логический блок, первый и второй входы которого подключены к выходеил первого и второго мультиплексоров, причем выход арифметико-логического блока  вл етс  выходом блока формировани  адре са, первый и второй информационные входы первого мультиплексора  вл ютс  первым и третьим информационными входами блока формировани  адреса, первый информационный вход второго мультиплексора  вл етс  вторым информационным входом блока формировани  адреса, второй информационный вход второго мультиплексора подключен к третьему информационному входу первого мультиплексора, и  вл етс  четвертым информационным входом блока формировани  адреса, а управл ющие входы арифметико-логического блока и мультиплексоров  вл ютс  упрайл ющим входам блока формировани  адреса. 2. Устройство по п. 1, о т л и ,чающеес  тем, что блок уп равлени  содержит генератор фазовых

Description

импульсов, первый,, второй и третий выходы которого через первый, второй и третий формирователи тактовых импульсов подключены к второму выходу блока, вход блока подключен к информационным входам первого, второго и третьего дешифраторов, выходы первого и второго дешифраторов подключены соответственно к п тому и первому выходам блока, второ выход генератора фазовых импульсов соединен с управл ющим входом второго дешифратора и с первыми входами первого и второго элементов И,

вторые входы которых соединены соответственно с первым и вторым выходами третьего дешифратора, выход первого элемента И подключен к третьему и восьмому выходам блока, выход второго элемента И подключен к четвертому и шестому выходам блока, третий выход генератора фазовых импульсов подключен к первому входу третьего элемента И, второй вход которого соединен с вторым выходом третьего дешифратора, а выход третьего элемента Исоединен с седьмым входом блока.

1

Изобретение относитс  к вычис лительной технике и предназначено дл  применени  в устройствах управлени  цифровых вычислительных машин .

Известно микропрограммное устройство управлени , содержащее блок микропрограммной пам ти, регистр адреса, регистр микрокоманд, регист адреса возврата или стек адресов возврата, указатель стека, блок формировани  адреса и блок местного управлени  ij .

Недостатком устройства  вл етс  ограниченные функциональные возможности , не позвол ющие увеличивать число возложенных программ.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство микропрограммного управлени , содержащее последовательно соединенные указатель стека, стек адресов возврата, блок формировани  адреса, регистр адреса, блок микропрограммного управлени , регистр, микрокоманд 2J .

Недостатками известного устройства  вл ютс  дополнительные задержки -времени и формировании адреса микрокоманды при необходимости перехода на программу и ограниченные функциональные возможности. Действительно , помимо затрат времени, необходимых в обычных микрокомандах на формирование адреса в блоке формировани  адреса и записи на регист адреса микрокоманд при переходе на подпрограмму необходимо врем  на увеличение указател  стека и запись в стек.

В то же врем  развитие интеграль ной технологии и все более широкое применение принципа динамического микропрограммировани  на основе оперативной микропрограммной пам ти требуют расширени  функциональных

возможностей блока формировани  адреса . При этом наиболее важной из них представл етс  обеспечение перемещаемости микропрограмм, что наиболее эффективно достигаетс  при сочетании естественной адресации и принудительной по алгебраическому приращению адреса, указанному в адресной части мш рокоманды.

Целью изобретени   вл етс  увеличение быстродействи  и расширение функциональных возможностей микропррграммного устройства управлени .

Поставленна  цель достигаетс  тем, что в микропрограммное устройjCTBO управлени , содержащее блок миропрограммной пам ти, выход которог подключен к информационному входу регистра микрокоманд, а адресный вход подключен к выходу регистра адреса и первому информационному входу стека адресов возврата, блок формировани  адреса, первый, второй и третий информационные входы которого подключены соответственно к выходу адресной части регистра микрокоманд , выходу стека адресов возврата и входу условий перехода устройства , а выход подключен к информационному входу регистра адреса, первый указатель стека, информационный вход которого соединен с информационным входом устройства, блок управлени , вход которого соединен с операционным выходом регистра, микрокоманд , первый выход блока управлени  соединен с управл ющим входом блока формировани  адреса, второй выход - с управл ющим входами блока микропрограммной пам ти, регистра микрокоманд, стека адресов возврата регистра адреса, третий и четвертый выходы - с первыгл и вторым управл ющими входаг/1и первого указател  стека , п тый выход блока управлени  соединен с выходом устройства, внедены второй указатель стека и мультиплексор , выход которого соединен с вторым информационным входом стека адресов возврата, управл ющий вход мультиплексора соединен с шестым выходом блока управлени , седьмой и восьмой выходы которого подклк1чены соответственно к первому и второму управл ющим входам второго указател  стека, выход, которого соединен с первым информационным входом мультиплексора, второй информационный вход которого соединен с выходом первого указател  стека и информационным входом второго указател  стека, выход регистра адреса подключен к четвертому информационному входу блока формировани  адреса , содержащего арифметико-логический блок, первый и второй входы которого подключены к выходам первого и второго мультиплексоров, причем вцход арифметико-логического блока  вл етс  выходом блока формировани  адреса, первый и второй информационные входы первого мультиплексора  вл ютс  первым и третьим информационными входами -блока формировани  адреса, первый информационный вход второго мультиплексора  вл етс  вторым информационным входом блока формировани  адреса, второй информационный вход второго мультиплексора подключен к третьему информационному входу первого мультплексора и  вл етс  четвертым информационным входом блока формировани  адреса, а управл ющие входы арифметико-логического блока и мультиплексоров  вл ютс  управл ющим входом блока формировани  адреса.

Причем блок управлени Г содержит генератор фазовых импульсов, первый второй и третий выходы которого через первый, второй и третий формирователи таковых импульсов подключены к второму выходу блока, вход блока подключен к информационным входам первого, второго и третьего дешифраторов, выходы первого и второго дешифраторов подключены соотвественно к п тому и первому выходам. блока, второй выход генератора фазовых импульсов соединен с управл ющим входом второго дешифратора и с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с первым и вторым выходами третьего дешифратора , выход первого элемента И подключен к третьему и восьмому выхода блока, выход второго элемента И подключен к четвертому и шестому выходам блока, третий выход генератора фазовых импульсов подключен к первому входу третьего элемента И, второй вход которого соединен с вторым выходом третьего дешифратора

а выход третьего элемента И соединен с седьмым входом блока.

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 вариант реализации блока управлени ; на фиг. 3 - временна  диаграмма функционировани  блока, управлени .

Устройство содержит блок 1 микропрограммной пам ти, регистр 2 микрокоманд , регистр 3 адреса, стек 4

0 адресов возвраТга, блок 5 формировани , адреса, содержащий арифметикологический блок б, мультиплексоры 7 и 8, вход 9 логических условий устройства, операционный выход 10

5 регистра 2, блок 11 упраЬлени , выходы 12-14 блока 11, указатель 15 стека, выходьГ 16. и 17 блока 11, мультиплексор 20, выходы. 21 и 22 блока 11, информационный вход 23.

Q Блок 11 управлени  содержит формирователи 24-26 -тактовых импульсов, генератор 27 фазовых импульсов с выходами 28-30, дешифраторы 31-33, элементы И 34-36.

Принцип работы предлагаемого микропрограммного устройства управлени  заключаетс  в следующем.

Б его работе можно выделить фазу приема микрокоманды (Ф) из блока 1 микропрограммной пам ти в регистр 2

0 микрокоманд и фазу дешифрации и выполнени  считанной микрокоманды. Дешифраци  микрокоманды осуществл етс  блоком 11 управлени , на вход которого поступает операционна 

5часть регистра 2 микрокоманд. В результате вырабатываютс  внешние управл ющие сигналы 12, управл ющие устройствами и блоками ЭВМ. Кроме того, вырабатываютс  управл юQ щие сигналы на выходах 21 и 22, синхронизирующие работу микропрограммного устройства управлени , поступающие на управл ющие входы блока 5 формировани  адреса, регистра 3 адреса, блока 1 микропрограм мной ПШ-1ЯТИ, регистра 2 микрокоманд, . стека 4 адресов возврата, а также сигналы на выходах 13, 14, 16, 17 и 19, управ7  ющие работой указата{лей 15 и 18 стеков и мультиплексо0 ра 20.- .

Одновременно с фазой вьшолнени  микрокоманды осуществл ютс  формирование адрес.а следующей микрокоманды (фаза 2) и обращение к блоку

5 микропрограммной пам ти (фаза 3) . Адрес следующей микрокоманды формируетс  блоком 5 формировани  адреса с учетом адресной части микрокоманды , поступающей на вход блока 5,

0 кода на входе 9 условий и адреса текущей микрокоманды, поступающей на вход блока 5. При выполнении Мик рокоманды Возврат из подпрограммы формируетс  адрес возврата, считываемый на вход блока 5 из стека 4 адресов возврата. Сформированный адрес следующей микрокоманды заноси с  в регистр 3 адреса. На этом фаза Ф, заканчиваетс . Способ формировани  адреса опре дел етс  сигналами, вырабатываемыми блоком 11 местного управлени  на вы ходах 21 и поступающими на управл ющие входы арифметико-логического блока б и мультиплексоров 7 и 8. Эти управл ющие сигналы вырабатыва ютс  в результате дешифрации части кода микрокоманды, поступающей на выходы 10, и определ ют следующие основные операции формировани  адреса: PA+I; , рА-;-(рмк щу), РАВ+1, РАВ+РМК, где РА - содержимое регистра 3 адреса, РМК - содержимое адрес-вой части регистра 2 микрокоманд; МУ - код на входе 9 условий, РАВ - регистр адреса возврата кз стека 4 адресов возврата, Укс занные операции определ ют фо мирование адреса по алгебраическому прира1Дени1о, обеспечива  перемещаемость микропрограмм. Возможны и другие операции формировани  адреса определ емал1е структурой блока 5 . формировани  адреса и функци ми арифметико-логического блока б, в качестве рсоторого может быть примен но арифметико-логическое устройство на микросхемах К155ИПЗ. lia фазе Ф осуществл етс  обращение к блоку 1 микропрограммной пам ти по адресу в регистре 3 адрес Одновременно происходит занесение этого адреса в .стек 4 адресов возврата . Номер регистра стека 4 адресов возврата определ етс  содержимым указател  15 стека, которое поступает на адресный вход стека 4 адресов возврата через мультиплексор 20. Остановимс  на выполнении микрокоманд Уход на подпрограмму и Выход из подпрограммы. При выполнении микрокоманды Переход на подпрограглму на фазе Ф происходи увеличение на единицу содержимого указател  15 стека по сигналу на выходе 13 блока 11. В св зи с этим на фазе Фдв стек 4 адресов возврата сформированный адрес подпрограм мы и всех последующих адресов мик рокоманд данной подпрограммы зано ситс  по увеличенному .содержимому указател  15 стека. Поскольку адрес самой микрокоманды Переход на подпрогрггмму занесен в стек на фа зе Фо, предыдущего цикла, дл  выполнени  микрокоманды Выход из под программы необходимо иметь предыдущее значение указател  15 стека. В предлагаемом микропрограммном устройстве управлени  оно хранитс  Е) указателе 18 стека. Поэтому при выполнении микрокоманды .Выход из подпрограммы на фазе Фг номер регистра стека 4 адресов возврата, из которого считываетс  адрес возврата на вход блока 5 формировани  адреса, определ етс  содержимым указател  18, поступающего на адресный вход стека 4 адресов возврата через Мультиплексор 20. На этой же фазе под действием сигнала на выходе 14 блока 11 происходит уменьшение содержимого указател  15 стека на единицу . На фазе Ф уменьшаетс  на единицу содержимое указател  стека под действием сигнагла на выходе 17блока 11. Коммутаци  выходов указателей 15 и 18 стеков осуществл .етс  мультиплексором 20 под управ- . лением сигнала на выходе 19 блока 11, Дл  обеспечени  хранени  в указателе 18 стека предыдущего значени  указатели 15 стека возможно несколько вариантов. В частности, при включении устройства и по влении -сигнала Сброс или Начальный установ может быть осуществлена их необходима  предварительна  установка например, можно сбросить указатель 15 стека в О, а указатель 18стека .установить в 1) . В последующем работа может быть обеспечена выполнением следующих действий при переходе на подпрограмму, на фазе Фд увеличить указатель 15 стека на единицу, а на фазе Ф- увеличить указатель 18 стека. Однако это не всегда удобно, в частности тогда, ксЭгда предусматриваетс  возможность изменени  в последовательност х подпрограмм путем занесени  произ ольного кода в указатель 15 стека (например, по входу 23). В св зи с этим в. предлагаемом микропрограммном устройстве управлени  при выполнении микрокоманды Переход на подпрограмму на фазе Ф перед увеличением указател  15 стека происходит занесение его предьщущего содержимого в указатель 18 стека под действием управл ющего сигнала 16 на выходе блока-11. Необходимо отметить, что при этом часто можно объединить сигналы на выходах 13 и 16, например, при использовании в качестве указателей -тека реверсивных счетчиков, выполненных на микросхемах типа К155ИЕ7, использу  ту особенность, что занесение информации в них осуществл етс  по переднему фронту сигнала, а изменение кодов на выходах при работе по счетным входам - по заднему фронту сигнала. Блок управлени  функционирует следующим образом. Генератор 27 вырабатывает такти- рующие сигналы на выходах 28, 29 и 30, соответствующие фазам Ф|/, Ф и Ф, которые поступают на формирователи 24, 25 и 26 дл  выработки управл ющих сигналов. На выходе синхронизирующих работу регистра 2 микрокоманд, регистра 3 адреса, стека 4 адресов возврата, блока 1 микропрограммной пам ти.

Дешифратор 31 вырабатывает внешние управл ющие сигналы 12, В качестве формирователей 24-26 могут использоватьс , например, элементы серии K155JIA12.

Дешифратор 32 на фазе Ф вырабатывает сигналы на выходе 21, управл ющие работой блока формировани  адреса. Дешифратор 33 вырабатывает на своих выходах признаки ухода и выхода на подпрограммы соответственно , В результате элемент н 34 на фазе Фл вырабатывает сигналы на выходах 13 и 16, элемент И 35 - сигналы на выходах 14 и 19, а элемент И 36 ка фазе Ф, - сигнал на выходе 17, управл ющие работой указателей стеков 15 и 18 и мультиплексора 20,

Положительный эффект предлагаемого микропрограммного устройства управлени  заключаетс  в увеличении быстродействи  и функциональных возможностей по сравнению с известными устройствами.

Увеличение быстродействи  достигаетс  тем, что при переходе на подпрограмглу отсутствуют дополнительные потери времени, св занные с увеличением указател  стека и записи в стек, так как запись в стек осуществл етс  не в начале цикла микрокоманды Переход на подпрограмму , а на фазе обращени  к блоку микропрограмг.1ной пам ти (Фд) предыдущего цикла. Увеличение х;е указател  стека осуществл етс  параллельно с фазой формировани  следующего адреса (Ф)

Кроме того, следует .иметь в виду, что запоминание Текущего адреса происходит всегда, а не только при переходах на подпрограммы. В св зи

с этим создаютс  удобства дл  работы предлагаемого микропрограммного устройства управлени  при прерывани х внутри микропрограмм, в частности при возникновении различных

ошибок.

Увеличение функциональных возможностей достигаетс  за счет универсальной структуры блока 5 формировани  адреса, обеспечивающего как

традиционные способы формировани  адреса, так и его формирование по алгебраическому приращению, заданному в адресной части микрокоманды. Этим обеспечиваетс  перемещаемость

микропрограмм, что особенно важно при динамическом микропрограммиро/вании , ..

При использовании современной элементной базы, в частности микросхем

серии К155, врем  сокращени  цикла микропрограммного устройства управлени  будет не менее 50 «с.Дл  цикла , например, 300 не это означает .его сокращение приблизительно на

17% и соответствующее увеличение быстродействи  ЭВМ,

f V r/ii / V

2i 22

12

Ш

Ю.

13

19

ni6

n

16

Фиг1

-Л

6

15

IT

п п

1ЛГ

п п п

Фиг.З

Claims (2)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок микропрограммной памяти, выход которого подключен к информационному вхо.·» ду регистра микрокоманд, а адресный вход подключен к выходу регистра адреса и первому информационному входу стека адресов возврата, блок формирования адреса, первый, второй и третий информационные входы которого подключены соответственно к выходу адресной части регистра микрокоманд, выходу стека адресов возврата и входу условий перехода устройства, а выход подключен к информационному входу регистра адреса, первый указатель стека, информационный вход которого соединен с информационным входом устройства, блок управления, вход которого соединен с операционным выходом регистра микрокоманд, первый выход блока управления соединен с управляющим входом блока формирования адреса, второй выход - с управляющими входами блока микропрограммной памяти, регистра микрокоманд, стека адресов возврата, регистра адреса, третий и четвертый выхода - с первым иу вторым 'управляющими входами первого указателя стека, пятый выход блока управления соединен с выходом устройства·, отличающееся тем, что,с целью повышения быстродействия и расширения функциональ ных возможностей за счет'обеспечения перемещаемости микропрограмм, оно содержит второй указатель стека и мультиплексор, выход которого соединен с вторым информационным входом стека адресов возврата, управляющий вход мультиплексора соединен с шестым выходом блока управления, седьмой и восьмой выходы которого подключены соответственно*к первому и второму управляющим входам второго указателя стека, выход которого соединен с первым, информационным входом мультиплексора, второй информационный вход которого соединен с выходом первого указателя стека и информационным входом второго указа- ! теля стека,, выход регистра адреса подключен к четвертому информацион- ΖΛ · hhmv ργππν fVnrwfl ifinnuunfmauwa аппогд F ному входу блока формирования адреса содержащего арифметико-логический ζ блок, первый и второй входа которого подключены к выходам первого и вто- g рого мультиплексоров, причем выход арифметико-логического блока является выходом блока формирования адре'са, первый и второй информационные входы первого мультиплексора являются первым и третьим информационными входами блока формирования адреса, первый информационный вход второго мультиплексора является вторым информационным входом блока формирования адреса, второй информационный вход второго мультиплексора подключен к третьему информационному входу первого мультиплексора, и является четвертым информационным входом блока формирования адреса, а управляющие входа арифметико-логического блока и мультиплексоров являются управляющим входам блока формирования адреса.

2. Устройство по п. 1, отливающееся тем, что блок управления содержит генератор фазовых импульсов, первый,, второй и третий выходы которого через первый, второй и третий формирователи тактовых импульсов подключены к второму выходу блока, вход блока подключен к информационным входам первого, второго и третьего дешифраторов, выходы первого и второго дешифраторов подключены соответственно к пятому и первому выходам блока, второй выход генератора фазовых импульсов соединен с управляющим входом второго дешифратора и с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с первым и вторым выхода ми третьего дешифратора, выход первого элемента И подключен к третьему и восьмому выходам блока, выход второго элемента И подключен к четвертому и шестому выходам блока, третий выход генератора фазовых импульсов подключен к первому входу третьего элемента И, второй вход которого соединен с вторым выходом третьего дешифратора, а выход третьего элемента И’соединен с седь мым входом блока.