SU1058067A1 - Electronic reference-input element - Google Patents

Electronic reference-input element Download PDF

Info

Publication number
SU1058067A1
SU1058067A1 SU823469363A SU3469363A SU1058067A1 SU 1058067 A1 SU1058067 A1 SU 1058067A1 SU 823469363 A SU823469363 A SU 823469363A SU 3469363 A SU3469363 A SU 3469363A SU 1058067 A1 SU1058067 A1 SU 1058067A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
code
outputs
output
Prior art date
Application number
SU823469363A
Other languages
Russian (ru)
Inventor
Владимир Николаевич Тетюев
Original Assignee
Челябинский Политехнический Институт Им.Ленинского Комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Челябинский Политехнический Институт Им.Ленинского Комсомола filed Critical Челябинский Политехнический Институт Им.Ленинского Комсомола
Priority to SU823469363A priority Critical patent/SU1058067A1/en
Application granted granted Critical
Publication of SU1058067A1 publication Critical patent/SU1058067A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

ЭЛЕКТРОННЫЙ ЗАДАТЧИК, doдержащий триггер, первое устройство задани  кода, состо щее из делител  частоты с переменным коэффициентом делени , первый вход которого  вл етс  первым входом первого задани  кода устройства, реверсивного счетчика, входы сложени  и вычитани  которого подключены соответственно к выходам первого и второго элементов И, первые входы которых объединены , второй вход первого элемента и непосредственно, а второго через инвертор соединены с вторыми входами первого устройства задани  кода, выходы разр дов реверсивного счетчика  вл ютс  первыми выходами задатчика , отлиличающийс  тем, что, с целью расширени  функционсшьных возможностей, в него введены третий элемент И и второе устройство згщани  кода, выходы реверсивного счетчика которого  вл ютс  вторьа ш выходами задатчика, входы управлени  : коэффициентсши делени  делител  частоты с переменным коэффициентом делени  первого и второго устройств задани  кода  вл ютс  третьими входами задатчика, а первый и второй дополни елыше входы управлени  делителей частоты с переменными коэффициентси« ( делени   вл ютс  соответственно четвертым и п тым входами устройств задани  кбДа, первые входы : начальной установки реверсивных счетчиков первого и второго устройств задани  кода объединены и соединены с вторым входом Зс1датчика, а их дополнительные входы задани  кода через формирователи импульсов соединены с шестыми входами устройств задани  кода, первый вход первого устройства задани  кода соединен с дополнительным выходом делител  частоты с переменньвд коэффициентом делени  второго устройства задани  кода, выходы разр51дов реверсивного счетчика которого объединены с соответствующими третьими входами второго устройства задани  кода, а выходы старших разр дов реверсивных счетчиков первого и второго устройств згщани  кода подключены к соответствующим ходс1М третьего элемента И, выход которого соединен с первым входом триггера , второй вход которого  вл етс  четверть входом задатчика, .а выходего третьим выходом, причем выход делител  частоты с переменным коэффициентом делени  соединен с .первыми 01 входами первого и второго элементов И. 00 2. Устройство по П.1, о т л ич ао л vj ю щ е е с   тем, что делитель частоты с переменным коэффициентом делени  содержит счетчик, выходы разр дов которого соединены с соответствующие ми информационными входами мультиплексора , входы управлени  которого  вл ютс  третьими входами устройства задани  кода, а выход подключен к дополнительному выходу делител  частоты с переменным коэффициентом делени  и первому входу четвертого элемента И, второй вход которого  вл етс  вторым дополнительным входом устройства задани  кода, а вьвсод - выходом делител  частоты с переменным коэффи центом делени .ELECTRONIC TASKER, holding the trigger, the first code setting device consisting of a frequency divider with a variable division factor, the first input of which is the first input of the first setting of the device code, the reversing counter, the addition and subtraction inputs of which are connected respectively to the outputs of the first and second elements , the first inputs of which are combined, the second input of the first element and directly, and the second through the inverter are connected to the second inputs of the first code setting device, the outputs of the reversing bits The actual counter is the first outputs of the setter, distinguished by the fact that, in order to expand its functional capabilities, a third AND element and a second code loading device, the outputs of the reversing counter of which are the second outputs of the setting unit, are entered into the control inputs: the division ratio of the frequency divider the variable division factor of the first and second code setting devices are the third inputs of the setpoint generator, and the first and second additions of the control inputs of the frequency dividers with variable coefficients si "(the divisions are the fourth and fifth inputs of the QBD reference devices, the first inputs: the initial installation of the reversible counters of the first and second code setting devices are combined and connected to the second input of the 3s sensor, and their additional inputs of the code reference are connected to the sixth inputs through the pulse driver code setting devices, the first input of the first code setting device is connected to an additional output of a frequency divider with variable division factor of the second code setting device, outputs p The spans of the reversible counter of which are combined with the corresponding third inputs of the second code setting device, and the outputs of the higher bits of the reversible counters of the first and second code loading devices are connected to the corresponding inputs of the third And element, the output of which is connected to the first input of the trigger, the second input of which is a quarter input master, .a output of the third output, and the output of the frequency divider with a variable division factor is connected to the first 01 inputs of the first and second elements I. 00 2. Us The unit according to claim 1, which is apt, is that the frequency divider with a variable division factor contains a counter, the outputs of which bits are connected to the corresponding information inputs of the multiplexer, the control inputs of which are the third inputs of the device setting the code, and the output is connected to an additional output of a frequency divider with a variable division factor and the first input of the fourth And element, the second input of which is the second additional input of the code setting device, and the output of the de frequency unit with variable division factor.

Description

Изобретение относитс  к импульсн технике и может быть использовано пр автоматизации экспериментов в частности дл  наладки и диагностики т го вых электроприводов. Известно устройство, содержащее датчики, элементы U, переключатели задани  режимов 13. Указанное убтройство обладает недостаточными функциональными воз- можност ми. Наиболее близким к предлагаемому по технической сущности  вл етс  уст ройство, содержащее триггер и устрой ство задани  кода, состо щее из дели тел  частоты с переменным коэффициентом делени , первый вход которого  вл етс  первым входом устройства за дани  кода, реверсивного счетчика, входы сложени  и вычитани  которого подключены соответственно к выходам первого и второго элементов И, первые входы которых объединены, второй вход первого элемента И непосредственно , а второго через инвертор соединены с. вторыми входами устройства задани  кода, а выходы разр дов реверсивного счетчика  вл ютс  выходами всего устройства 2. Известное устройство также облада ет .недостаточными функциональными возможност ми. Цель изобретени  - расширение фун циональных возможностей устройства. Указанна  цель достигаетс  тем, что в устройство, содержащее тригrep , первое устройство задани  кода , состо щее из делител  частоты с переменньом коэффициентом делени , Первый вход которого  вл етс  первым входом устройства задани  кодч1/ реверсивного счетчика, входы сложени  и вычитани  которого подключены соот ветственно к выходам первого и, второго элементов И, первые входы которых объединены, второй вход первого элемента И непосредственно, а второго через инвертор соединены с вторыми входами первого устройства зада ни  кода, а выходы разр дов реверсив ного счетчика  вл ютс  первыми выходами задатчика, введены третий элемент И и второе устройство задани  кода, выходы реверсивного счетчика которого  вл ютс  вторыми выходами згщатчика, входы управлени  коэффициентами делени  д|елител  час тоты с переменным коэффициентом деле ни  первого и второго устройств задани  кода  вл ютс  третьими входами эадатчика, а первый и второй дополкительные входы управлени  делителей частоты с переменным коэффициентом д лени   вл ютс  соответственно четвертым и п тым входами устройств задани  кода, первые входы начальной установки реверсивных счетчиков пер вого и второго устройств задани  кода объединены и соединены с вторым входом задатчика, а их дополнительные входы задани  кода через формирователи импульсов соединены с шестыми входами устройств задани  кода; первый вход первого устройства задани  кода соединен с дополнительным выходом делител  частоты с переменным коэффициентом делени  второго устройства задани  кода, выходы разр дов реверсивного счетчика которого объединены с соответствующими третьими входами второго устройства задани  кода, а выходал старших разр дов реверсивных счетчиков первого и второго устройств задани  кода подклк1чены к соответствующим входам третьего элемента И, выход которого соединен с первым входом триггера , второй вход которого  вл етс  четвертым входом задатчика, а выход - его третьим выходом, причем выход делител  частоты с переменным коэффициентом делени  соединен с первыми входами первого и второго элементов И., Делитель частоты с переменным коэффициентом делени  содержит счетчик , выходы разр дов которого соединены с соответствующими информационными входами мультиплексора, входы управлени  которого  вл ютс  третьими входами устройства згщани  кода, а выход подключен к дополнительному выходу делител  частоты с переменным коэффициентом делени  и первому входу четвертого элемента И, второй вход которого  вл етс  вторым дополнительным входом устройства задани  кода, а выход выходом делител  частоты с переменным коэффициентом делени . На чертеже представлена структурна  схема устройства. Электронный задатчик содержит первое и второе устройство 1 и 2 заДани  кодов и триггер 3. Каждое устройство задани  кодов содержит делитель 4 частоты с переменным коэффициентом делени , реверсивный счетчик 5, первый 6 и второй 7 элементы И, инвертор 8 и формирователь 9 импульсов . Первые входы элементов совпгщений объединены, второй вход первого 6 элемента и непосредственно, а второго 7 через инвертор 6 соединены с вторыми входами 10 устройств задани  кода  вл ющимис  вторыми входами задатчика . Выходы 11 реверсивных счетчиков 5 первого 1 и второго 2 устройств задани  кода соответственно  вл ютс  первыми 12 и вторыми 13 выхоДс1ми задатчика. Входы управлени  коэффициентг1ми делени  делител  4 частоты с переменным коэффициентом делени  первого 1 и второго 2 устройств.задани  кода  вл ютс  третьими входами 14 задатчика, а первый 15 и второй 16 дополнительные входы управлени  дели телей 4 частоты с переменным, коэффициентом делени   вл ютс  соответстве но четвертым и п тым входами устройств задани  кода. Первые входы 17 начальной установ ки реверсивных счетчиков соединены с третьим входом 18 задатчика, а их дополнительные входы 19 через формирователь 9 импульсов соединены с шес fbfMH входами устройств задани  кода Первый вход 20 первого устройства 1 задани  кода соединен с дополнительНЕМ выходом,21 делител  4 частоты с переменным коэффициентом делени  вто рого устройства 2 задани  кода, выходы 11 разр дов реверсивного счетчи ка которого объединены с соответству щими третьими входами 14 второго уст ройства 2 задани  кода, а выходы 22 старших разр дов реверсивных счетчиков 5 первого 1 и второго 2 устройст задани  кода подключены к соответствующим входам третьего элемента И 23, выход которого соединен с входом триггера 3, второй вход которого  вл етс  четвертым входом 24 эадатчика, а выход - его третьим выходом 25. В каждом устройстве задани  кода выход делител  4 частоты с переменным коэффициентом делени  соединен с первыми вxoдa ш первого и второго элементов И. делитель 4 частоты с переменным коэффициентом делени  содержит счетчик 26, выходы разр дов которого .соединены с соответствующими информационными входами мультиплексора 2 входы управлени  которого  вл ютс  третьи1ии входами 14 устройства задани  кода, а выход подключен к дополнительному выходу 21 делител  4 частоты с переменным коэффициентом делени  и первому входу четвертого элемента И 28, второй вход которого  вл етс  вторым дополнительньм входом 16 устройства задани  кода, а выход - выходом делител  частоты с переменным коэффициентом делени . Первый вход 29 делител  частоты с переменным коэффициентом делени  второго устройства 2 задани  кода  вл етс  первым входом задатчика. Устройство работает следующим образсж. Перед началом работы по сигнапё1М подаваемым на входы формирователей И1у1пульсов и проход щим через них на дополнительные входы 19 счетчиков , занос тс  коды начальных ..состо ний, формируемые на третьем входе 18 задатчика. Коэффициент делени  делител  4 частоты с переменным ко эффиц ентом делени  йервого устройс ва 1 задани  кода устанавливаетс  подачей определенного числа на третий вход 14. На входе 10 задаетс  направление счета реверсивных счетчинов , а подачей соответствующего сиг- нала на дополнительный вход 16 делител  частоты с переменным коэффициентом делени  работа устройства может быть прекращена. Выходы разр дов счетчика 26 делител  4 частоты подключены к соответствующим информационным входам мультиплексора 27, управл ющие входы которого подключены к выходам реверсивного счетчика, причем выходы второго , третьего и четвертого его разр дов соединены соответственно с перВым , вторым и третьим управл ющими входами мультиплексора. Е зависимости от кода на выходах реверсивного счетчика мультиплексор коммутирует соответствующий выход счетчика 4 ,чем и задают коэффициент делени  частоты входного сигнала. По мере заполнени  реверсивных счетчиков происходит изменение выходных кодов устройства. При переполнении или обнулении реверсивных счетчиков соответствующим сигналом через элемент 23 обнул ют триггер 3, сигнал с выхода которого блокирует работу функционального генератора (не изобра: ен J. Сигналом с входа 24 триггер устанавливают в единичное состо ние и разрешают работу функционального генератора . Данный узел предназначен дл  предотвращени  от аварийных режимов испытуемого объекта, т.е. дл  исключени  резких скачков воздействующих сигналов с функционального генератора (испытуемый объект также не изображен на чертеже ). Электронный задатчик предназначен дл  работы .с различныгии функциональными генераторами с. цифровым управление - ( генераторы не изображены , так как  вл ютс  стандартными ).t Например, с электронным задатчиком мо гут быть использованы синусоидальный . генератор, сигнал которого характери .зуют комплексными параметрами, а ., именно частотой и амплитудой, гене- ; ратор дискретных сигналов у которого задают частоту следовани  сигналов и их скважность, импульсный генератор, характеризующийс  частотой следовани  импульсов и их амплитудой .(Двапараметра характеризуют (залают ) комплексно воздействующий сигнал на испытуемый объект). Воздействукхдий сигнал формируют (MJрабатывают ) стандартным генератором. Технико-экономический эффект предлагаемого устройства заключаетс  В расширении функциональных возможностей , поскольку оно позвол ет вырабатывать автоматически два взаимосв занных числа,в то врем  как известное уст .ройство только одно.Расширение функциональных возможностей также обусловлено расширением возможностей по управлению режимами устройства.The invention relates to a pulse technique and can be used for automation of experiments, in particular, for setting up and diagnostics of electrical direct current drives. A device containing sensors, elements U, mode setting switches 13 is known. The above device has insufficient functional capabilities. The closest to the proposed technical entity is a device containing a trigger and a code setting device consisting of a frequency division with a variable division factor, the first input of which is the first input of the device for the code, reversible counter, and addition and subtraction inputs which are connected respectively to the outputs of the first and second elements And, the first inputs of which are combined, the second input of the first element And directly, and the second through an inverter connected to. the second inputs of the code setting device, and the outputs of the bits of the reversible counter are the outputs of the entire device 2. The known device also has inadequate functionality. The purpose of the invention is to expand the functional capabilities of the device. This goal is achieved by the fact that in the device containing the trigger, the first code setting device consisting of a frequency divider with variable division factor, the first input of which is the first input of the code1 / reversible counter setting device, the addition and subtraction inputs of which are connected respectively to to the outputs of the first and second elements I, the first inputs of which are combined, the second input of the first element I directly, and the second through an inverter connected to the second inputs of the first device, specifying a code, and the output The digits of the reversible counter are the first outputs of the setter, the third AND element and the second code setting device are introduced, the outputs of the reversible counter of which are the second outputs of the inhibitor, the division control inputs of the variable factor of the first and second devices The code settings are the third inputs of the sensor, and the first and second additional inputs of the control of frequency dividers with a variable division factor are the fourth and fifth inputs respectively the code setting devices, the first inputs of the initial installation of the reversible counters of the first and second code setting devices are combined and connected to the second input of the setter, and their additional inputs of the code setting are connected to the sixth inputs of the code setting devices; The first input of the first code setting device is connected to an additional output of a frequency divider with a variable division ratio of the second code setting device, the outputs of the reversible counter bits of which are combined with the corresponding third inputs of the second code setting device, and output the higher bits of the reversible counters of the first and second code setting devices are connected to the corresponding inputs of the third element AND, the output of which is connected to the first input of the trigger, the second input of which is the fourth in one setting point, and the output is its third output, with the output of a frequency divider with a variable division factor connected to the first inputs of the first and second elements I. The frequency divider with a variable division factor contains a counter, the outputs of which bits are connected to the corresponding information inputs of the multiplexer, the inputs the control of which are the third inputs of the code loading device, and the output is connected to the auxiliary output of a frequency divider with a variable division factor and the first input to the fourth of the AND gate, the second input of which is a second auxiliary input device specifying code, and output the output of the frequency divider with variable division ratio. The drawing shows a block diagram of the device. The electronic setting device contains the first and second device 1 and 2 of program codes and trigger 3. Each device for setting codes contains a divider 4 frequencies with a variable division factor, a reversible counter 5, the first 6 and second 7 And elements, an inverter 8 and a driver 9 pulses. The first inputs of the elements of the combination are combined, the second input of the first 6 element and directly, and the second 7 through the inverter 6 are connected to the second inputs 10 of the code setting device which are the second inputs of the setter. The outputs 11 of the reversing counters 5 of the first 1 and second 2 code setting devices, respectively, are the first 12 and second 13 outputs of the setter. The control inputs for the division divider 4 frequencies with a variable division factor of the first 1 and second 2 devices. The code assignments are the third inputs 14 of the master, and the first 15 and second 16 additional control inputs of the dividers 4 frequencies with a variable, division ratio are the fourth and the fifth inputs of the code setting devices. The first inputs 17 of the initial installation of reversible counters are connected to the third input 18 of the setter, and their additional inputs 19 are connected to the fbfMH through the driver of the code setting devices. The first input 20 of the first device 1 sets the code to the additional output, 21 dividers 4 frequencies from the variable division ratio of the second device 2 sets the code, the outputs of the 11 bits of the reversible counter are combined with the corresponding third inputs 14 of the second device 2 of the code, and the outputs of the 22 higher bits In the reversible counters 5 of the first 1 and second 2, the code setting device is connected to the corresponding inputs of the third element I 23, the output of which is connected to the input of the trigger 3, the second input of which is the fourth input 24 of the sensor, and the output is its third output 25. In each device setting the divider 4 frequency output with a variable division factor is connected to the first input of the first and second elements I. A variable frequency divider 4 contains a counter 26, the outputs of which bits are connected to the corresponding The information inputs of the multiplexer 2 whose control inputs are the third inputs 14 of the code setting device, and the output is connected to the auxiliary output 21 of the frequency divider 4 with a variable division factor and the first input of the fourth And 28 element, the second input of which is the code and the output is a frequency divider output with a variable division factor. The first input 29 of a frequency divider with a variable division factor of the second code setting device 2 is the first input of the setter. The device works as follows. Before starting work on the signal sources fed to the inputs of the formers of I1 and 1 pulses and passing through them to the additional inputs of 19 counters, the codes of the initial states formed on the third input 18 of the setter are entered. The division factor of the 4 frequency divider with the variable division factor of the first device 1 code assignment is set by applying a certain number to the third input 14. At input 10, the counting direction of the reversible counters is specified, and by applying the corresponding signal to the additional input 16 of the frequency divider with a variable factor division operation may be terminated. The outputs of the bits of the counter 26 of the frequency divider 4 are connected to the corresponding information inputs of the multiplexer 27, the control inputs of which are connected to the outputs of the reversible counter, the outputs of the second, third and fourth bits of it are connected to the first, second and third control inputs of the multiplexer, respectively. E depending on the code at the outputs of the reversible counter, the multiplexer switches the corresponding output of counter 4, which determines the frequency division factor of the input signal. As the reversing counters are filled, the output codes of the device change. When the reversible counters overflow or reset, the trigger 3 is zeroed by the element 23, the signal from the output of which blocks the operation of the function generator (not shown: en J.) The signal from input 24 sets the trigger to one and enables the function generator. to prevent the test object from the emergency conditions, i.e., to avoid abrupt jumps of the acting signals from the function generator (the test object is also not shown in the drawing The electronic setting device is designed to work with various functional generators with digital control - (the generators are not shown as they are standard). For example, a sinusoidal generator whose signal is characterized by complex parameters can be used with an electronic setting device. , a., namely frequency and amplitude, the generator of discrete signals which set the frequency of the signals and their porosity, the pulse generator, characterized by the frequency of the pulses and their amplitude . (Dvaparametra characterize (bark) a complex signal on the test object). An impact signal is formed (MJ is processed) by a standard generator. The technical and economic effect of the proposed device is to expand the functionality, since it allows the generation of automatically two interconnected numbers, while the known device has only one. The extension of the functionality is also due to the enhanced capabilities for controlling the device modes.

LII±z:LII ± z:

A25 A25

Claims (2)

ЭЛЕКТРОННЫЙ ЗАДАТЧИК, «Содержащий триггер, первое устройство задания кода, состоящее из делителя частоты с переменным коэффициентом деления, первый вход которого ι является первым входом первого задания кода устройства, реверсивного счетчика, входы сложения и вычитания которого подключены соответственно к выходам первого и второго элементов и, первые входы которых объединены, второй вход первого элемента И непосредственно, а второго через инвертор соединены с вторыми входами первого устройства задания кода, выходы разрядов реверсивного счетчика являются первыми выходами задатчика, отлиличающийся тем, что, с целью расширения функциональных возможностей, в него введены третий элемент И и второе устройство задания кода, выходы реверсивного счетчика которого являются вторыми выходами задатчика, входы управления : коэффициентами деления делителя частоты с переменным коэффициентом деления первого и второго устройств задания кода являются третьими входами задатчика, а первый и второй дополнительные входы управления делителей частоты с переменными коэффициентами деления являются соответственно четвертым и пятым входами устройств задания кбДа, первые входа начальной установки реверсивных счетчиков первого и второго устройств задания кода объединены и соединены с вторым входом задатчика,а их дополнительные входы задания кода через формирователи импульсов соединены с шестыми входами устройств задания кода, первый вход первого устройства задания кода соединен с дополнительным выходом делителя частоты с переменным коэффициентом деления второго устройства задания кода, выходы разрядов реверсивного счетчика которого объединены с соответствующими третьими входами второго устройства задания кода, а выходы старших разрядов реверсивных счетчиков первого и второго устройств задания ко- , да подключены к соответствующим уходам третьего элемента И, выход которого соединен с первым входом триггера, второй вход которого является четверть»» входом задатчика, а выходего третьим выходом, причем выход делителя частоты с переменным коэффициентом деления соединен с .первыми входами первого и второго элементов И.ELECTRONIC TRANSMITTER, “Containing a trigger, the first code setting device, consisting of a frequency divider with a variable division coefficient, the first input of which is the first input of the first setting of the device code, a counter counter, the addition and subtraction inputs of which are connected respectively to the outputs of the first and second elements and the first inputs of which are combined, the second input of the first element And directly, and the second through an inverter connected to the second inputs of the first device for setting the code, the outputs of the bits are reversible of the counter are the first outputs of the master, differing in that, in order to expand the functionality, a third AND element and a second code setting device are introduced into it, the outputs of the reversible counter of which are the second outputs of the master, control inputs: division factors of the frequency divider with a variable division coefficient the first and second code job devices are the third inputs of the master, and the first and second additional control inputs of frequency dividers with variable they are the fourth and fifth inputs of the kBDa setters, respectively, the first inputs of the initial installation of the reversible counters of the first and second code setters are combined and connected to the second input of the setter, and their additional code set inputs through pulse shapers are connected to the sixth inputs of the code setters, the first input the first code setting device is connected to the additional output of the frequency divider with a variable division factor of the second code setting device, the outputs of the bits are reversible the counter of which is combined with the corresponding third inputs of the second code setting device, and the high-order outputs of the reversing counters of the first and second task setting devices are connected to the corresponding outputs of the third AND element, the output of which is connected to the first input of the trigger, the second input of which is a quarter ” the input of the master, and the output of the third output, and the output of the frequency divider with a variable division factor is connected to the first inputs of the first and second elements I. 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что делитель частоты с переменным коэффициентом деления содержит счетчик, выходы разрядов которого соединены с соответствующими информационными входами мультиплексора, входы управления которого являются третьими входами устройства задания кода, а выход подключен к ' дополнительному выходу делителя частоты с переменным коэффициентом деления и первому входу четвертого элемен та И, второй вход которого является вторым дополнительным входом устройства задания кода, а выход - выходом 'делителя частоты с переменным коэффициентом деления.2. The device according to claim 1, with the proviso that the frequency divider with a variable division coefficient contains a counter whose discharge outputs are connected to the corresponding information inputs of the multiplexer, the control inputs of which are the third inputs of the code setting device , and the output is connected to the 'additional output of the frequency divider with a variable division coefficient and the first input of the fourth AND element, the second input of which is the second additional input of the code setting device, and the output is the output of the' divider Variable division rates. SU .1058067 >SU .1058067>
SU823469363A 1982-07-09 1982-07-09 Electronic reference-input element SU1058067A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823469363A SU1058067A1 (en) 1982-07-09 1982-07-09 Electronic reference-input element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823469363A SU1058067A1 (en) 1982-07-09 1982-07-09 Electronic reference-input element

Publications (1)

Publication Number Publication Date
SU1058067A1 true SU1058067A1 (en) 1983-11-30

Family

ID=21022061

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823469363A SU1058067A1 (en) 1982-07-09 1982-07-09 Electronic reference-input element

Country Status (1)

Country Link
SU (1) SU1058067A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 702528, кл. Н 03 К 23/00, 1979. 2. Авторское свидетельство СССР О 771878, кл. Н 03 К 23/00, 1960 (прототип). *

Similar Documents

Publication Publication Date Title
SU1058067A1 (en) Electronic reference-input element
SU949672A2 (en) Device for monitoring machine operating time
SU1508175A1 (en) Digital phasemeter
SU1002978A1 (en) Digital meter of frequency
SU1218369A1 (en) Programmed control device
SU1272275A1 (en) Digital phase-meter
SU797076A1 (en) Controllable pulse repetition frequency divider
SU571891A1 (en) Delay circuit
SU1443156A1 (en) Frequency threshold device
SU978314A1 (en) Signal synthesizer
SU1274128A1 (en) Frequency-pulse function generator
JPS62120513A (en) Control system for multiplication of manual pulse
SU905870A2 (en) Frequency measuring device
SU1233093A1 (en) Device for measuring period
SU1385228A1 (en) Frequency multiplier
SU866730A1 (en) Frequency-to-voltage converter
SU738083A1 (en) Electric drive with discrete control
SU1182427A1 (en) Apparatus for measuring relative frequency difference,relationship of frequences and frequency
SU943599A1 (en) Phase shift to code converter
SU1651227A2 (en) Method for determination of phase shift
RU2030111C1 (en) Device for automatic frequency tuning
SU1184070A1 (en) Digital frequency discriminator
SU1061054A1 (en) Device for measuring limit automatic selection
SU476519A1 (en) Ac voltage meter
SU488163A1 (en) Digital phase meter