SU1053282A1 - Delay device - Google Patents
Delay device Download PDFInfo
- Publication number
- SU1053282A1 SU1053282A1 SU802918995A SU2918995A SU1053282A1 SU 1053282 A1 SU1053282 A1 SU 1053282A1 SU 802918995 A SU802918995 A SU 802918995A SU 2918995 A SU2918995 A SU 2918995A SU 1053282 A1 SU1053282 A1 SU 1053282A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- delay
- switch
- delay line
- Prior art date
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
УСТРОЙСТВО ЗАДЕРЖКИ, содер жащее линию задержки, вход которой вл етс входом устройства, а управл ющий вход соединен с выходом генератора тактовых импульсов, и фильтр низких частот, о т л и ч а ю ад е етi с тем, что, с целью расширени динамического диапазона и обеспечени возможности согласовани динамического диапазона входного . сигнала с динамическим диапазоном устрой-ства , в него введены включенные между входом устройства и входом фильтра Низких частот последовательно соединенные усилитель, втора лини за держки и коммутатор, второй вход которого подключен к выходу первой линии задержки, а тйкже блок управлени .коммутатором, св эаню й выходом .с коммутатором, сигнальным входс 4 с выходом второй линии задержки,.а . упргшл кн;дим входом - с выходом генератора тактовых импульсов, подключенного также к управл ющему входу (Л второй линии задержки.A DELAY DEVICE, containing a delay line whose input is the device input, and a control input connected to the output of the clock generator, and a low-pass filter, is required so as to enhance the dynamic range and the ability to match the input dynamic range. of a signal with a dynamic range of the device, a series-connected amplifier connected between the device input and the Low-pass filter input are inserted into it, the second line of delay and the switch, the second input of which is connected to the output of the first delay line, and also the control unit of the switch, connected th output. with a switch, signal inputs 4 with an output of the second delay line, .a. upshr kk; dim input - with the output of the clock pulse generator, also connected to the control input (L of the second delay line.
Description
////
слcl
00 to00 to
0000
toto
Лм Изобретение относитс к импульсной технике и предназначено дл использовани в автоматике и радиоэлект ронике, в частности в гидролокации. Известны искусственные линии задерж ки (ИЛЗ ), состо щие из N каскадно со диненных фильтров низких частотС. Их основные недостатки заключаютс в малой величине задержки(от дес тых долей до дес тков микросекунд ) и в отсутствии возможности плавного изменени величины задержки. Наиболее близким к изобретению техническим решением вл етс устройство задержки, содержащее линию, выполненную в виде цепочки запоминаю тих элементов, вход которой вл етс входом устройства, управл ющие входы подключены к генератору, а выход к входу фильтра низких частот С 2 3. Известное устройство обладает малым динамическим диапазоном и не обеспечивает согласовани динамического диапазона входного сигнала с ди н амическим диапазоном устройства задержки . Цель изобретени - расширение динамического диапазона и обеспечение возможности согласовани динамического диапазона входного сигнала с динамическим диапазоном устройства з держки. Цель достигаетс за счет того, что в устройство задержки, содержащее линию задержки, вход которой вл етс входом устройстваг а управл ю ,щий вход соединен с выходом генератора тактовых импульсов, и фильтр низких частот, дополнительно введены включенные между входом устройства и входом фильтра низких частот последовательно соединенные усилитель , втора лини задержки и коммутатор , второй вход которого подключен к выходу первой линии задержки, а также блок управлени коммутатором св занный выходом с коммутатором, сигнальным входом - с выходом второй линии задержки, а управл квдим входом - с выходом генератора тактовых импульсов, подключенного также к управл ющему входу второй линии задерж ки. На чертеже представлена функциональна блок-схема устройства задержки . Устройство содержит два канала,пер вый из которых состоит из первой линии 1 задержки, а второй - из усилител 2 и второй линии 3 задержки, коммутатор 4, подключенный входами к лини м 1 и 3 задержки, а выходом к фильтру 5 низких частот, блок 6 уп равлени коммутатором, выходом св занный с коммутатором 4, а входами с второй линией 3 задержки и с генератором 7 тактовых импульсов, другие выходы которого подключены к управл ющим входам линий 1 и 3 задержки . Устройство работает следующим образом . Напр жение и0,подаваемое на вход устройства, через йрем задержки .Т по витс на выходе обеих линий 1 и 3 задержки, имеющих одинаковые параметры (врем задержки усилител 2 пренебрежимо мало по сравнению с V) . Напр жение К-, на выходе первой линии 1 задержки равн® -, . а напр жение U2 на выходе второй линии 3 задержки равно - вХгде К - коэффициент усилени усилител 2.. , Напр жение U с выхода первой линии 1 задержки поступает на второй вход коммутатора 4, а напр жение UjC выхода второй линии 3 задержки поступает на первый вход коммутатора 4 и на сигнальный вход блока б управлени коммутатором, в котором осуществл етс сравнение напр жени U2 с пороговым напр жением Uj . При выполнении услови 1 211 э1 -блок 6 управлени коммутатором вырабатывает управл ющий сигнал U4/ при помощи которого коммутатор 4 осуществл ет подключение выхода первой линии 1 задержки к входу фильтра 5 низких частот. Так как коэффициент передачи коммутатора 4 по второму сигнальному входу равен единице, то напр жение Uj на входе фильтра 5 будет равно Ц.ц,.и, . в случае, если блок 6 управлени коммутатором вырабатывает управл ющий сигнал U , при помощи которого коммутатор 4 осуществл ет подключение выхода второй линии 3 задержки к входу фильтра 5. Так как коэффициент передачи коммутатора 4 по первому сигнальному входу равен 1/К, то напр жение 05 на входе фильтра 5 будет равно 1 1 Работа линий 1 и 3 задержки коммутатора 4 и блока б управлени коммутатором синхронизируетс генератором 7 тактовых импульсов. Таким образом, при малых уровн х входного сигнала Увх когда на задержанный сигнал большое вли ние начинает оказывать шум линии задержки,к входу фильтра 5 подключаетс выход второй линии 3 задержки, на вход которойLm The invention relates to a pulse technique and is intended for use in automation and radio electronics, particularly in sonar. Artificial delay lines (LRIs) are known, consisting of N cascade linked low frequency filters. Their main disadvantages are the small amount of delay (from tenths to tens of microseconds) and the inability to smoothly change the value of the delay. The closest technical solution to the invention is a delay device containing a line made as a chain, I memorize these elements, the input of which is the input of the device, the control inputs connected to the generator, and the output to the input of the low-pass filter C 2 3. The known device has low dynamic range and does not match the dynamic range of the input signal with the di amic range of the delay device. The purpose of the invention is to broaden the dynamic range and allow the dynamic range of the input signal to match the dynamic range of the holding device. The goal is achieved due to the fact that the delay device containing the delay line, whose input is the input of the control unit, the input input connected to the output of the clock generator, and the low-pass filter, is additionally connected between the input of the device and the low-pass filter input. an amplifier connected in series, a second delay line and a switch, the second input of which is connected to the output of the first delay line, as well as a switch control unit connected to the switch with a switch, a signal input - with the output of the second delay line, and the control input - with the output of the clock generator, also connected to the control input of the second delay line. The drawing shows a functional block diagram of the delay device. The device contains two channels, the first of which consists of the first delay line 1, and the second of amplifier 2 and the second delay line 3, switch 4 connected by inputs to delay lines 1 and 3, and output to the low-pass filter 5, block The switchboard 6 controls the output connected to the switch 4, and the inputs to the second delay line 3 and to the clock generator 7, the other outputs of which are connected to the control inputs of the delay lines 1 and 3. The device works as follows. The voltage u0 supplied to the input of the device through the delay time. T is obtained at the output of both delay lines 1 and 3 with the same parameters (the delay time of amplifier 2 is negligible compared to V). The voltage K-, at the output of the first delay line 1, is the same® -,. and the voltage U2 at the output of the second line 3 delay equals —HX where K is the gain of amplifier 2 .., The voltage U from the output of the first line 1 delay arrives at the second input of switch 4, and the voltage UjC output of the second line 3 delay arrives at the first the input of the switch 4 and the signal input of the control block b of the switch, in which the voltage U2 is compared with the threshold voltage Uj. When condition 1 211 e1 is satisfied, the switch control unit 6 generates a control signal U4 / with which the switch 4 connects the output of the first delay line 1 to the input of the low-pass filter 5. Since the transfer coefficient of the switch 4 at the second signal input is equal to one, the voltage Uj at the input of filter 5 will be equal to Ts.ts ,.i,. if the switch control unit 6 generates a control signal U with which the switch 4 connects the output of the second delay line 3 to the input of the filter 5. Since the transfer coefficient of the switch 4 at the first signal input is 1 / K, the voltage 05 at the input of the filter 5 will be 1 1. The operation of the lines 1 and 3 of the delays of the switch 4 and the switch control block b is synchronized by the generator 7 clock pulses. Thus, at low levels of the input signal of the UWH, when the delayed signal has a large influence on the delay line, the output of the second delay line 3 is connected to the input of the filter 5, to the input of which
3 105328243,105,32824
подаетс входной сигнал, предваритства до фильтра 5 передаетс с за- , тельно усиленный усилителем 2 в .держкой на врем f , но без гСредвар К раз. Усиленный и затем задержан-тельного усилени и последующего осный на врем t сигнал ослабл етс лаблени . коммутатором 4 также в К раз. Вследствие этого вли ние шумов ослабл ет-5 Таким образом, внесенные в схему с в К раз.дополнени позволили в К раз расшиПри уровне входного сигнала, зна- рить динамический диапазон устройстчительно превьаиающем уровень шумава и решить задачу согласовани дикалинии задержки, к входуФильтра5 под-мического диапазона входного сигнаключаетс выход .первой линии 1 зaдejE ж-10 ла с динамическим диапазоном устройки . При этом сигнал от входа ycTjxjft-ства.an input signal is supplied, the pre-condition to filter 5 is transmitted with a power amplified by amplifier 2 v. support for the time f, but without rms K times. The amplified and then delayed amplification and the subsequent axial signal for time t weakens the fading. switch 4 is also K times. As a result, the effect of noise weakens –5. Thus, the additions made to the circuit with K times allowed K times to be expanded. At the input signal level, the dynamic range of the device exceeds the noise level and solves the problem of matching the delay line to the Filter5 input. The input signal output signal is switched on. The output of the first line 1 is set to J-10 la with the dynamic range of the device. In this case, the signal from the input ycTjxjft-tion.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802918995A SU1053282A1 (en) | 1980-05-06 | 1980-05-06 | Delay device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802918995A SU1053282A1 (en) | 1980-05-06 | 1980-05-06 | Delay device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1053282A1 true SU1053282A1 (en) | 1983-11-07 |
Family
ID=20893447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802918995A SU1053282A1 (en) | 1980-05-06 | 1980-05-06 | Delay device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1053282A1 (en) |
-
1980
- 1980-05-06 SU SU802918995A patent/SU1053282A1/en active
Non-Patent Citations (1)
Title |
---|
1. Ицхоки Я.С., Овчинников Н.И. Импульсные и цифровые устройства. М., Советское радио, 1972, с.101. 2. Авторское свидетельство СССР №447822, кл. Н 03 К 5/153, 1970. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1053282A1 (en) | Delay device | |
US4105980A (en) | Glitch filter circuit | |
US3497815A (en) | Automatic noise rejection apparatus | |
SU841101A1 (en) | Shaper of difference frequency of pulse trains | |
SU1233261A1 (en) | Gate-type power amplifier | |
JPS56131245A (en) | Signal detecting circuit | |
JPS5580951A (en) | Digital receiver | |
SU637949A1 (en) | Pulse signal power amplifying arrangement | |
JPS5734469A (en) | Automatic gain control device in ultrasonic pulse transmission | |
SU1396268A1 (en) | Pulse selector | |
JPS56168572A (en) | Fish direction finder | |
SU744950A1 (en) | Pulse repetition frequency doubler | |
SU853775A1 (en) | Class "d" power amplifier | |
SU598449A1 (en) | Method of amplifying shf pulsed signals | |
JPS6453396A (en) | Output buffer circuit | |
SU1370747A1 (en) | Converter of duration of periodic pulsed signals | |
SU477374A1 (en) | Device for automatic stabilization of the spectrometric tract gain | |
SU1190462A1 (en) | Generator of frequency-shift keyed signals | |
SU655086A2 (en) | Input device of single-pole telegraphy signal receiver | |
SU1173540A1 (en) | Selector of pulses by duration | |
SU1522388A1 (en) | Pulse shaper | |
SU1367147A2 (en) | Pulse selector | |
SU1434552A1 (en) | Regenerator of digital signals with quantized feedback | |
SU884079A1 (en) | Device for automatic control of signal level | |
SU1150743A1 (en) | Adaptive pulse repetition frequency multiplier |