SU1042163A1 - Адаптивный фильтр - Google Patents

Abstract

АДАПТИВНЫЙ ФИЛЬТР, содержа114ий последовательно включенные первый сумматор, первый вход которого  вл етс  первым входом устрюйства, а второй вход соединен с выходом первого перемножител , и первую линию задержки, второй сумматор, первый вход которого соединен с выходом второго перемножител , последовательно включенные третий сумматор и вторую линию задержки, последовательно включенные четвертый сумматор, первый вход которого объединен с первым входом третьего перемножител , ключ, управл ющий вход которого соединен с выходом блока управлени , а выход с первыми входс1ми первого и второго перемножителей, и посто нное запоминающее устройство (ПЗУ), первый, ; второй и третий выходы которого соединены с вторыми входами соответственно первого, второго и третьего перемножителей, отличающийс   тем, что, с целью повьииени  : , эффективности выделени  сигналов на фоне помех с неизвестной степенью коррел хдаи и неизвестной допплеровскойфазой , в него введены дополнительные сумматоры, дополнительные перемножители, дополнительные линиизадержки , дополнительный ключ, накопители , квадраторы, блок извлечени  квадратного корн , блоки делени  и формирователь адреса, при этом первый дополнительный перемножитель и первый дополнительный сумматор включены последовательно между выходом первой линии задержки и вторым входом второго сумматора, выход которрго соединен с первым входом третьего сумматора, второй вход которого подключен к выходу третьего перемножител , второй дополнительный перемножитель и второй дополни .тельный сумматор включены последовательно -между выходом второй линии задержки и вторым входом четвертого сумматора, третий дополнительный сумматор, первый вход которого  вл етс  вторым входом устройства, перва  доповнительна  лини  задержки, третий дополнительный перемножитель, (Л четвертый дополнительный сумматор, п тый дополнительный сумматор, шестой дополнительный сумматор, втора  дополнительна  лини  задержки, четвертый дополнительный перемножитель, седьмой дополнительный сумматор, восьмой дополнительный сумматор и дополнительный ключ, управл ющий вход которого соединен с выходом бло-. ка управлени , включены последова-, N(;i тельно, п тый дополнительный Тперем ND ножитель включен между выходом первой линии задержки, и вторым входом четвертого дополнительного суммато- О) ра, шестЬй дополнительный перемнооо житель включен между выходом первой дополнительной линии задержки и вторым входом первого дополнительного сумматора, седьмой дополнительный перемножитель, включен между выходом второй линии задержки и вторым входом седьмого дополнительного сумматора , восьмой дополнительный перемножитель включен между выходом второй дополнительной линиизадержки и вторым входом второго дополнительного сумматора, между выходом дополнительного ключа и вторым входом третьего доволнительного сумматора

Description

включен дев тый дополнительный перемножитель , второй вход которого соединен с первым выходом ПЗУ, между выходом дополнительного ключа и вторым входом п того дополнительного сумматора включен дес тый дополнительный перемножйтель, второй вход которого соединен с вторым выходом ПЗУ, .к второму входу шестого дополнительного сумматора подключен ыход одиннадцатого дополнительного перемножител , первый вход которого объединен с первым входом третьего дополнительного сумматора и с входом восьмого дополнительного

сумматора, а второй вход соединен с третьим выходом ПЗУ, двенадцатый дополнительный перемножитель, первый вход которого объединен с первым входом первого сумматора и вторым входом третьего перемножител / дев тый дополнительный сумматор, первый накопитель и первый блок делени  включены последовательно, причем выход первого блока делени  соединен с вторыми входами первого, второго,

.третьего и четвертого дополнительных перемножителей, трингщцатыЯ дополнительный перемножитель, первый вход которого объединен с первым входом третьего дополнительного сумматора , дес тый дополнительный сумматор , второй накопитель, второй блок делени  включены последовательно , причем выход второго блока делени  соединен с вторыми входами п того , шестого, седьмого и восьмого дополнительных перемножителей, выход четырнадцатого дополнительного перемножител  подключен к второму

входу дес того дополнительного сумматора , а первый вход объединен с входом третьей дополнительной линии задержки и с первЫм входом первого сумматора, выход п тнадцатого дополнительного перемножител  подключен к второму входу дев того дополнительного сумматора, а первый вход объединен с входом четвертой дополнительной линии .задержки и с первым входом третьего дополнительного сумматора , выход первого накопител  через первый квадратор соединен с первым входом одиннадцатого дополнительного сумматора, выход второго накопител  через второй квадратор с вуорым входом одиннадцатого дополнительного сумматора, выход которого через блок извлечени  квадратного корн  подключен к вторым входам первого и второго блоков- делени  и к первому входу третьего блока делени  выход третьей дополнительной линии задержки соединен с вторыми входами двенадцатого и тринадцатого дополнительных перемножителей и через третий квадратор с первым входом двенадцатого дополнительного сумматора , выход четвертой дополнительной линии задержки соединен через инвертор с вторыми входами четырнадцатого и п тнадцатого дополнительных пе:ремножителей . и через четвертый квадратор с вторым входом двенадцатого дополнительного сумматора, выход которого через последовательно соединенные третий накопитель, третий блок делени  и формирователь адреса подключен к входу ПЗУ.

1

Изобретение относитс  к радио .технике и может быть использовано в радиоприемных устройсгвах когерентной обработки сигналов на фоне коррелированных помех.

Известен рекурсивный фильтр, содержащий синхронизатор, блок управлени , первый и второй блоки пам ти весовых козффициентов, первый, второй , третий, четвертый и п тый весовые блоки, первый, второй и третий сумматоры, первый и второй блоки задержки , а каждый весовой блок состоит из регистра числа и перемножител . Длительность переходных процессов в этом фильтре небольша , и уже при объеме выборки п 5 практически достигаетс  установ.ившийс  режим 1..

Однако в услови х нестационарных помех эффективность указанного фильтра достигаетс  недостаточно высокой, а при значительных допплеровских

фазовых сдвигах спектра флюктуации помехи фильтр не эффективен. Кроме того,в процессе установлени  режима в нерекурсивной его части на выход фильтра поступают нескомпенсированные выборки помехи, повкаиающие веро тность ложных тревог.

Известен рекурсивный фильтр, .содержащий первый, второй, третий и четвертый сумма торы, первую и вторую

линии задержки, первый, второй и третий парамиожители, ключ, блок управлени  и посто нное запоминающее устройство (ПЗУ) 21.

Известный фильтр обладает небольмой длительностью переходного процесса , что позвол ет уже при объеме выборки N / 5 практически достигать установившегос  режима, однако в услови х помех с априорно неизвестными и измен ющимис  коррел ционными свойствами эффективность данного фильтра оказываетс  невысокой, а при значительных допплеровских- фазовых сдвигах спектра флюктуации помех спектральные составл ющие попадают в полосу пропускани  фильтра и маскируют полезные сигналы.

Цель изобретени  - повышение эффективности выделени  сигналов на фоне помех с неизвестной степенью коррел ции и неизвестной допплеровской фазой,.

Дл  достижени  цели в адаптивный фильтр, содержащий последовательно включенные первый сумматор,первый вход которого  вл етс  первым входом устройства, а второй вход соединен с выходом первого перемножител , и первую линию задержки, второй сумматор , первый вход которого соединен .с выходом второго перемножител , последовательно включен.ные третий сумматор и вторую линию задержки, последовательно включенные четвертый сумматор, .первый вход которого объединен с первым входом третьего перемножител , ключ, управл ю:щий вход которого соединен с выходом блока управлени , а выход - с первыми входами первого и второго перемиожителей , и посто нное запоминающее устройство (ПЗУ), первый, второй и третий выходы которого соединены с вторыми входс1ми соответственно первого/ второго и третьего перемножителей , введены дополнительные сумматоры , дополнительные перемножители , дополнительные линии задержки, дополиительный ключ, накопители, квадраторы, блок извлечени  квадратного корн , блоки делени  и формирователь адреса, при этом первый дополнительный , перемножитель и первый дополнительный сумматор включены последовательно между выходом первой линии задержки и вторым входом второго сумматора, выход которого сое динен с первым входом третьего сумматора/ второй вход которого подключей к выходу третьего перемножитеп  второй дополнительный переМножитель Н второй дополнительный сумматор включены последовательно между выходом второй линии задержки и вторым входом четвертого сумматора, третий дополнительный сумматор, первый Bxojit которого  вл етс  вторым входом уст ройства/ перва  дополнительна  линий задержки/ третий дополнительный перемножитель/ четвертый дополнительный сумматор/ п тый дополнительный . су|Ф1атор/ шестой дополнительный сумматор/ втора  дополнительна  лини 

задержки,четвертый дополнительный перемножитель , седьмой дополнительный сумматор, восьмой дополнительный сумматор и дополнительный ключ, управл ющий вход которого соединен с выходом блока управлени / включены

I последовательно, п тый дополнительны перемножитель включен между выходом первой линии задержки и вторым входо четвертого дополнительного сумматора , шестой дополнительный перемножитель включен между выходом первой дополнительной линии задержки и вто .рым входом первого дополнительного сумматора, седьмой дополнительный перемножитель, включен между выходом второй линии задержки и вторым входо седьмого дополнительного сумматора, восьмой дополнительный перемножитель включен между выходом второй дополнительной линии задержки и вторым входом второго дополнительного сумматора , между выходом дополнительного ключа и вторым входом третьего дополнительного .сумматора включен дев тый дополнительный перемножитель второй вход которого соединен с первым выходом ПЗУ, между выходом дополнительного ключа и вторым входом п того дополнительного сумматора включен дес тый дополнительный пёремножитель , второй вход которого соединен с вторым выходом ПЗУ/ к второму входу шестого дополнительного сумматора подключен выход одиннадцатого дополнительного перемножител , первый вход которого объединен с первым входом третьего дополнительного сумматора и с вторым входом восьмого дополнительного сумматора, а второй вход соединен с третьим- выходом ПЗУ двенадцатый дополнительный перемножитель , первый вход которого объединен с первым входом первого сумматора и .вторым входом третьего перемножител , дев тый дополнительный сумматор, первый, накопитель и первый блок делени  включены последовательно , причем выход первого блока делени  соединен с вторыми входами первого, второго, третьего и четвертого Дополнительных перемножителей/ тринадцатый дополнительный перемножитель , первый вход которого объединен с первым входом третьего дополнительного сумматора/ дес тый дополнительный сумматор/ второй накопитель , второй блок делени  включены последовательно, причем выход второго блока делени  соединен с вторыми входами П того/ шестого/ седьмого и восьмого дополнительных перемножителей , выход четырнадцатого дoпoлt нитвльного перемножител  подключен к второму входу дес того дополнительного сумматора, а первый вход объединен с входом третьей дополнительной линии задержки и с первым входом первого сумматора, выход п тнадцатого дополнительного перемножител  подключен к второму входу де в того дополнительного сумматора, а первый вход объединен с входом четвертой дополнительной линии ::задержки и с первым входом треЛего дополнительного сумматора, выход пе вого накопител  через первый квадратор соединен с первым входом один надцатого дополнительного сумма,тора выход второго накопител  через второй квадратор - с вторым входом одиннадцатого, дополнительного сумма тора, выход-которого через блок изв лечени  квадратного корн  подключе к вторым входам первого и второго блоков делени  и к первому входу третьего блока делени , выход треть ей дополнительной линии задержки соединен с вторыми входами двенадцатого и тринадцатого дополнительны перемножителей и через третий квадратор с первым входом двенадцатого дополнительного суммат.ора, выход четвертой дополнительной линии задержки соединен через инвертор с вторыми входами четырнадцатого и п  надцатого дополнительных перемножителей и через четвертый квадратор с вторым входом двенадцатого дополнительного сумматора, выход которого через последовательно соединенны третий накопитель, третий блок деле ни  и формирователь адреса подключе ко входу ПЗУ. На чертеже представлена структур на  схема предлагаемого адаптивного фильтра. Адаптивный фильтр содержит сумма торы 1 - 4, дополнительные сумматоры 5 - 16, перемножители 17, 18 и 19, дополнительные перемножители 20 - 34, линии 35 i 36 задержки,, дополнительные линии- 37-40 задерж ки, ключ 4, дополнительный ключ 42 накопители 43, 44 и 45, квадраторы 46 - 49, блок 50 извлечени  квадрат ного корн , блоки 51 - 53 делени , посто нное запоминающее устройство (ПЗУ) 54, формирователь 55 адреса, инвертор 56, блок 57 управлени , состо щий из опорного генератора 58 делителей 59 и 60 частоты, счетчика 61 импульсов, дешифратора 62, тригг ра 63, накопитель 43 (44, 45) содер жит (к-1) элемент задержки и сумматор входов. Адаптивный фильтр работает следующим образом. При совпадении положени  антенкромкой облака пасного луча с сивных помех комплексные отсчеты первого и второго Отраженных импуль сов поступают на входы адаптивного фильтра. В течение времени Т ключи 41 и 42 разомкнуты, сигнал на выходе фильтра отсутствует, а входные величины записываютс  в лини х 35 - 37 задержки. Начина  с третьего шага обрабатываемой пачки, блок 57 управлени  вырабатывает активный потенциал, замыка1ощий вход и выход ключей 41 и 42. К этому времени на выходах сумматоров 4 и 12 образуютс  величины декоррелированных остатков помехи, соответствующие-выходной величине нерекурсивного фильтра 2-го пор дка . Поступление скомпенсированной величины в обратные, св зи на перемножители 1.7, 18, 28 и 29 приводит к дополнительной компенсации помехи на последующих шаГах выбррки. При дальнейшей обработке поступающей последовательности в образовании сумм величин на выходах сумматоров 4 и 12 участвуют величины, прошедшие предварительную обработку в сумматорах 1и7, 2 и 9, Зи10,в сумматорах 5 и 8 и перемножител х 20, 22, 24 и 25, в сумматорах 6, 11 и в перемножител х 21, 23, 26и27и взвешенные в перемножител х 17 и 28, 18 и 29, 19 и 30. Одновременно с поступлением в сумматоры 1и7, ЗиЮ,. 4 к 12 комплексные отсчеты отраженной последовательности поступают на линии 39 и 40 задержки, перемножител  31г3.4. Обычно, ввиду значительного прё- , вышени  мощности помехи над мощност ю сигнала цепи эта последовательность практически представлена только помехой , а ее комплексные проекции равны V,, х + iy. -Uj expf-(V-f %) ,где tf - допплеровский сдвиг, фазы помехи за период повторени . Тогда на выг ходах блоков 51 и 52 делени  определ етс  оценка комплексной величины eiV , а на выходе блока 53 делени  оценка модул  коэффициента междупериодной коррел ции р помехи. При этом на выходах сумматоров 13 и 14 образуютс  произведени  VyLjU, где операцию комплексного сопр жени  задержанных в лини х 39 и 40 задержки величин осуществл ет инвертор 56, мен ющий знак проекций -ij на противоположный. Комплексные проекции произведений усредн ютс  в стробе по 1с элементам дальности в накопител х 43 и 44, а объем о9учающей выборки k выбираетс  исход  из необходимой точнос.ти оценки : е и р , обеспечиваннцей требуемую эффективность подавлени  помех. Блоки 46, 47 и 15 вычисл ют квадрат модул  комплексной величины, в блоке 50 вычисл етс  квгщратный корень поступающих на него величин, определ етс  г . J. .л: одуль- 2 V ..V - ,после чего ( М J , на выходах блоков 51 и 52 делени  образуетс  величина , /; 1с V , ,,e После вычислени  квадрата модул  в квадраторах 48 и 49 и сумматора 16 и накоплени  в накопителе 45 величин образуетс  сумма ) На выходе блока 53 делени  вычисл етс  оценка :. riv V еГ1 J-i.e j,e Таким образом, осуществл етс  поворот фазы выходных комплексных величин линий 35 - задержки на угол, равный оценке допплёровской фазы выборки помехи Q , в результат выборка помехи попадает в зону режекции характеристики, фильтра. Значение оценки р участвует в формиро.вании команды адреса,.вырабатываемо формирователем 55 адреса дл  управлени  ПЗУ 54. По этой команде в ПЗУ 54 выбираютс  те группы из трех пре варительно рассчитанных весовых коэ фициентов дл  взвешивани  комплексных величин в перемножител х 17 - 1 и 28 - 30, которы:е обеспечивают наилучшее выделение сигналов цепей на фоне помех с определенными корре л ционными свойствами. Синхронную работу, во времени блоков адаптивног фильтра и узлов системы в целом (не показаны) осуществл ет блок 57 управлени ..Друга  его функци  состоит в том, чтобы сформировать сигнал управлени  ключами 41 и 42. Опо ный генератор 58 вырабатывает непре рывную посл едовательность синхроимпульсов 632 с периодом Т, обеспечивающих считыва.ние информации в лини задержки 35 - 40, в накопител х 43 45 и ПЗУ 54 на каждом из Ц элементов разрешени  по дальности. На выходе первого делител  59 частоты образуетс  посУледовательность импул сов с периодом , определ ющим частоту излучени . Во втором делите ле 60 частоты происходит понижение частоты до значени - . На выхолах дешифратору 62 в соответствии со значением кода числа импульсов,поступающих на. информационный вход счетчика 61, по вл ютс  единичные потенциалы. На третьем.шаге последоватедьности потенциал с первого выхода дешифратора 62 переводит триггер 63 из. нулевого в единичное состо ние ,, которое остаетс  неизменным ДО момента врем.ени NTn( число импульсов в -пачке зондирующего-сиг- нала), когда со второго выхода дешифратора 62 по вл етс  потенциал, обнул ющий .триггер 63. Причем число разр дов М счетчика 61 определ етс  .значением N . Эффективность предложенного фильтра характеризуетс  коэффициентом улучшени  отношени  сигнал/(помеха+ шум) ... -, ,х/%х Чс/ К+)0. где G - N - мерный вектор-столбец коэффициентов импульсной характеристики фильтра; с ме.рные коррел ционные матрицы сигнала и помехи соответственно; мерна  единична  матрица; вых%х отношениеч сигнал/(помеха+ шум) на выходе фильтра и на входе. Группы весовых коэффициентов Ъ Ь-,, а (соответственно первый, второй и третий выходы ПЗУ 54) рассчитываютс  из услови  максимизации коэффициента улучшени  в диапазов-е одно ,значн«го изменени  допплёровской фазы сигнала и записываютс  по соответствующему адресу матрицы ПЗУ 54. Таким образом, -предлагаемый адаптивный фильтр существенно повышает . эффективность выделени  сигнгшов по сравнению с прототипом на фоне помех с неизвестной степенью коррел ции и неизвестной допплеровский фазой .

Claims (1)

1. АДАПТИВНЫЙ ФИЛЬТР, содержаний последовательно включенные первый сумматор, первый вход которого является первым входом устройства, а второй вход соединен с выходом первого перемножителя, и первую линию задержки, второй сумматор, первый вход которого соединен с выходом второго перемножителя, последовательно включенные· третий сумматор и вторую линию задержки, последовательно включенные четвертый сумматор, первый вход которого объединен с первым входом третьего перемножителя, ключ; управляющий вход которого соединен . с выходом блока управления, а выход с первыми входами первого и второго· перемножителей, и постоянное запоминающее устройство (ПЗУ), первый, второй и третий выходы которого соединены с вторыми входами соответственно первого, второго и третьего перемножителей, отличающийс я тем, что, с целью повьлнения эффективности выделения сигналов на фоне помех с неизвестной степенью · корреляции и неизвестной допплеровской фазой, в него введены дополнительные сумматоры, дополнительные перемножители, дополнительные линии· задержки, дополнительный ключ, накопители, квадраторы, блок извлечения квадратного корня, блоки деления и формирователь адреса, при этом первый дополнительный перемножитель и первый дополнительный сумматор включены последовательно между выходом первой линии задержки и вторым входом второго сумматора, выход которого соединен с первым входом третьего сумматора, второй вход которого подключен к выходу третьего перемножителя, второй дополнительный перемножитель и второй дополни.тельный сумматор включены последовательно -между выходом второй линии задержки и вторым входом четвертого сумматора, третий дополнительный сумматор, первый вход которого является вторым входом устройства, первая дополнительная линия задержки, тре- § тий дополнительный перемножитель, четвертый дополнительный сумматор, пятый дополнительный сумматор, шестой дополнительный сумматор, вторая дополнительная линия задержки, четвертый дополнительный перемножитель, седьмой дополнительный сумматор, восьмой дополнительный сумматор и дополнительный ключ, управляющий вход которого соединен с выходом бло-. ка управления, включены последова-. тельно, пятый дополнительный ΉθρβΜΐножитель включен между выходом первой линии задержки, и вторым входом четвертого дополнительного суммато— ра, шестой дополнительный перемножитель включен между выходом первой дополнительной линии задержки и вторым входом первого дополнительного сумматора, седьмой дополнительный перемножитель. включен между выходом второй линии задержки и вторым входом седьмого дополнительного сумматора, восьмой дополнительный перемножитель включен между выходом второй дополнительной линии'задержки и вторым входом второго дополнительного сумматора, между выходом дополнительного ключа и вторым входом третьего доволнительного сумматора

   SU „1042163 включен девятый дополнительный перемножитель, второй вход которого соединен с первым выходом ПЗУ, между выходом дополнительного ключа и вторым входом пятого дополнительного сумматора включен десятый дополнительный перемножйтель, второй вход . которого соединен с вторым выходом ПЗУ, к второму входу шестого дополнительного сумматора подключен .выход одиннадцатого дополнительного перемножителя, первый вход которого объединен с первым входом третьего дополнительного сумматора и с вторым входом восьмого дополнительного сумматора, а второй вход соединен с третьим выходом ПЗУ, двенадцатый дополнительный перемножитель, первый вход которого объединен с первым входом первого сумматора и вторым входом третьего перемножителя, девятый дополнительный сумматор, первый накопитель и первый блок деления включены последовательно, причем выход первого блока деления соединен с вторыми входами первого, второго, третьего и четвертого дополнительных перемножителей, тринадцатый дополнительный перемножитель, первый вход которого объединен с первым входом третьего дополнительного сумматора, десятый дополнительный сумматор, второй накопитель, второй блок деления включены последовательно, причем выход второго блока деления соединен с вторыми входами пятого, шестого, седьмого и восьмого дополнительных перемножителей, выход четырнадцатого дополнительного перемножителя подключен к второму входу десятого дополнительного сумматора, а первый вход объединен с входом третьей дополнительной линии задержки и с первым входом первого сумматора, выход пятнадцатого дополнительного перемножителя подключен к второму входу девятого дополнительного сумматора, а первый вход объединен с входом четвертой дополнительной линии задержки и с первым входом третьего дополнительного сумматора, выход первого накопителя через первый квадратор соединен с первым входом одиннадцатого дополнительного сумматора, выход второго накопителя через второй квадратор с вторым входом одиннадцатого дополнительного сумматора, выход которого через блок извлечения квадратного корня подключен к вторым входам первого и второго блоков деления и к первому входу третьего блока деления; выход третьей дополнительной линии задержки соединен с вторыми входами двенадцатого и тринадцатого дополнительных перемножителей и через третий квадратор с первым входом двенадцатого дополнительного сумматора, выход четвертой дополнительной линии задержки соединен через инвертор с вторыми входами четырнадцатого и пятнадцатого дополнительных пе ремножителей и через четвертый квадратор с вторым входом двенадцатого дополнительного сумматора, выход которого через последовательно соединенные третий накопитель, третий блок деления и формирователь адреса подключен к входу ПЗУ.