схsc
00 Изобретение относитс к вычислительной технике, может быть использовано дл распознавани функционал ной полноты систем логических функций . , По основному авт. св. 960795 известно устройство дл распознавани функциональной полноты систем логических функций, содержащее последовательно соединенные наборное поле, определитель свойств полноты дешифратор наборов свойств полноты соединенный с шиной ввода, регистр запоминани наборов свойств полноты соединенный с шиной сброса, дешифратор базисных групп и блок сборки, подключенный к четырем выходам устройства 1. Недостатком известного устройстна вл етс необходимость определени вручную по анализу состо ни элементов индикации, подключенных к выходам устройства, и количеству логических функций и анализируемой системе класса, к которому относитс система функций. Цель изобретени - расширение функциональных возможностей за счет разделени систем логических функций по классам, что сокращает вре|МЯ анализа, уменьшает количество ошибок и облегчает труд оператора, провод щего анализ. Указанна цель достигаетс тем, что в устройство дл распознавани функциональной полноты систем логических функций введен блок разделени признаков, содержащий неполный дешифратор, четнре элемента И два Элемента ИЛИ-НЕ, элемент ИЛИ счетчик числа вводов, счетный вход которого соединен с шиной ввода устройства, вход установки в нуль счетчика числа вводов соединен с шиной сброоа устройства, разр дные выходы счетчика числа вводов соединены с входами неполного дешифратора , каждый из четарех выходов которого подключен к первому входу соответствующего элемента И, вторы входы элементов И соединены с соответствующими выходами блока сборки и с соответствутощйми входами первог элемента ИЛИ-НЕ,; выход которого подключен к выхЬду неполного класса функций устройства и к первому входу второго элемента ИЛИ-НЕ, выход которого соединен с выходом избыточного класса функций устройства , а второй вход подключен к выходу полного класса функций устройс ва и выходу элемента ИЛИ соединенного входами с выходами элементов И На чертеже представлена функцио нальна схема устройства. Устройство содержит наборное поле 1, блок 2 определени свойств полноты, дешифратор 3 наборов сврйств полноты, регистр 4 запоминани наборов свой.ств полноты, дешифратор 5 базисных групп, блок 6 сборки, блок 7 разделени признаков, шину 8 сброоа, шину ,9 ввода ивход щие в состав блока 7 счетчик 10 числа вводов , неполный дешифратор 11, четырехв5содовой элемент ИЛИ-НЕ 12,, двухвходовые элементы И 13-16, четырехвходовый элемент.ИЛИ 17, двухвходовый элемент ИЛИ-НЕ 18, вьссоды 19-21 устройства. Базисным группам из одного набора соответствует выход 22. блока 6j. из двух наборов-выход 23/ из трех наборов-выход 24, из четырех набороввыход 25. Дешифрируемой единице в счетчике 10 числа вводов соответствует выход 26 дешифратора 11,двойке - выход 27, тройке - выход 28, четвертке - выход 29. Устройство работает следующим образом. Кажда Нулева функци из заданной системы последовательно одна за другой набираетс на наборном поле 1. Блок 2 определени свойств полноты дл каждой набранной функ ции вы вл ет свойства полноты, которые с помощью дешифратора наборов свойств полноты 3 группируютс в наборы, которые, в свою Очередь ;, по команде ввода, поданной по шине 9 ввода, запоминаютс в регистре 4 запоминани наборов свойств полноты . Дешифратор 5 базисных групп провер ет наличие среди наборов свойств полноты базисных групп, а блок сборки 6 группирует их по числу наборов в четыре разные группы. Число проанализированных логических функций подсчитываетс счетчиком 10 по числу вводов и дешифрируетс на дешифраторе 11. В случае, если равны нулю сигналы со всех выходов блока 6 сборки, включаетс элемент индикации, подключенный к выходу 19 устройства (элементы индикации не показаны). Анализируема система логических функций не содержит ни одной базисной группы и, следовательно , неполйа. в случае, если сигнал с выхода дешифратора 11 совпадает с сигналом на одвом из выходов блока 6 сборки, включаетс элемент индикации, подключенный к выходу 21 устройства. Анализируема система логических функций содержит только одну базисную группу , числа наборов свойств полно ты в которой совпадает с числом фун«ций в системе и, следователь но,; полна и неизбыточна. В отсутствие сигналов на 19 и 21 устройства включаетс элемент индикации, подключенный к выходу 26J00 The invention relates to computing, can be used to recognize the functional completeness of logical function systems. , According to the main author. St. 960795, a device for recognizing the functional completeness of logical function systems is known, comprising a serially connected composing field, a completeness property determiner, a completeness property set decoder connected to an input bus, a completeness property set memory register connected to a reset bus, a basic group decoder, and an assembly unit connected to four outputs devices 1. A disadvantage of the known device is the need to manually determine the analysis of the state of the display elements connected to the output the unit, and the number of logical functions and the class system being analyzed, to which the system of functions belongs. The purpose of the invention is to expand the functionality by dividing the systems of logical functions into classes, which reduces the time of analysis, reduces the number of errors, and eases the work of the operator conducting the analysis. This goal is achieved by the fact that a feature separation unit is inserted into the device for recognizing the functional completeness of logical function systems, containing an incomplete decoder, an even element AND two OR NOT elements, an OR number counter, the count input of which is connected to the device input bus, the installation input the zero count of the number of inputs is connected to the resetting device bus, the bit outputs of the count of the number of inputs are connected to the inputs of the incomplete decoder, each of the four outputs of which is connected to the first input of the corresponding element AND, the second inputs of the elements AND are connected to the corresponding outputs of the assembly unit and with the corresponding inputs of the first element OR NOT ;; the output of which is connected to the output of an incomplete class of device functions and to the first input of the second element OR NOT, the output of which is connected to the output of the redundant class of functions of the device, and the second input is connected to the output of the full class of device functions and the output of the OR element connected with the outputs of the AND elements The drawing shows the functional diagram of the device. The device contains a keypad 1, a block 2 for determining the properties of completeness, a decoder for 3 sets of completeness, a register 4 for storing sets of completeness, a decoder for 5 basic groups, an assembly block 6, a block for separating features 7, a bus 8 reset, a bus, 9 inputs and an input Block 7, the number of inputs in the block 7, the incomplete decoder 11, the four-in-one OR-NOT 12 element, two-input elements AND 13-16, the four-input element. OR 17, the two-input element OR-NOT 18, and the devices 19-21. The basic groups from one set correspond to output 22. block 6j. two sets - output 23 / of three sets - output 24, of four sets of output 25. The unit to be decoded in the counter 10 of the number of inputs corresponds to output 26 of the decoder 11, to two - to output 27, to the three - output 28, to the quarter - to output 29. The device works as follows in a way. Each Null function from a given system is successively typed one after another on the dial field 1. Block 2 for determining the completeness properties for each dialed function reveals completeness properties that are grouped with the decoder of completeness properties sets 3 into sets that, in their own Queue; , by an input command filed over the input bus 9, is stored in the memory register 4 of the completeness property sets. The decoder 5 basic groups checks for the presence of basic groups among the sets of properties, and the assembly unit 6 groups them according to the number of sets into four different groups. The number of analyzed logical functions is counted by the counter 10 by the number of inputs and decrypted on the decoder 11. In case the signals from all outputs of the assembly unit 6 are zero, the display element connected to the device output 19 is turned on (display elements are not shown). The system of logical functions being analyzed does not contain a single basic group and, therefore, is not. In case the signal from the output of the decoder 11 coincides with the signal on one of the outputs of the assembly unit 6, the display element is connected to the output 21 of the device. The analyzed system of logical functions contains only one basic group, the number of sets of full properties in which coincides with the number of functions in the system and, therefore, full and inappropriate. In the absence of signals on devices 19 and 21, an indication element is connected to output 26J.