1 . Изобретение относитс к электроизмерительной технике и может быть применено в информационно-измерител ным системам, цифровым вычислительным осциллографам, системам телемет рии, измерительным приборам и генер торам напр жени заданной формы дл решени задачи восстановлени и сгл живани дискретизированных сигналов Известны устройства дл кусочнолинейной аппроксимации, в которых ис пользуют последовательно соединенные цифровую схему временного разделени входного сигнала (коммутаторы, буфер ные регистры), два цифроаналоговых преобразовател и функциональный пре образователь, выход которого вл етс выходом устройства З.С 3 Недостатком этих устройств вл етс низка точность, обусловленна разомкнутостью структуры и накоплени ем погрешности преобразовани . Основ ные узлы этих устройств работают в полном диапазоне входного сигнала, а это дополнительно усиливает требовани по точности и быстродействию. Кроме того, ограничены функциональные возможности данных устройств, так как входным сигналом вл етс цифровой код, т.е. такие устройства могут восстанавливать только сигналы , представленные в цифровой форме и не могут ййсстанавливать аналоговы сигналы, представленные в ; искретизированной форме. Наиболее близким по технической сущности к предлагаемому вл етс устройство дл кусочна-линейной аппроксимации , содержащее первь й регистр , вход которого соединен с вход ной шиной устройства, а выход - с. рхсгдом первого цифроаналогового п|эеобразовател , а также через второй регистр с входом второго цифроаналогового преобразовател . Выходы обоих цифроаналоговых преобразователей подключены соответственно к первому и второму входам сумматора, выход которого соединен через интегратор с первым входом сумматора-вычитател второй вход которого подключен к выходу второго цифроаналогового преобразовател . Ключ подключен параллельно накапливающей емкости ратора. Шина управлени устройства соединена с управл ющим входом первого регистра и через схему распреде лени импульсов управлени - с равл ющими входами второго регистра и ключа С 3 J. В качестве недостатка устройства следует отметить узкий частотный диапазон , восстанавливаемого сигнала, обусловленный, во-первых, большим временем разр да накапливающей емкости интегратора, во-вторых, основна часть узлов (два цифроаналоговых преобразовател , два регистра и второй сумматор-вычитатель) работают в полном диапазоне входного сигнала и это увеличивает к ним требовани по быстродействию, и, в третьих, коммутационные переходные процессы выходного напр жени цифроаналогового преобразовател , а также переходные процессы, возникающие при разр де накапливаюР1ей емкости, будут лро вл тьс в выходном сигнале устройства , в виде выбросов напр жени . Цель изобретени - расширение частотного диапазона восстанавлива- емого сигнала. Поставленна цель достигаетс тен, что в устройство дл кусочнолинейной аппроксимации, содержащее первый и второй цифроаналоговые преобразователи , интегратор и сумматор, первый и второй входы которого соединены соответственно с выходом второго цифроаналогового преобразовател и выходом интегратора, введен аналого-цифровой преобразователь, выход которого соединен через первый цифроаналоговый . преобразователь с входом интегратора, а вход аналого-цифрового преобразовател подключен к выходу сумматора, причем вход второго цифроаналогового преобразовател вл етс цифровым входом устройства , а управл ющий вход первого цифроаналогового преобразовател управл ющим входом устройства. На фиг, 1 приведена функциональна схема устройства дл кусочнолинейной аппроксимации; на фиг. 2 временные диаграммы его работы, Уст(зойство содержит первый и второй цифроаналоговые.преобразователи 1 и 2, интегратор 3 сумматор k, аналого-цифровой преобразователь 5. На фиг. 2 на первом графике представлены входные сигналы сумматора соответственно на первом и втором входах; на втором - вь1ходной сигнал цифроаналогового преобразовател 1; на третьем - выходной сигнал всего устройства., Устройство работает следующим образом . Цифровой код поступает на вход дифроаналогового преобразовател 2, на выходе которого формируетс ступенчато-измен ющеес напр жение/Допустим , в момент времени t; (фиг.2) на первом входе сумматора 4 установилось напр жение U, а уравновешива ющее напр жение обратной св зи на втором входе сумматора 4 равно, нулю. Следовательно, навход аналого-цифрового преобразовател 5 поступит разность напр жений 4U-, и и преобразуетс им в код N-,. После установлени на входе первого цифроаналогового преобразовател 1 кода N происходит стробирование в момент времени t- входного регистра цифроаналогового преобразовател t И запись в него кода 1. В этот же момент времени t входной код принимает новое значение Njt которое,, преобразу сь вторым цифроаналоговым преобразователем 2 в напр жение 2 поступает на первый вход сумматора А, В цифроаналоговом преобразовател 1 код N преобразуетс в напр жение U, равное /iU, а затем в линейноизмен ющеес напр жение интеграторо 3, причем посто нна времени его вы бираетс таким образом, чтоЪы через врем T. в момент времени t напр жение U.. на выходе интегратора 3 стало равно . После чего на выходе сумматора Л напр жение становитс равным . . AU2 U2- и которое затем преобразуетс аналого цифровым преобразорателем 5 в код N и в момент времени t.последний за писываетс в входной регистр цифро аналогового преобразовател 1. В это же врем снова по вл етс приращение входного кода. Во всех последущих тактах устройство работает аналогично. Таким образом, выходное напр жение устройства представл ет собой кусочно-линейную функцию времен Igb/x котора , будучи сдвинута на врем Тд, совпадает с входным сигналом в моменты времени t -i-t Ч Цифроаналоговый преобразователе 1 и интегратор 3 выполнены соответственно в виде преобразовател код ток и накапливающей емкости. Такое : исполнение позвол ет не только упростить устройство за счет исключени узлов, осуществл ющих промежуточные преобразовани тока в напр жение и наоборот, но и увеличить быстродействие , так как в тракте преобразова ни отсутствует усилитель. Имеющий, как правило, низкие динамические характеристики (большую посто нную времени ;р-у ). дл восстановлени непрерывного сигнала x(t).необходимо провести аппроксимацию , в результате которой на каждом участке дискретизации между известными в отдельные моменты времени значени ми x(t) замен етс отрезком линии, измен ющейс по определенному закону (линейному, параболическому и т.д.) . Известна (1 ) однозначна зависимость при линейном способе аппроксимации между периодом дискретизации Т и верхней частотой F восстанавливаемого сигнала x(t) , котора может быть выражена через максимальное ЗJ aчeниe своей второй производной x,;,(t) ) где -Уощ относительна погрешность аппроксимации. Дл предлагаемого устройства Тд в конечном итоге определ етс переходными процессами отдельных узлОв устройства, а именно цифроаналогового преобразовател 2, сумматора k и аналого-цифрового преобразовател 5. Эти переходные процессы ввод тс к одному, если |эежим аналого-цифрового преобразовател 5 асинхронный. По окончании установлени переходных процессов в цифроаиалоговом преобразователе 2, сумматоре 4 и аналого-цифровом преобразователе 5 стробируетс в некоторый момент времени t- (фиг. 2). входной регистр ци)роаналогового преобразовател 1 (или выходной регистр аналого- цифрового преобразовател 5 )и наминаетс переходной процесс в цифроаналоговом преобразователе 1 и интеграторе 3 В тот же момент времени t может быть подано новое значение кода на цифроаналоговый преобразователь 2. Так как эти операции идут параллельно во времени, то период дискретизации определ етс большим суммарным временем установлени переходных процессов либо в цифроаналоговом преобразователе 2, сумматоре 4 и а«алого-цифровом преобразователе 5 либо в цифроаналоговом пре образователе 1 и интеграторе 3. Ка правило, из всех этих узлов интегратор 3 вл етс самым инерционным звеном, так как выполн етс на осн ве операционного усилител (сумматор 4 представл ет собой дифференциальный каскад на двух транзисторах , имеет очень малое врем задержки и, как правило, вл етс входным каскадом аналого-цифрового преобразовател 5) -. Поэтому минимальное значение Т хэпредел етс временем установлени суммарного п реходного процесса цифроаналогового преобразовател 1 и интегратора 3, т.е. fAmin 4- 31 где t - врем установлени выходного напр жени или тока цифроаналогового преобразо вател 1; врем задержки интегратора 3. Цифроаналоговый преобразователь 2 и аналого-цифровой преобразователь 5 с дифференциальным каскадом на входе имекхт значительно меньшее врем установлени , так как в. насто щее врем возможно выполнить ци роаналоговый преобразователь с временем преобразовани 20 не и погрешностью установлени выходного сигнала 0,1:0,2%, а аналого-цифровой преобразователь с дифференциальным каскадом на входе с погрешностью преобразовани 3 (что соот 04 ветствует п ти двоичным разр дам) имеет также очень малое врем преобразовани . Минимальный такт дискретизации устройства прототипа зависит в конечном итоге (так же как и в предлагаемом устройстве) от времени установлени переходных процессов отдельных узлов устройства, а именно цифроаналоговых преобразователей, сумматора времени разр да емкости и собственной задержки, т.е. т .( 3). сравнени неравенств (2) и (З) Из следует, что минимальный такт дискретизации предлагаемого устройства значительно меньше Т.-дл прототипа, т.е. ЛПППТ «Т Amin Amin Кроме того, предлагаемое устройство может быть использовано дл восстановлени сигнала, представленного в цифровой форме| а также в дискретной форме. Оно может быть использовано и дл фильтрации непрерывного аналогового сигнала. При работе устройства с сигналом, представленным в цифровой Форме, последний поступает на вход цифроаналогового преобразовател 2, при обработке дискретного сигнала или непрерывного входной шиной устройства будет первый вход сумматора i. Цифроаналоговый преобразователь 2 при этом не используетс . Дискретизаци непрерывного, сигнала происходит в аналого-цифровом преобразователе 5. Таким образом, предлагаемое устройство выгодно отличаетс eiie и по функциональным возможност м от известного, которое работает только с цифровым сигналом.one . The invention relates to electrical measuring technology and can be applied to information measuring systems, digital computational oscilloscopes, telemetry systems, measuring devices and voltage generators of a given shape for solving the problem of recovering and descaling discretized signals. There are devices for piecewise linear approximation in which use a serially connected digital scheme for time division of the input signal (switches, buffer registers), two digital-analogue the forming and pre-forming functional whose output is the output device 3 ZS disadvantage of these devices is the low accuracy caused by the open-loop structure and accumulating it conversion error. The main nodes of these devices operate in the full range of the input signal, and this further reinforces the requirements for accuracy and speed. In addition, the functionality of these devices is limited, since the input signal is a digital code, i.e. such devices can only recover signals represented in digital form and cannot establish the analog signals presented in; bridged form. The closest in technical essence to the present invention is a device for piecewise-linear approximation, containing a first register, the input of which is connected to the input bus of the device, and the output - c. The first one is used for the first digital-to-analog converter and the second register with the input of the second digital-to-analog converter. The outputs of both digital-to-analog converters are connected respectively to the first and second inputs of the adder, the output of which is connected via an integrator with the first input of the adder-subtractor whose second input is connected to the output of the second digital-analog converter. The key is connected in parallel to the storage capacity of the rator. The control bus of the device is connected to the control input of the first register and through the control pulse distribution circuit to the equal inputs of the second register and the C 3 J key. The narrow frequency range of the restored signal due to the large time of the accumulator capacitor's discharge, and secondly, the main part of the nodes (two digital-to-analog converters, two registers and the second adder-subtractor) operate in the full range of the input signal and this increases Chiva thereto requirements on speed, and, thirdly, switching transients of the output voltage of DAC and transients resulting from the discharge vessel nakaplivayuR1ey will LRO is employed in the output device in the form of emission voltage. The purpose of the invention is to expand the frequency range of the signal being restored. The goal is achieved that in the device for piece-linear approximation, containing the first and second digital-to-analogue converters, the integrator and the adder, the first and second inputs of which are connected respectively to the output of the second digital-to-analogue converter and the output of the integrator, an analog-to-digital converter, the output of which is connected via the first digital to analog. a converter with an integrator input, and an analog-to-digital converter input connected to the output of the adder, the input of the second digital-to-analog converter being the digital input of the device, and the control input of the first digital-analog converter controlling the input of the device. Fig, 1 shows the functional diagram of the device for piece-linear approximation; in fig. 2 time diagrams of its operation, Setup (field contains first and second digital-analog converters 1 and 2, integrator 3 adder k, analog-to-digital converter 5. In Fig. 2, the first graph shows the input signals of the adder on the first and second inputs, respectively; the second is the input signal of the digital-to-analogue converter 1; on the third, the output signal of the entire device., The device operates as follows. The digital code is fed to the input of the diffracted-analogue converter 2, the output of which is formed by stepwise The voltage at U / Assume that at time t; (Fig.2) the voltage U is established at the first input of the adder 4, and the feedback balancing voltage at the second input of the adder 4 is equal to zero. Therefore, the analog-to-digital input Converter 5 will receive a voltage difference of 4U-, and convert it to N-code. After setting the first N-to-D converter of code 1 to N, gating occurs at time t-to the input register of the digital-to-analog converter t And writing 1 to it same time t in one code takes the new value Njt which, transformed by the second digital-to-analog converter 2 to voltage 2, is fed to the first input of the adder A, B to digital-to-analog converter 1, the code N is converted to the voltage U, equal to / iU, and then to the linearly-changed integrator voltage 3, and its time constant is chosen in such a way that, after time T. at time t, the voltage U .. at the output of integrator 3 becomes equal. After which, at the output of the adder L, the voltage becomes equal. . AU2 U2- and which is then converted by an analogue digital converter 5 to a code N and at a time t.the last is written to the input register of the digital-to-analogue converter 1. At the same time, the input code is incremented. In all subsequent bars, the device works in the same way. Thus, the output voltage of the device is a piecewise linear function of the times Igb / x which, when shifted by time Td, coincides with the input signal at times t -it H The digital-to-analog converter 1 and the integrator 3 are designed respectively as a converter code current and accumulating capacity. Such: the design allows not only to simplify the device by eliminating the nodes that carry out the intermediate conversion of current to voltage and vice versa, but also to increase the speed, since there is no amplifier in the conversion path. Having, as a rule, low dynamic characteristics (large time constant; p-y). to restore the continuous signal x (t). it is necessary to perform an approximation, as a result of which at each sampling interval between the values of x (t) known at certain instants of time is replaced by a line segment varying according to a certain law (linear, parabolic, etc. .). There is a known (1) unambiguous relationship with a linear method of approximation between the sampling period T and the upper frequency F of the signal being restored x (t), which can be expressed in terms of the maximum 3J calculation of its second derivative x,;, (t)) where is the relative error of approximation . For the proposed device, TD is ultimately determined by the transients of the individual nodes of the device, namely, the digital-to-analog converter 2, the adder k and the analog-to-digital converter 5. These transients are input to one if the analog-digital converter 5 is asynchronous. Upon completion of the establishment of transients in the digital-to-analog converter 2, the adder 4 and the analog-digital converter 5 is gated at a certain time t- (Fig. 2). The input register of the Q analogue analogue converter 1 (or the output register of the analogue digital converter 5) and the transition process is started in the digital analogue converter 1 and integrator 3 At the same time t a new code value can be applied to the digital analogue converter 2. Since these operations are parallel to time, the sampling period is determined by a large total transient establishment time, either in a digital-to-analogue converter 2, a adder 4, and a 5 l analog-to-digital converter for in digital-to-analog converter 1 and integrator 3. As a rule, of all these nodes, integrator 3 is the most inertial link, since it is performed on the basis of an operational amplifier (adder 4 is a differential stage on two transistors, has a very short time delays and, as a rule, is the input stage of the analog-to-digital converter 5) -. Therefore, the minimum value of T is determined by the time of establishing the total transient process of the digital-to-analog converter 1 and integrator 3, i.e. fAmin 4-31 where t is the time for setting the output voltage or the current of the digital-to-analog converter 1; integrator delay time 3. Digital-to-analog converter 2 and analog-to-digital converter 5 with a differential stage at the input have a much shorter set-up time, as in. Currently, it is possible to perform a digital-analog converter with a conversion time of 20 n and an output signal error of 0.1: 0.2%, and an analog-to-digital converter with a differential stage at the input with a conversion error of 3 (which corresponds to four binary bits dam) also has a very short conversion time. The minimum sampling rate of a prototype device ultimately depends (as well as in the proposed device) on the time of establishment of transients of individual units of the device, namely digital-to-analog converters, the accumulator discharge time and self-delay, i.e. m. (3). comparison of inequalities (2) and (3) From it follows that the minimum sampling rate of the proposed device is significantly less than T. for the prototype, i.e. LPPT "T Amin Amin In addition, the proposed device can be used to restore the signal in digital form | as well as in discrete form. It can also be used to filter a continuous analog signal. When the device operates with a signal represented in digital form, the latter is fed to the input of a digital-to-analog converter 2; when processing a discrete signal or a continuous input bus of the device, the first input of adder i will be. The digital-to-analog converter 2 is not used. The discretization of the continuous signal occurs in the analog-to-digital converter 5. Thus, the proposed device favorably differs from the well-known eiie from the well-known one, which works only with a digital signal.