SU1019351A1 - Цифровой кодирующий преобразователь - Google Patents

Description

Изобретение относитс  к электроизмерительной технике. Известно устройство дл  измерени  частоты и сдвига фаз, содержащее циф ровой частотомер, управл емый делитель , ключи, схему умножени , делитель с дробными коэффициентами делени  1 1 . Недостатком устройства  вл ютс  ограниченные функциональные возможности , так как оно функционирует в два такта и требует измерени  вспомогательной частоты,, пропорционально измер емому параметру в эталонном ин тервале времени. Наиболее близким к изобретению  в л етс  устрЬйство дл  измерени  част ты повторени  импульсов, содержащее генератор опорной частоты, формирователь , делители, элемент задержки, счетчик, регистр хранени  и вычитающий счетчик. Устройство обладает высоким быстродействием, так как обеспечивает кодирующее преобразование практически за врем  поступлени  одн го или нескольких периодов 2} . Недостатком устройства  вл етс  невозможность определени  сдвига фаз что существенно ограничивает либо область использовани  устройства, либо эффективность использовани  обо рудовани . Цель изобретени  - ра/сширение фун циональных возможностей устройства одновременное определение частоты и сдвига фазы. Поставленна  цель достигаетс  тем что в.цифровой кодирующий преобразователь , содержащий последовательно соединенные блок пуска, вентиль, делитель шага квантовани , элемент задержки , счетчик шага квантовани , ос новной регистр, первый управл емый делитель и основной вычитающий счетчик , генератор опорной частоты, второй управл емый делитель, первый фор мирователь, а также последовательно соединенные .второй формирователь, триггер, элемент И и счетчик, второй вход которого соединен с вторым входом триггера и выходом первого форми

ровател , второй вход элемента И подключен к выходу вентил  и входу второго управл емого делител , выход которого соединен с вторым входом первого управл емого делител , выход делител  шага квантовани  подключен к второму входу основного регистра, первый вход которого соединен с втов начале каждого периода контролируемой частоты F .во второй вычитающий счетчик. Затем в интервале времени периода контролируемой частоты f осуществл етс  определение отношени  At/T, представл ющего собой исходную величину сдвига фазы, путем нелинейного кодировани  Т, импульсами убываюрым входом второго управл емого делител , введены последовательно соединенные дополнительный регистр, двоичный умножитель и дополнительный вычитающий счетчик, а также сумматор кодов, вход которого соединен с выходом элемента И, выход сумматора кодов подключен к второму входу Дополнительного счетчика, третий вход которого соединен с выходом второго формировател  и первым входом дополнительного регистра , второй вход последнего подключен к выходу счетчика, при этом второй вход двоичного умножител  соединен с выходом первого управл емого делител . На фиг.1 приведена структурна  схема устройства; на фиг.2 - диаграмма его работы. Устройство содержит блок 1 пуска, вентиль 2, генератор 3 опорной частоты , первый формирователь , второй формирователь 5, триггер 6, делитель 7 шага квантовани , элемент 8 задержки , счетчик 9 шага квантовани , регистр 10, управл емые делители 1Ги 12, вычитающий счетчик 13, элемент И 1,, счетчик 15, сумматор 16 кодов, регистр 17, вычитающий счетчик 18, двоичный ум ножитель 19, шину 20 пуска, шину 21 останова, шину 22 эталонной частоты и шину 23 входной частоты. На диаграмме (фиг.2) приведены сигналы эталонной частоты F,, входной частоты F и изменение кода N в вычитающем счетчике 13. . Процесс кодирующего преобразовани  входной информации в код сдвига фазы организуетс  с помощью с.11едующего алгоритма функционировани . В течение временного сдвига At между периодами ; алонного сигнала Fg и контролируеF (фиг.2) производитс  мой частоты 4t импульсами квантование интервала опорной частоты F, , число которых подсчитываетс  в с.четчике 15 (фиг.1). Одновременно осуществл етс  формирог; вание вспомогательной величины ( At-F путем суммировани  значеF в сумматоре 1б кодов (At FQ) ни  раз и затем переписываетс  данный код

щей по величине частоты, которые вычитаютс  из числа (4t FO F ° втором вычитающем счетчике 18. Данна  операци  по сн етс  зависимостью

lf At То - NJ: , (1) где My. - число импульсов, прошедшее

в течение периода Т с выхода второго управл емого делител  12 на двоичный умножитель 19, причем

V

1-.

величина шага квантовани , . формируема  делителем 7 п и (п-1)-коэффициенты делени  управ л емых делителей 11 и 12 соответственно .

В формуле (1) первый член зависимости формируетс  в интервале времени квантовани  промежутка t, а второй член, одновременно с выполн емой операцией вычитани , - в интервале периода Tj следующим образом. С помо1чыо

делител  7 осуществл етс  отсчет.шак га Atквантовани  временного аргумён- и. мента нелинейной функции, описывающей процесс изменени  формируемь1х импульсов , а в счетчике 9 подсчитываетс  число пшагов. С помощью управл емых делителей 11 и 12 осуществл етс  формирование импульсов с убывающей частотой путем делени  опорной частоты F на коэффициенты п и (п-1),коды которых подаютс  с выходов счетчика 9 и регистра 10 хранени . Число импульсов , поступившее с выхода управл емого делител  12, умножаетс  в двоичном умножителе 19 на код (t-Fp), который записываетс  во второй регистр 17 хранени  из счетчика 15 в момент окончани  интервала ut. Импульсы , поступающие с выхода двоичного умножител  19 подаютс  на второ вычитающий счетчик 18. Одновременно импульсы с выхода управл емого делител  12 поступают на первый вычитающий счетчик 13- Таким образом в момент окончани  периода Tjj в первом вычитающем счетчике 13 Фиксируетс  цифровой код N контролируемой частоты , а во втором вычитающем сметчике 18 фиксируетс  цифровой код Nif сдвига фазы, т.е. результат кодирующего преобразовани .

С учетом изложенного устройство работает следующим стразом.

На шины 22 и 23 устройства подаютс  соответственно эталонна  F и

контролируема  F частоты (фиг.2). С началом периода частоты F с .выхода первого формировател  k поступает импульс на установочный вхр/ счётчика 15 и на первый вход триггера б. По команде Пуск с шины 20 блок 1 пуска разрешает прохождение импульсов генератора 3 опорной частоты через вентиль 2 на делитель 7 шага квантовани , первый управл емый делитель 11 и элемент И k, При наличии разрешающего сигнала с триггера 6 в течение времени /at элекент И 1 пропускает импульсы опорной частоты Fg на счетчик 15, где фиксируетс  код (t FQ) , и на разрешающий вход сумматора 16 кодов, в результате чего код значени  частоты F с каждым импульсом суммируетс  (4t F(j)pa3 в сумматоре 16. С началом периода частоты Fj с выхода второго форжровател  5 поступает импульс, который устанавливает в исходное состо ние делитель-.7 шага квантовани , сметчик 9 шага квантовани , управл емь1е делиteли 11 и 12, первый вычитакщий счетчик (все эти св зи на схеме не показаны), записывает во второй регистр 17 хранени  число из счетчика 15, а также поступает на установочный вход второго вычитающего счетчика 18, записывает в него код (ut из сумматора 16 кодов.

Так как дл  нелинейного кодировани  периода требуетс  воспроизведение гиперболического закона изменени  кода в с смматсч е 16, а устройство , всилу структуры, реализует полигональную аппроксимацию данного закона , то на каждом из участков аппроксимации должны обеспечиватьс  угловы коэффициенты, соответствующие гиперболической функции, а именно

К 1... ..(2)

at FO

Так как каждое из п|риращений ) формируетс  путем делени  числа импульсов на коэффициенты п и (п-1) с помощью делителей 11 и 12, тоК,;

равно .

4t FO

(3)

К.. V n(n-1blt FQ

с другой стороны, примен   рйзностный оператор к гиперболической функ- . ции, получим

€П f.(t)-V.(t) - ip|;;;rr7- At n{n-1J

Claims (1)

1. ЦИФРОВОЙ КОДИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий последовательно соединенные блок пуска, вентиль, делитель, шага квантования, элемент задержки, счетчик шага квантования, основной регистр, первый управляемый делитель и основной вычитающий счетчик, генератор опорной частотыj второй управляемый делитель, первый формирователь, а также последовательно соединенные второй формирователь, триггер, элемент И и счетчик, второй вход которого соединен с вторым входом триггера и выходом первого формирователя, второй вход элемента И под- ключен к выходу вентиля и входу второго управляемого делителя, выход которого соединен с вторым зходом первого управляемого делителя, выход делителя шага квантования подключен к второму входу основного регистра, первый вход которого соединен с вторым входом второго управляемого делителя, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены последовательно соединенные дополнительный регистр, двоичный умножитель и дополнительный вычитающий счетчик, а также сумматор кодов, вход которого соединен с выходом элемента И, выход g сумматора кодов подключен к второму входу дополнительного счетчика, третий вход которого соединен с выходом второго формирователя и первым входом дополнительного регистра ,-· второй вход последнего подключен к выходу сметчика, при этом второй вход двоичного умножителя соединен с выходом первого управляемого делителя.

   пп 1019351

   3>