Claims (3)
1 ГП ГП 1 GP GP
0000
2.Устройство по п. 1, о т л ичающеес тем, что счетна 2. The device according to claim 1, of which is countable
декада содержит четыре разр да, причем вход каждого 1-го разр да, кроме старшего, соединен с первым выходом (t+l)-ro разр да, управл ющие входы разр дов соединены с соответствующими управл ющими входами декады , а вторые выходы разр дов вл ютс информационными выходами декады.the decade contains four bits, with the input of every 1st bit, except the senior one, connected to the first output (t + l) -ro bit, the control inputs of the bits are connected to the corresponding control inputs of the decade, and the second outputs of bits are informational exits of the decade.
3.Устройство по пп 1 и 2, о т личающеес тем., что каждыЛ . из разр дов счетной декады содержит 3. The device according to claims 1 and 2, which is characterized by the fact that each. from the decimal decade contains
два элемента ИЛИ J элемент НЕ, три элемента И, триггер и элемент задержки , вход которого соединен с выходом первого элемента И и первым входомtwo elements OR J element NOT, three elements AND, a trigger and a delay element whose input is connected to the output of the first AND element and the first input
второго элемента И, второй вход которого подключен к выходу элемента задержки, а выход - к входу триггера The second element And, the second input of which is connected to the output of the delay element, and the output - to the trigger input
и первому входу первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, а выход вл етс первым выходом разр да, выход триггера вл етс вторым выходом разр да и соединен с первым входом второго элемента ИЛИ, второй вход которого вл етс управл ющим входом разр да, а выход подключен непосредственно к первому входу первого элемента и и через элемент НЕ - к первому входу третьего элемента И, второй вхоД которого соединен с вторым входом первого элемента И и вл етс and the first input of the first element OR, the second input of which is connected to the output of the third element AND, and the output is the first output of the discharge, the output of the trigger is the second output of the discharge and connected to the first input of the second OR element, the second input of which is controlling the input of the discharge, and the output is connected directly to the first input of the first element and, through the element NOT to the first input of the third element AND, the second input of which is connected to the second input of the first element AND, and is
ВХОДОМ разр да.INPUT IS.
Изобретение относитс к измерительной технике и предназначено дл измерени временных интервалов и периода повторени импульсов.The invention relates to a measurement technique and is intended to measure time intervals and a pulse repetition period.
Известно устройство дл измерени периода, содержащее формирователь,счетчик , пересче.тный блок, триггер, генератор, селектор, элементы И, ИЛИ 1.A period measurement device is known comprising a driver, a counter, a recalculation unit, a trigger, a generator, a selector, AND, OR 1 elements.
К недостаткам известного устройства относ тс его сложность и невозможность использовани дл измерени временных интервалов наносекундного диапазона.The disadvantages of the known device are its complexity and the impossibility of using it for measuring time intervals of the nanosecond range.
Наиболее близким по технической сущности к изобретению вл етс рециркул ционный преобразователь врем код наносекундного диапазона, содержащий элемент ИЛИ, два элемента задержки , элемент И, счетчик 2.The closest to the technical essence of the invention is a recirculation transducer time code of the nanosecond range, containing the element OR, two delay elements, the element And, the counter 2.
Недостатком этого преобразовател вл етс низкое быстродействие, так как количество циклов циркул ции большое и пр мопропорциональное длительности измер емых импульсов (напр мер при измерении импульса длительностью 100 НС с дискретностью 1 не необходимо цикловThe disadvantage of this converter is low speed, since the number of circulation cycles is large and proportional to the duration of the measured pulses (for example, when measuring a pulse with a duration of 100 HC with discreteness 1, cycles are not necessary
у,-..,00 Ihcy, - .., 00 Ihc
и врем не менее t п 100 не . 10000 не).and time not less than t p 100 not. 10,000 not).
Кроме того, преобразователь характеризуетс низкой точностью измерени из-за искажений, вносимых элементами задержки при многократной циркул ции измер емого импульса.In addition, the transducer is characterized by low measurement accuracy due to distortions introduced by delay elements during repeated circulation of the measured pulse.
Цель изобретени - повышение быстродействи и точности измерений устройства .The purpose of the invention is to increase the speed and accuracy of measurements of the device.
Указанна цель достигаетс тем, что в устройство дл дискретного измерени временных интервалов, содержащее элемент И, элемент ИЛИ и элемент .задержки, вход которого подключен к выходу элемента ИЛИ, а выход к первому входу элемента-И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого вл етс входом устройства, введены распределитель, элемент НЕ и счетна декада, причем выход элемента ИЛИ подключен к входу распределител и входу старшего разр да счетной декады , первый, второй, третий и четвертый выходы распределител соединены с управл ющими входами счетной декады , п тый выход распределител через элемент НЕ подключен к второму входу элемента И.This goal is achieved by the fact that a device for discrete measurement of time intervals, containing the AND element, the OR element and the delay element, whose input is connected to the output of the OR element, and the output to the first input of the AND element, which output is connected to the first input of the OR element , the second input of which is the device input, the valve, the element NOT and the counting decade are entered, the output of the element OR is connected to the input of the distributor and the input of the senior bit of the counting decade, the first, second, third and fourth outputs of the distribution the switch is connected to the control inputs of the counting decade, the fifth output of the distributor is NOT connected to the second input of the element I.
Кроме того, счетна декада содержит четыре разр да, причем вход каждого i-го разр да, кроме старшего, соединен с первым выходом (i+l)-ro разр да, управл ющие входы разр дов соединены с соответствующими управл ющими входами декады, а вторые выходы разр дов вл ютс информационнымиIn addition, the counting decade contains four bits, with the input of each i-th bit, except the senior one, connected to the first output (i + l) -ro bit, the control inputs of the bits are connected to the corresponding control inputs of the decade, and the second bit outputs are informational.
выходами декады. 1exits of the decade. one
При этом каждый из разр дов счетной декады содержит два элемента ИЛИ элемент НЕ, три элемента И, триггер и элемент задержки, вход которого соединен с выходом первого элемента И и первым входом второго элемента и, второй вход которого подключен к выходу элемента , а выход к входу триггера и первому входу первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента .И, а выход вл етс первым выходом разр да, выход триггера вл етс вторым выходом разр да и соединен с первым входом второго элемента ИЛИ, -второй вход которого вл етс управл ющим входом разр да а выход подключен непосредственно к первому входу первого элемента И и через элемент НЕ - к первому входу третьего элемента И, второй вход которого соединен с вторым входом первого элемента И и вл етс входом разр да.. . На фиг, 1 изображена блок-схема предложенного устройства на фиг. 2 временные диаграммы его работы. Устройство содержит элемент 1 И, элемент 2 ИЛИ, элемент 3 задержки, распределитель 4, элемент 5 НЕ, счет ную декаду 6, котора содержит четыре разр да 7-10, каждый разр д содер жит два элемента 11 и 12, ИЛИ, элемент 13 НЕ, три элемента 14, 15 и 16 И, триггер 17 и элемент 18 задержки. I На фиг. 2 изображено: й- измер емый импульс на входе устройства; (5 - циркулирующие импульсы на выходах элементов 1 И и 2 ИЛИ , , 1 , q, к УС- импульсы, подаваемые распределителем на управл ющие входы разр дов 7-10 соответственно; Jr импульс с последнего выхода распределител ; LL , К-, JL , At- импульсы на первом выходе разр дов 7-10 соответственно; к , л, импульсы на втором информационном выходе разр дов 7 и 10 соответственно. Задержка.элемента 3 выбираетс больше длительности максимального измер емого импульса (фиг. 2, врем t-j-to) В качестве примера вз та только одна декада с двоично-дес тичной системой счислени в коде 4-2-2-1, т.е. элемент 18 задержки в разр де 7 имеет задержку 4 не, в разр де 8 и 9 - 2 не, в разр де 10-1 НС. При необходимости устройство может иметь несколько последовательно соединенных счетных декад. Устройство работает следующим образом . Измер емый импульс длительностью (например 5,6 не, фиг. 2а) циркулирует по контуру; элемент 2 ИЛ элемент 3 задержки 1И элемент (фиг. 1 и 2f ). При этом он подаетс на вход разр да 7. От первого импульса на выходе элемента 2 ИЛИ распределитель подает уровень логической 1 на управл ющий вход разр да 7 (фиг. 2 ), чем запрещает с помощью элемента 13 НЕ прохождение измер емо го импульса через элемент 16 И и раз решает его прохождение через элемент 15 И, причем элемент 18 задерживает этот импульс на врем t. -t 4 не прежде, чем он попадает на один из входов элемента 14 И. На другой вход элемента 14 И попадает нзмер екый импульс без задержки и (так. как изме р емый импульс равен 5,6 не, а задер ка элемента 18 равна 4 не) на выходе элемента 14 И по вл етс импуз ъс длительностью Ц« 1,6 не (фиг.Зл) который через элемент -11 ИЛИ попадает на первый выход.разр да 7 и, кроме этого,измен ет еоето ниё триггера 17. При этом сигнал логичеекой 1 е илхода триггера 17 (фигь 2и) через элемент 12 ИЛИ разрешает в процеесе измерени прохождение измер емого импульеа через элемент 15 И и запрещает его прохождение через элемент 16И. Следующий импулье е элемента 2 ИЛИ измен ет енова состо ние распределител 4, и уровень логической 1 теперь подаетс на утфавл ющий вход разр да 8 (фиг. 2г.), где происходит аналогично разрешение прохождени импульса длительностью 1,6 не через элемент 15 И, но так как элемент 18 имеет задержку 2 не, а импулье е выхода разр да 7 длительг ностью 1,6 не, то на выходе элемента 14 И в этот момент нет- импульса , и триггер 17 не измен ет своего состо ни . Третий импулье с элемента 2 ИЛИ измен ет снова состо ние распределител 4, и уровень логической 1 подаетс на управл ющий вход разр да 9 (фиг. 2() . Так как триггер 17 разр да 8 находитс в иеходном состо нии, а с распределител 4 на управл ющий вход разр да 8 подаетс логический О (фиг.2г) то импулье с первого выхода разр да 7 проходит по цепи: элемент 16 И элемент 11 ИЛИ разр да 8, и попадает на вход разр да 9, где также не измен ет состо ни триггера 17, так как длительностью его t-j- t « 1,6 не 2 НС (фиг. 2К). Четвертый импульс с элемента 2 ИЛИ измен ет снова еоето ниё раепределител 4 и уровень логичеекой 1 подаете на управл ющий вход разр да 10 (фиг. 2Ж) . Импульс с выхода разр да 8 через цепи след5пощих рахр дов, аналогичные разр ду 8, попадает на вход разр да 10 (фиг. 2) и через элемент 15 И на элемент 18, где задерживаетс на 1 не. Тогда на выходе элемента 14 И по вл етс импулье (фиг. 2м, врем tg ), который изменит еоето ниё триггера 17(фиг. 2п.) . П тый импулье е элемента 2 ИЛИ измен ет енова еоето ниё распределител 4, и уровень логи .ческой 1 через элемент 5 НЕ е по (мощью элемента 1 И запрещает циркул цию измер емого импульса (фиг. 23f). После времени t можно е информационных выходов разр дов считывать .информацию о длительности измер емого импульеа, котора равна: разр д 7 - логичеека 1, разр ды 8 и 9 - логичеекий О, разр д 10 логичеека 1, т.е. это будет 4 + + 1 5 не.In addition, each of the decade decade bits contains two OR elements, a NOT element, three AND elements, a trigger and a delay element, the input of which is connected to the output of the first AND element and the first input of the second element and the second input of which is connected to the element output and the output to the trigger input and the first input of the first element OR, the second input of which is connected to the output of the third element. And the output is the first output of the discharge, the output of the trigger is the second output of the discharge and is connected to the first input of the second element OR, the second input of which It is a control input of the discharge and the output connected directly to the first input of the first AND gate and through the NOT element - to the first input of the third AND gate, a second input coupled to a second input of the first AND gate and is input to discharge ... FIG. 1 shows a block diagram of the proposed device in FIG. 2 time diagrams of his work. The device contains element 1 AND, element 2 OR, element 3 delay, distributor 4, element 5 NOT, counting decade 6, which contains four bits 7-10, each bit contains two elements 11 and 12, OR, element 13 NOT, the three elements 14, 15 and 16 And, the trigger 17 and the element 18 delay. I FIG. 2 shows: d - measured pulse at the device input; (5 - circulating pulses at the outputs of elements 1 AND and 2 OR, 1, q, to US - pulses supplied by the distributor to the control inputs of bits 7-10, respectively; Jr pulse from the last output of the distributor; LL, K-, JL , At-pulses at the first output of bits 7-10, respectively; k, l, pulses at the second information output of bits 7 and 10, respectively. Delay. Element 3 is selected longer than the maximum measured pulse duration (Fig. 2, time tj-to ) As an example, only one decade is taken with the binary-decimal number system in the code 4-2-2-1, i.e. delay element 18 in delay 7 has delay 4, in discharge 8 and 9-2 not, in discharge 10-1 HC. If necessary, the device can have several series-connected counting decades. The device operates as follows. A measured pulse with a duration (for example, 5.6 not, Fig. 2a) circulates around the contour; element 2 IL is element 3 of delay 1 and element (fig. 1 and 2f). yes 7. From the first pulse at the output of element 2 OR, the distributor supplies the logic level 1 to the control input of bit 7 (FIG. 2), which, with the help of element 13, prohibits the passage of a measured pulse through element 16 AND, and resolves its passage through element 15 AND, while element 18 delays this pulse by time t. -t 4 not before it hits one of the inputs of element 14 I. At the other input of element 14, an measured impulse without delay falls and (as the measured pulse equals 5.6 not, and the delay of element 18 equals 4 not) at the output of element 14 And there appears a impuse with a duration of C ≈ 1.6 not (FIG. 3) which, through element -11 OR, reaches the first output of bit 7 and, in addition, changes the level of trigger 17 In this case, the signal from the logical 1 e of the trigger 17 (Fig. 2i) through the element 12 OR permits the passage of the measured pulse through the element 15 AND during the measurement process prohibits its passage through the element given a 16. The next impulse of element 2 OR changes the ene state of the distributor 4, and the logic level 1 is now fed to the discharge input of bit 8 (Fig. 2d), where the resolution of the passage of a pulse with a duration of 1.6 not through the element 15 occurs, but since the element 18 has a delay of 2 n, and a pulse of the output of the discharge 7 with a duration of 1.6 is not, then the output of the element 14 And at this moment there is no pulse, and the trigger 17 does not change its state. The third pulse from element 2 OR again changes the state of the distributor 4, and the logic level 1 is fed to the control input of bit 9 (Fig. 2 (). Since the trigger 17 of bit 8 is in the input state, and from the distributor 4 To the control input of discharge 8, a logical O (fig.2g) is applied, then the pulse from the first output of discharge 7 passes through the circuit: element 16 AND element 11 or discharge 8, and goes to the input of discharge 9, where it also does not change the state of the trigger 17, since its duration tj- t "1.6 is not 2 NS (Fig. 2K). The fourth pulse from element 2 OR changes again e A distributor 4 and a level of logic 1 are applied to a control input of bit 10 (Fig. 2G). The impulse from the bit output 8 through the circuits of the following 8 circuits, similar to bit 8, goes to the input of bit 10 (Fig. 2) and through element 15 and to element 18, where it is delayed by 1. Then, at the output of element 14, an impulse appears (Fig. 2m, time tg), which changes the shape of trigger 17 (Fig. 2p.). Fifth impulse element 2 OR changes the en- ergy of the distributor 4, and the logic level 1 through element 5 does NOT follow (by the power of element 1 and prohibits the circulation of p emogo pulse (FIG. 23f). After time t, information outputs can be discharged. Information on the duration of the measured pulse, which is equal to: bit 7, logic 1, bits 8 and 9, logical O, bit 10, logic 1, i.e. This will be 4 + + 1 5 no.
Введение новых узлов и св зей поэвсзп ет уменьшить количество циклов циркул ции, за счет чего увеличиваетс быстродействие и точность измерени . Например, при измерении импульса длительностью 100 не сThe introduction of new nodes and connections will reduce the number of circulation cycles, thereby increasing the speed and accuracy of measurement. For example, when measuring a pulse with a duration of 100
.дискретностью 1 не необходимо две Декады, при этом нужно всего 8 цкклов циркул ции, а врем измерени составл ет не менее 800 не, что на пор док меньше, чем у известных устройств.Discreteness 1 does not require two Decades, it only needs 8 circulation cycles, and the measurement time is not less than 800, which is an order of magnitude shorter than in known devices.