SU1018021A1 - Матричный осциллограф - Google Patents

Abstract

МАТРИЧНЫЙ ОСЦИЛЛОГРАФ,содержащий первый компаратор/ выход которого соединен с первьпи входом триггера, последовательно соединенные первый счетчик, цифро-аналоговый преобразователь и второй компаратор , выход второго счетчика соедй-. иен с входом первого одновибратора, выход которого соединен со вторым входом триггера, блок синхронизации, входы первого компаратора  вл ютс  первым и вторым входами осциллографа соответственно, вертикальные шины матричной панели которого соединены с выходами дешифратора, вход которого соединен с выходом второго с4етчика , второй одновибратор, вход KQторого соединен с выходом первого счетчика, соедийенным с входом второго счетчика, и детекторы, отличающийс  тем, что, с целью упрощени  осциллографа и расширени  области применени  за счет обеспечени  возможности осциллографировани  уровней входных сигналов и их фазовых соотношений, в него введены последовательно соединенные измеритель периода входного сигнала и делитель частоты, два коммутатс а,. регистр, блок пам ти и третий компаратор , вйход которого соединен с информационным входом регистра, тактовый вход которого соединен с выходом второго коммутатора, первый вход которого соединен с выходом делител  частоты, а второй вход О первым выходом блока синхронизации, второй выход которого соединен с лервыгл входом измерител  периода входного фигнала, а третий выход со вторым входом делител  частоты, второй вход измерител  периода входного сигнала соединен с выходом первого компаратора, выход триггера соединен с четвертым входом второго; коммутатора и первым входом блока (Л пам ти, второй вход которого соединен с выходом.второго счетчика, третий с: вход - с выходом первого счетчика, четвертый вход - с выходом второго, компаратора, выхоД блока пам ти соединен с первым входом третьего компаратора , второй вход которого соединен с выходом первого счетчика,, выход первого коммутатора соединен со вторым входом второго компаратора, выход второго счетчика соединен, с первым входом коммутатора, 00 о ю второй и третий входы которого  вл ютс  третьим и четвертым входами осциллографа соответственно, четвертый вход первого коммутатора соединен со вторым входом цифро-аналогового преобразовател  и входом блока синх ронизации и  вл етс  п тым входом осциллографа, входы одной группы первого коммутатора соединены с выходами детекторов, входы которых и входы другой группы первого коммутатора  вл ютс  входа lи группы осциллографа.

Description

Изобретение относитс  к измериг тельной технике и предназначено д|1Я обеспечени  индикации формы, ypOBf ней, фазовых соотношений многока-i нальных сигналов. .j

Известна схема осциллографа с i матричным экраном. В этом устройстве входы X и У подключены через сортг ветствующие аналого-цифровые прео разователи (ЛЦП, схемы адресации к матричному экрану, в узлах шин : Ю которого наход тс  светоэлементы.i При подаче периодических сигналов| на X и У входы на экране высвечи .ваетс  свет щеес  изображение IlDi

Однако в данном устройстве ин-| 15

дицироватьс  могут трлько периоди

ческие сигналы, однократные сигна|

лы на экране видны не будут, так j

как осциллограф не имеет пам ти, i

Известна схема осциллографа с 20 матричным экраном и пам тью, В | этом устройстве вход соединен через АЦП, схему адресации, пам ть, вых4дйые каскады с горизонтальными ши- i нами матричного экрана. Блок синх-| 25 ронизации св зан с входом устройст ва , ,а его выходы подключены к вхо-1 дам коммутатора, у которого выходь соединены с адресными входами пам ти и через выходные каскады с вертикаль-ЗО ными 1иинами матричного экрана. В режиме записи входной сигнал череё АЦП и схему адресации записываете в пам ть. Причем пам ть содержит столько  чеек пам ти, сколько узлов с находитс  на матричном экране. Эщ  чейки распределены по строкам и I . столбцам, при этом отдельна  состМвл юща  входного сигнала записыва- етс  в соответствующий столбец паН м ти, возвод  в состо ние 1  чей- О ку пам ти j номер строки которой сс|ответствует . уровню входного сигнала. После записи входного сигнала pac-j положение  чеек пам ти/ имеющих состо ние 1, соответствует форме I 45 входного сигнала. В режиме индика-ции из пам ти цоследовательно тываютс  по столбцам состо ни   че1ек пам ти, зажига  соответствующие  чейки матричного экрана, на котором 50 высвечиваетс  форма входного сиг- ; ; нала Г2.3... ,

Недостатками этого устройства  |в ютс  большой объем пам ти (число| чеек пам ЕТи равно числу узлов матН „ ицы экрана), а также невозможност|ь ндикации многоканальной информаци

Известен осциллограф с матричный экраном, аналогичный описанному устойству , в который введены цифровы|е элементы, обеспбчивгиощиё полуавтом|а- 60. тическое измерение характеристик | сигнала например амплитуды и длир ельности временных интегралов {3Jj.

Данный осциллограф имеет недостатки I присущие устройству Г21. : 5

Наиболее близким к предлагаемому  вл етс  матричный осциллограф, имеющий К входов, которые через усилители соединены с входами соответствующих К компараторов. Другие входы компараторов, соединены с входом цифро-аналогового преобразовател  (ЦАП), а выходы через одновибраторы соединены с входами элемента ИЛИ, выход которого, в свою очередь, соединен с входами элементов И, расположенных в узлах матрицы экрана, у которых входы подключены к входам соответствующих триггеров. Выходы триггеров подключены к оветоэлементам . Кроме того, выход генератора или синхронизатора через счетчик подключен к входу ЦАП и входу дешифратора , выходы которого образуют WT горизонтальных шин матрицы экрана, нулева  шина соединена через элемент И с входом счетчика, выход которого подключен к входу другого дешифратора, выходы второго дешифратора образуют вертикальные шины матрицы экрана. Кажда  шина подключна к другим входам триггеров, расположенных в соответствующем столбце матрицы экрана.

В режиме записи усиле.нные К входных сигналов сравниваютс  в компараторах с линейно возрастающим сигналом на выходе ЦАП. В моменты равенства одного из входных сигналов и сигнала ЦАП на выходе компаратора образуетс  перепад напр жени , запускающий одновибратор. Импульс одновибратора через элемент ИЛИ пОcdrynaeT на входы всех элементов И матрицы. Но проходит он только на один из этих элементов, который положен в точке пересечени  шин матрицы , имеющих в данный моМент логические единицы. При этом триггер, подключенный на выходе данного элемента И, устанавливаетс  в 1 и зажигает световой элемент. По вертиЧ кали данный световой элемент расположен на уровне, соответствующем со.сто нию счетчика, подключенного на вход ЦАП, т.е. на уровне, соответствующем входному сигналу. Ito гориэонтали световой элемент расположен на уровне, определ емом числом на выходе счетчика дешифратора ,верти-. каль.ных шин. Данное число возраста ет линейно во времени, поэтому по горизонтали место гор щего светоэлемента соответствует данной временной координате входного сигнала. При равенстве уровней другого входного сигнала и сигнала на выходе ЦАП загораетс  другой световой элемент, расположенный вдоль выбранной вертикальной шины матрицы. Таким обра зом, К входных сигналов зажигают К световых элементов вдоль одной вертикальной шины. В следуюащй момент времени, когда чцсло на выходе счетчика.дешифратора вертикйльных шин возрастает на единицу, зажгутс  световые элементы в следующей вертикальной шине и такДалее. После окончани  процесса записи на экране матрицы гор т световые элементы, .. описывающие в совокупности форму К входных сигналов. Это изображение хранитс  неограниченно долго, пока включено питание схем. По желанию процесс записи можно повторить, запустив в работу счетчик дешифратора вертикальных цшн 43.

Недостатком данного устройства  вл етс  сложность матричного экрана , так как дл  матрицы и 100 требуютс  10000 отдельных триггеров 10000 элементов И и 40000 подвод щих к ним проводов. Кроме того, данное устройство не обеспечивает изменение скорости записи входных сигналов, т.е. временной масштаб изображени  всегда посто нен.

, Причем данное устройство не имее возможности индицировать уровни вхоных сигналов и их фазовые соотнршеНИЯ .- . :: . - . . .;

Цель изобретени -упрОшение осциллографа и расширение области применени  за счет обеспечени  возможт ности осциллографировани  уровней , входных сигналов и их фазовых соотношений . . .; . ; - ;; ;., , .

Поставденна  цель достигаетс  тем, что ВТ матричный/осциллограф, содержащий первый компаратор, выход которого соединён с первым входом ; триггера, последовательно соединенныв первый счетчик,:цифро-аналоговы преобразователь и второй кЬмпаратор выход второго счетчика соединен с входом первого одновйбратора, выход которого соединён со вторым . входом триггера, блок синхронизации входы первого компаратора  вл ютс  первым и вторым входами осциллографа соответственно, вертикальные шины матричной панели которого соединены с выходами деойфратора, . вход которого соединен с выходом второго счетчика, второй рдновибратор , вход которого соединен с выхо .дом первого счетчика, соединенным с входом второго, счетчика, и детейторы , введены после довательно соединенные измеритель периода входного сигнала и делитель частота, два коммутатора, регистр, блок пам ти и третий компаратор, выход которого соединен с информационным входснч регистра, тактовый вход которого соединен с выходом второго коммутатора , первый вход которого соединен с выходом делител  частоты, а второй вход - с первым выходом блока синхронизации, второй выход которого соединен с первым входом измерител  периода входного сигнала

а третий выход - со вторым входом делител  частоты, второй вход измерител  периода входного сигнала соединен с выходом первого компаратора, выход триггера соединен с четвертым входом второго коммутатора и-первым входом блока пам ти, второй вход которого соединен с ВЕЛХОДОМ в-торого счетчика, третий вход - с выходом первого .счетчика, четвертый вход 0 с выходом второго компаратора, выход блока пам ти соединен с первым входом третьего компара тора, второй вход которого соединен с выходом первого счетчика, выход первого коммутатора соединен со вторым

5 входом второго компаратора, выход второго счетчика соегданен с первым входом первого коммутатора, второй и третий входы которого  вл ютс  третьим и четвертым взводами осцил0 лографа соответственно, четвертый вход первого коммутатора соединен со вторым входом цифро-аналогового преобразовател  и входом блока синх .ронизации и  вл етс  п тым входом

5 осциллографа, входаг одной группы первого коммутатора соединены свыходами детекторов, входы которых и входы другой группы первого коммутатора  вл ютс  входами группы ос0 циллографа.

На чертеже представлен матричный осциллограф. .

Осциллсэграф содержит первый компаратор 1, второй компаратор .2, изиерительЗ .периода входного сигнала,

5 делитель 4. ч-астоты, триггер 5, блок б; синхронизации, первый и второй од . н6вибрато1 н 7,8, первый коммутатор 9, второй коммутатор 10, первцй и вто-рой счетчики 11, 12 соотвйетственно,

0 . детекторы 13, цифро-аналоговый пре- . образователь 14, блок пам ти 15, третий компаратор 16, регистр 17, де.ип1фратор 18, элементы индикации матричной панели 19 горизонтальные

5 и ве ртикальные шины панели 20 и 21 соответственно, первый и второй вхо ды осциллографа 22 и 23, третий вход.осциллографа Номер формы 24, четвертый вход осциллографа Уровень/форма 25, п тый вход. Фаза

0 2ь, входы группы 27 осциллографа. Осциллограф работает следующим образом..

В режиме записи формы одного из входных сигналов,вход 25 коммутато5 ра 9 устанавливаетс  в положение форма, а на вход 24 Номер осциллографа подаетс  сигнал,в ви дё кода, подключающий выбранный вход осциллографа через коммутатор

0 9 к входу компаратора 2. Одновременно на вход 23 осциллографа Опорный сигнал подаетс  опорный сигнал. Этим сигналом может быть лю.бой из П входных сигналов осциллографа или любой внешний сигнал, относительно

5 которого необходимо произвести запись формы. Опорный сигнал сравниваетс  на входах компаратора 1 с посто нным сигналом и на выходе ком паратора 1 образуютсй пр моугольные импульсы, период которых равен периоду повторени  опорного сигнала. Передний фронт одного из импульсов; устанавливает триггер 5 в состо ние логической единицы, перевед  ; блок пам ти 15 в режим записи. Пе-: риод сигнала на выходе компаратораi 1 измер ет измеритель S, число с i его выхода подаетс  на вход делител 4 частоты, в результате чего на выг ходе делител  4 получаютс  сигналы;, которые имеют период в к.п. раз меньший периода опорного сигнала. ; Эти импульсы через коммутатор 10 поступают на вход счетчика 11. Сиг|нал выхбда счетчика преобразуетс  с помощью ЦАП 14 в аналоговый вид,; .затем он сравниваетс  с входным сигналом осциллографа на входах компаратора 2. В момент равенства обоих сигналов на выходе компаратора 2 образуетс  перепад напр жени ,; который поступает на тактовый вход блока пам ти 15. При этом в блок па м ти 15 записываетс  цифровое слойо с выхода счетчика 11, которое по значению равно уровню входного сигнала осциллографа. При достижении выходным сигналом счетчика 11 сво- его максимума, на его выходе образуетс  импульс, который увеличивает выходной сигнал счетчика 12 на единицу. Этот выходной сигнал измен ет адрес  чейки блока пам ти 15, в которую затем записываетс  новое число, равное входному сигналу в следующий момент времени. В конце процесса записи в блоке пам ти 15 оказываютс  записанными YfV слов, характеризующих выбранный входной сигнал осциллографа в течение целевого периода опорного сигнала . Если вход опорного сигнала соединен с выбранным входом осциллографа , то в пам ти запишетс  информаци  о входном сигнале, начина  с; начала его периода и конча  его концом . В конце процесса записи на вЬходе счетчика 12 образуетс  импульс запускающий одновибратор 8, которЦй генерирует длительный импульс, сбрасывающий триггер 5 в ноль, прекраща  тем самым, режим записи в блок паг м ти 15. После окончани  импульса; одновибратора 8 триггер 5 остаетс|  в нулевом состо нии, пока компара;тор 1 в начале периода опорного сигнала не установит триггер 5 в состо ни)е 1, и вновь начинаетс  запись входного сигнала. В режиме индикации на выходе три гера 5 имеет место логический , который переводит блок пам ти 15;в режим считывани , запрещает повторный запуск одновибратора 8 во врем  режима считывани , подключает на выход коммутатора 10 импульсы с другого выхода блока синхронизатора, имеющи ,е посто нную частоту. При этом, эти импульсы запускают счетчик 11, с выхода которого сигнал поступает на вход цифрового компаратора 16, на другой вход которого поступает сигнал с выхода блока пам ти 15, причем номер  чейки блока пам ти определ ет число на его адресном входе, которое образуетс  выходным сигналом счетчика 12. Первоначальное число это равно нулю, при этом на выходе блока пам ти имеет место сигнал о начальной выборке запомненного сигнала. При возрастании от нул  выходного сигнала счетчика 11 на выходе компаратора 16 имеет место логическа  единица, котора  записываетс  последовательно в  чейки пам ти регистра 17 в темпе поступлени  импульсов на его тактовый вход. Логическа  единица записываемого сигнала поступает в верхнюю  чейку регистра 17, затем эта единица спускаетс  в нижние  чейки . При превышении выходным сигналом счетчика 11 выходного сигнала блока пам ти 15 на выходе компаратора 16 возникает логический ноль, который начинает записыватьс  в регистр 17, начина  с его верхних  чеек. При заполнении счетчика 11 на его выходе по вл етс  импульс, который запускает одновибратор 7, выходной сигнал которого закрывает коммутатор 10, в .результате чего счетчик 11 останавливаетс . Процесс считывани  прерываетс , а в регистре 17. остаютс  записанными логические единищл в Ешжних  чейках.. Число этих  чеек равно числу, наход щегос  на выходе блока пам ти.15. Эти логические единицы возбуждают соответствующие горизонтальные шины 20 матрицы. В точках пересечени  данных шин с одной возбужденной вертикальной шиной 21 загораютс  световые элементы. Номер возбужденной вертикальной Ьшны определ етс  числом на выходе счетчика 12, т.е. номером считываемой  чейки блока пам ти 15. Гор щие световые элементы образуют собой свет щийс  столб, равный по высоте цифровому слову, считываемому из блока пам ти 15. Длительность выходного импульса одновибратора 7 значительно больше длительности процесса работы счетчика 11, поэтому глаз человека замечает на экране только посто нный по высоте свет щийс  столбец. После окончани  импульса одновибратора 7 открываетс  коммутатор 10, запускаетс  счетчик 11, задний фронт импульса на его выходе записывает в счетчик еще одну единицу, при этом на выходе блока пам ти 15 по вл етс  число из его следующей  чейки. Процесс считывани  повтор етс  внов Частота считывани , информации из всего блока пам ти 15 не должна быть ниже 50 Гц, чтобы изображение на экране матрицы не было мелькающим дл  глаза человека. Каждый гор щий столбец матрицы возбуждаетс  только на 1/п часть периода считывани  всей информации из блока пам  ти 15. Но из-за инерции глаз челове . oiir видит на экране совокупность гор в rf столбцов, форма которых описывае запоминающий входной сигнал осциллографа . . В режиме записи уровней Vt входны сигналов вход 25 коммутатора 9 уста навливаетс  в положение уровень. При этом коммутатор 9 подключает н свой выход выходной сигнал одного из Biv детекторов 13, номер которого определ етс  числом на-выходе счетчика 12. В этом случае процесс записи информации аналогичен уже рписанному процессу записи формы сигнала . Отличие состоит только в том что в первую  чейку блока пам ти 15 записываетс  сигнал с выхода первого детектора 13, во вторую  чейку блока пам ти 15 записываетс  сигуал с выхода второго детектора 13и так далее. Так как посто нные .сигналы на выходах детекторов 13 пропорциональны,уровн м (действую щим значени м или амплитудам) входных сигналов, то в пам ти последовательно за врем  одного периода опорного сигнала Записываютс  уровни й-сех И входных сигналов. В режиме нХ индикации на -з.кране видны И свет щихс  . столбов, высота которых пррпорционсшьна уровн м и входных -СИГНсШОВ. в режиме записи фазовых соотношений входных сигналов на вход 26 Фаза коммутатора: подаетс  логическа  единица. : При этом коммутатор-9 подключает на свой выход тот входной сигнал осциллографа, номер которого задаетс  числом на выходе счетчика 12. Одновременно сигнал фаза устанавливает на выходе tIAn 14посто нный логический ноль и переводит блок 6 синхронизации в режим, в котором он подает на вход делител  4 импульсы, частота которых в п. раз меньще частоты данных импульсбв в предыдущих режимах. В этом случае на выходе делител  4 по вл ютс  за врем  одного периода опорного сигнала только К импульсов. Выбранный входной сигнал осциллографа сравниваетс  на входах компаратора 2 с нулевым сигналом, при этом на выходе компаратора по вл ютс  им-, пульсы. Причем, так как в режиме анализа фаз сигналов все входные сигналы И опорный сигнал должны иметь одинаковые периоды повторени , то в течение длительности, периода опорного сигнала на выходе компаратора 2 имеет место только один перепад из 1 в О. При равенстве фаз выбранного входного и опорного сигнала этот перепад имеет место в середине длительности периода опорно -о сигнала При несовпадении фаз перепад возни- - кает до или после середины периода опорного сигнала, -чем больше разница фаз, тем больше от середины возникает перепад сигн.ала на выходе компаратора 2. В этсм режиме за врем  длительности периода опорного сигнала на выходе счетчика 11 образуетс  лишь один возрастающий сигнал , поэтому в-момент в.озникновени  перепада на выходе компаратора 2 в блок пам ти 15 записываетс  одно число, величина которого пропорциональна длительности времени, прошедшего от начала перепада опорного. сигнала до момента наступлени  перепада на выходе компаратора 2. При подключении к следующему входному сигналу осциллографа в следующую  чейку пам ти записываетс  новое число, характеризующее фазу данного входного сигнала, относительно опорного сигнала. При индикации записанной в блоке пам ти 15 информации на экране видны п свет щихс  столбов, каждой столб при этом характеризует фазу одного из выходных сигналов. Причем при равенстве фаз всех входных и опорного сигналов столбы все одинаковые и занимаютпо высоте половину экрана. Если фазы отрицательные , то столбы располагаютс  по высоте ниже середины экрана, если фазы положительные, то - выше середины экрана. При сдвиге фаз +180 столбы занимают весь экран по высоте. Таким .образом, по сравнению с прототипом предлагаемый осциллограф имеет значительно упрощенный матричный экран и обеспечивает возможность осциллографировани  не только форы , но и уровней всех входных сигналов и сдвиг фаз входнйх сигналов относительно опорного сигн .ла.

„

Ш

TffKm

20

J9

I

21

I

Claims (1)

1. МАТРИЧНЫЙ ОСЦИЛЛОГРАФ,содержащий первый компаратор, выход которого соединен с первым входом триггера, последовательно соединенные первый счетчик, цифро-аналоговый преобразователь и второй компаратор, выход второго счетчика соединен с входом первого одновибратора, выход которого соединен со вторым входом триггера, блок синхронизации, входы первого компаратора являются первым и вторым входами осциллографа соответственно, вертикальные шины матричной панели которого соединены с выходами дешифратора, вход которого соединен с выходом второго счётчика, второй одновибратор, вход которого соединен с выходом первого счетчика, соединенным с входом второго счетчика, и детекторы, отличающийся тем, что, с целью упрощения осциллографа и расширения' области применения эа счет обеспечения возможности осциллографирования уровней входных сигналов и их фазовых соотношений, в него введены последовательно соединенные измеритель периода входного сигнала и'делитель частоты, два коммутатора,· регистр, блок памяти и третий компаратор, выход которого соединен с информационным входом регистра, тактовый вход которого соединен с выходом второго коммутатора, первый вход которого соединен с выходом делителя частоты, а второй вход с первым выходом блока синхронизации, второй выход которого соединён с первым входом измерителя периода входного ригнала, а третий выход со вторым входом делителя частоты.

   второй вход измерителя периода входного сигнала соединен с выходом первого компаратора, выход триггера соединен с четвертым входом второго коммутатора и первым входом блока памяти, второй вход которого соединен с выходом.в торого сче тчика, третий вход - с выходом первого счётчика, четвертый вход - с выходом второго компаратора, выход блока памяти со- 2 единен с первым входом третьего' компаратора, второй вход которого соединен с выходом первого счетчика,.

   выход первого коммутатора соединен со вторым входом второго компаратора, выход второго счетчика соединен с первым входом первого коммутатора, второй и третий входа которого являются третьим и четвертым входами осциллографа соответственно, четвертый вход первого коммутатора соединен со вторым входом цифро-аналогового преобразователя и входом блока синхронизации и является пятым входом осциллографа, входа одной группы первого коммутатора соединены с выходами детекторов, входа которых и входа другой группы первого коммутатора являются входами группы осциллографа.