SU1015395A1 - Широтно-импульсное множительное устройство - Google Patents

Широтно-импульсное множительное устройство Download PDF

Info

Publication number
SU1015395A1
SU1015395A1 SU813373615A SU3373615A SU1015395A1 SU 1015395 A1 SU1015395 A1 SU 1015395A1 SU 813373615 A SU813373615 A SU 813373615A SU 3373615 A SU3373615 A SU 3373615A SU 1015395 A1 SU1015395 A1 SU 1015395A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
resistor
comparator
additional
Prior art date
Application number
SU813373615A
Other languages
English (en)
Inventor
Анатолий Семенович Давыдов
Владимир Ульянович Кизилов
Игорь Эммануилович Рассказов
Игорь Исаакович Смилянский
Original Assignee
Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина filed Critical Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority to SU813373615A priority Critical patent/SU1015395A1/ru
Application granted granted Critical
Publication of SU1015395A1 publication Critical patent/SU1015395A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

ШИРОТНОиИМПУЛЬСНОЕ М НОЖИТЕЛЬНОЕ УСТрОЙСТВО.содержа. шее первь1й сщ ера1ШОШ{ЫЙ усилЕГгепь, к швверти руклцему входу которого подклк чен первый вывод переого « сштабного реэнстрра, второй вывод котфого  вл етс  первым snofffiM устройстьа, к инвертирующему Екоду первого операционного уснпитёп  подкдаочекьт. псфвый вьгаод второго масштайюго резистора и перва  обкладке тштегрирукацего ковденсатора, втора  обкладка котс хзгосое внена с выходом первого oii(ai№oiiHprp усилител , a через третий масштаб1 ый региистор Д ключена к нёинвертврукхп 1«у входу второго оаёрашкшного усвпит), между неи внвертйрующим входом и выходом котсч)ого подключен четвертый масштабный , выход второго операшкжного усил кел  соединен с вторым вЬтодом втор го масштабного ре зистора, компаратор, первый вход через, п талй масштабный резистор подключу к выходу пертого уситаггел  и к первсму аьтоду шестеро масшта ого резибтора , первый вьгаод седьмого масштабногю резистсфа  вл етс  вторым входом устройства , о т л и ч a ю ж е е с   темг что, с целью повышени  точности, в. него введены допогшвтелы1ый компаратор, триггер и восьмой масштабный резистсф, причем к пертому входу дополнительного комnapffFC a подключены второй вывод Шесто-Г го масштабного резистора и первый вывод восьм вх масштабного резистора второй вывод которого соединен с первым Ег тодам седьмого маавта ого резистора, второй вывод которого подключи к ВТОрок ;: в ходу ксшпаратсфа, второй вход дополШЕтельного коьшаратора подключен к шиие нулевого потенциала, выходы компаратора в дополнительного компараторе Соединены с соответствующими входами триггера, выходы котсфаго  1зл ютс  вы-; СЛ ходами устройства, неЕквертирук пнй входг со о оп|фационного усилител  ti вивер-, л руюший вход второго операционного ycE-f лэтел  соединены с шиной нулевого потен-; ел 1Шала..

Description

Изобретение относитс  к электрическим вычислительным устройствам с широтно-импульсным преобразованием сигнала и может быть использовано в аналоговьгх вычислительных машинах. Известно множительное устройство, содержашее широтно-импупьсные модул торы ключи и фильтры 11. Данное устройство характеризуетс  низ кой точностью работы.. Наиболее близким к преддагаемому по технической сущности  вл етс  шв5)отно- импульсное множительное устройство, содержащее операдионные усилители, интегркруюпшй конденсатор, компараторы и мас штабные резисторы . Недостатком известного устройства  вл етс  сравнительно мала  точность работы . 11ель изобретени  - повышение точностиУказеата  цель достигаетс  тем, что в ш ротно-ш щульсное мнонштельное устро ство, содержащее первый операшюнньгй ус литель, к ЕМвертирующему вкоау которого подключен первйй вывод первого масштаб- ного резистора, второй вывод которого  вл етс  первым входом устройства, к инвертирующему входу первого операционного усилител  подключены первый вывод второго масштабного резистора и перва  обкладка интегрирующего конденсатора, втора  обкладка которого соединена с выходом первого операционного усилител , а через третий масштабный резистор подключена к нешгеертирующему входу второго операционного усилител , между неШ1вертирукшшм входом и выходом которого подключен четвертый масштабный резистор , выход второго операционного усилител  соединен с вторым выводом второго масштабного резистора, компаратор, первый вход которого через п тый мае штабный резистор подключен к выходу первого операционного усилител  и,к первому выводу шестого масштабного резистора , первый вывод седьмого масштабного резистора  вл етс  вторым входом устрой ства, введены допогапггельйый компаратор триггер и восьмой масштабный резистор, причем к первому входу допогапггельного компаратора подключены второй вывод шестого масштабного резистора и первый вывод восьмого масштабного резистора, второй вьюод которого соединен с первым выводом седьмого масштабного резистора, второй вывоа которого поаключен к второму входу компаратора, второй вход дополнртел ного компаратора подключен к шнне нулевого потенциала, выходы компаратора и дополнительного компаратора- соедйне/libi с соотеетствукштами входами триггера, выходы которого  вл ютс  вы ходами ; устройства,, неинвертируюишй вход первого операционного усилител  и инвертирую-, ищи вход второго операционного усилител  соединены с шиной нулевого потенциала. На фиг. 1 изображена функцвсшальна  схема предлагаемого устройства; на фиг. 2 временные диаграммы. Устройство содержит первый и второй операционные усилители 1 к 2, интегрирующий конденсатор 3, первый, второй, третий, четвертый, п тый, шестой, седьмой и восьмой масштабные резисторы 4 - 11 соответственно, компаратор 12, дополнительный компаратор 13, триггер 14, шину 15нулевого потенциала,,первый и второй входы 16 и 17 и выходы 18 и 19 устройства. Широтно-импульсное множительное устройство работает следующим образом. Сигнал-сомножитель, действующий на первом входе 16, вызывает изменевдсе скорости нарастани  и спада на выходе первого операционного усилител  1;. (фиг. 2d). Сигнал-Сомножитель, действуюший на втором входе 17, измен ет пороги компараторов 12и 13 .Таккаквыхоаноенапр жение первого операционного усилител  1, образующего с шггегрируюнгам конденсатором 3 интегратор, подано на входы компараторов 12 и 13, кокшаратор 12переключаетс  при переходе напр жени  на выходе первого операционного усилител  1 через пороговой уровень, опрецеп &лый положительным значением сигнала с второго входа 17 (фиг. 2в), а дополнительный компаратор 13 переключаетс  при перекоде ншф жени  первого операционного усшштеп  1 через пороговый уровень, определ емый отрицательным значением сигнала с второго входа 17 (фиг. 2i). Передним фронтом положительного импульса с выхода компаратора 12 триггер 14 устанавливаетс  в cocTOsnrae, соответствующее логической 1;на пр мом выходе триггера 14 (фиг. 2Э). а передним фонтом положительного импульса с выхоца,-дополнительного компаратора 13триггер 14 возвращаетс  в со-, сто ние, соответствующее логическому 0 (фиг. 2а). Интервалы времени между моментами переключени  триггера 14 (фиг. 2д) можно определшъ из услови  равенства напр жен   на выходе первого операционного усилител  1 пороговым уровн м компара
fff

Claims (1)

  1. ( 57) ШИРОТНО-ИМПУЛЬСНОЕ
    М НОЖИТЕЛЬНОЕ УСТРОЙСТВО,содержашее первый спрерационный усилитель, к инвертирующему входу которого подключен первый вывод первого масштабного резистора, второй вывод которого является первым входом устройства, к инвертирующему входу первого операционного усилителя подключены первый вывод второго масштабного резисторе и первая обкладка интегрирукнпего конденсатора, вторая обкладка которого соединена с выходом первого операционного усилителя, а через третий масштабный резистор подключена к неинвертирукщему входу второго операционного усилителя, между неиивнвертйрующим входом и выходом которого подключен^четвертый масштабный резистор, выход второго операционного усилителя соединен с вторым выводом второго масштабного резистора, компаратор, Первый вход которого через/ пятый масштабный резистор подключей к выходу ( первого операциднного усилителя и к первому выводу шестого масштабного резистора, первый вывод седьмого масштабного резистора является вторым входом уст-‘ ройства, о т л и ч а ю ш е е с я тем, что, с целью повышения точности, в него введены дополнительный компаратор, триггер и восьмой масштабный резистор, причем к первому входу дополнительного компаратора подключены второй вывод шесто-/ го масштабного резистора и первый вывод восьмого масштабного резистора, второй вывод которого соединен с первым выводом седьмого масштабного резистора, второй ВЫВОД которого ПОДКЛЮЧИ! к второму s входу компаратора, второй вход дополшггельного компаратора подключен к шине нулевого потенциала, выходы компаратора и дополнительного компаратора соединены с соответствующими входами триггера, выходы которого являются вы-< ходами устройства, неинвертирукжций вход первого операционного усилителя И инвертирующий вход второго операционного уси-* лигеля соединены с шиной нулевого потен·? пиала. ·,
SU813373615A 1981-12-29 1981-12-29 Широтно-импульсное множительное устройство SU1015395A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813373615A SU1015395A1 (ru) 1981-12-29 1981-12-29 Широтно-импульсное множительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813373615A SU1015395A1 (ru) 1981-12-29 1981-12-29 Широтно-импульсное множительное устройство

Publications (1)

Publication Number Publication Date
SU1015395A1 true SU1015395A1 (ru) 1983-04-30

Family

ID=20989405

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813373615A SU1015395A1 (ru) 1981-12-29 1981-12-29 Широтно-импульсное множительное устройство

Country Status (1)

Country Link
SU (1) SU1015395A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское сэидетедпьство CCCIP ;№ 557379. кп.С, 060,7/16,1975. 2 Авторское свидетельство. СССР J 402886, BJUG, O6G,, 7/16, 1973 (прототип), *

Similar Documents

Publication Publication Date Title
HU203008B (en) Method for transforming electrical signal into proportional frequency signal and circuit arrangement for carrying out thereof
SU1015395A1 (ru) Широтно-импульсное множительное устройство
KR860006903A (ko) 디지탈 비데오 신호 피킹회로
SU721828A1 (ru) Множительно-делительное устройство
SU1182542A1 (ru) Элемент с управл емой проводимостью
SU1689860A1 (ru) Нереверсивный счетчик электрической энергии
SU1120362A1 (ru) Врем -импульсное устройство дл возведени в дробную степень
SU721829A1 (ru) Вычислительное устройство
SU1192140A1 (ru) Функциональный преобразователь напр жени в частоту
RU2060586C1 (ru) Преобразователь напряжения в интервал времени
SU1698826A1 (ru) Преобразователь отклонени сопротивлени в код
SU1374253A2 (ru) Устройство дл умножени напр жений
RU2075755C1 (ru) Электронный счетчик активной энергии
SU1267441A2 (ru) Устройство дл интегрировани сигнала
SU1242991A1 (ru) Устройство дл перемножени электрических сигналов
SU712951A1 (ru) Преобразователь ток-частота
SU1525619A1 (ru) Преобразователь параметров емкостных датчиков во временной интервал и напр жение
SU1231517A1 (ru) Устройство дл вычислени функции @
SU987811A2 (ru) Преобразователь аналогового сигнала во временной интервал
SU1582139A1 (ru) Устройство дл измерени напр жений
SU1364999A1 (ru) Устройство дл измерени параметров R @ С @ двухполюсников,вход щих в состав трехполюсной замкнутой электрической цепи
SU739557A1 (ru) Устройство дл возведени в степень
SU1260977A1 (ru) Интегратор со сбросом
SU1037278A1 (ru) Устройство дл делени аналоговых сигналов
SU1679506A2 (ru) Элемент с управл емым сопротивлением