SU1004981A2 - Device for determination of parameters of automatic control system dynamic links - Google Patents

Device for determination of parameters of automatic control system dynamic links Download PDF

Info

Publication number
SU1004981A2
SU1004981A2 SU813321327A SU3321327A SU1004981A2 SU 1004981 A2 SU1004981 A2 SU 1004981A2 SU 813321327 A SU813321327 A SU 813321327A SU 3321327 A SU3321327 A SU 3321327A SU 1004981 A2 SU1004981 A2 SU 1004981A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
parameters
digital
control
Prior art date
Application number
SU813321327A
Other languages
Russian (ru)
Inventor
Сергей Павлович Орлов
Original Assignee
Куйбышевский ордена Трудового Красного Знамени политехнический институт им.В.В.Куйбышева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Куйбышевский ордена Трудового Красного Знамени политехнический институт им.В.В.Куйбышева filed Critical Куйбышевский ордена Трудового Красного Знамени политехнический институт им.В.В.Куйбышева
Priority to SU813321327A priority Critical patent/SU1004981A2/en
Application granted granted Critical
Publication of SU1004981A2 publication Critical patent/SU1004981A2/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Изобретение относитс  к измерительной технике и может быть использовано дл  идентификации звеньев систем автоматического регулировани .The invention relates to a measurement technique and can be used to identify links of automatic control systems.

, По основному авт. св. № 499557 известно устройство, содержащее источник входного сигнала, св занный с входами динамического звена и преобразовател  входного сигнала, соединенные последовательно первый блок вычитани , первый ключ и первый интегратор, включенные последовательно второй ключ и второй интегратор, третий ключ и блок управлени , соответствующие выходы которого соединены с управл ющими входами источника входного сигнала и ключей, второй блок вычитани  включен между выходом первого интегратора и входом второго ключа, третий блок вычитани  - между выходом второго интегратора и входом третьего ключа, три цифровых делител  напр жени , причем вход первого из них св зан с выходом преобразовател  входного сигнала, а выход - с вычитающим входом первого блока вычитани , входы второго и третьего цифровых делителей напр жени  соединены с выходом , According to the main author. St. No. 499557, a device comprising an input source associated with the inputs of a dynamic link and an input converter, connected in series a first subtraction unit, a first key and a first integrator, a second key in series and a second integrator, a third key and a control unit, the corresponding outputs of which are connected to the control inputs of the input source and keys, the second subtraction unit is connected between the output of the first integrator and the input of the second key, the third subtraction unit is between the output of the second integrator and the input of the third key, three digital voltage dividers, the input of the first of them is connected to the output of the input signal converter, and the output to the subtractive input of the first subtraction unit, the inputs of the second and third digital voltage dividers are connected to the output

преобразовател  выходного сигнала, а их входы - соответственно с вычитающими входами второго и третьего блоков вычитани , блок управл ющих импульсов, коммутатор и три реверсивных счетчика, входы которых подключены к соответствующим выходам коммутатора , а выходы соединены с управл ющими входами цифровых делителей the output converter, and their inputs, respectively, with the subtractive inputs of the second and third subtraction units, the control pulse block, the switch and three reversible counters, whose inputs are connected to the corresponding outputs of the switch, and the outputs are connected to the control inputs of digital dividers

10 напр жени , входы блока управл ющих импульсов св заны со вторыми выходами всех ключей, а его выходы - с одним входом коммутатора, с другим входом которогосоединен выход бло15 ка управлени  fl.The 10 voltages, the inputs of the control pulse unit are connected with the second outputs of all keys, and its outputs with one input of the switch, with another input connected to the output of the control unit fl.

Однако в известном устройстве статический коэффициент передачи звена определ етс  в одной точке ха20 рактеристики, т.е. при одном фиксиро . ванном значении входного сигнала, и в результате при идентификации звеньев с нелинейной статической характеристикой возникает значительна  погрешность в определении всех парамет25 ров .However, in the known device, the static transmission coefficient of the link is determined at one point of the characteristic, i.e. with one fixed. The value of the input signal and, as a result, when identifying links with a nonlinear static characteristic, there is a significant error in the determination of all parameters.

Цель изобретени  - повышение точности устройства.The purpose of the invention is to improve the accuracy of the device.

Цель достигаетс  тем, что в устройство дл  определени  параметров The goal is achieved by the fact that in the device for determining parameters

30 динамических звеньев систем автоматического регулировани  дополнительно ввалены последовательно соединенные аналогоцифровой преобразователь, блок пам ти, элемент ИЛИ, выход кот рого подключен 1{ управл ющему входу первого цифрового делител  напр жени , а второй вход - к выходу перво зеверсизкого счетчика и к атерому входу блока пам ти, третий вход которого соединен с третьим выходом блока управлени  и с установочным входом первого реверсивного счетчика , причем вход аналогоцифрового преобразовател  подключен к выходу преобразовател  входного сигнала. На чертеже приведена функциональ на  схема предложенного устройства. Устройство включает источник 1 входного сигнала, динамическое звено 2, преобразователь 3 входного си нала, преобразователь 4 выходного сигнала, первый цифровой делитель 5 напр жени , второй цифровой делитель 6 напр жени , третий делитель напр жени , первый блок 8 вычитани  второй блок 9 вычитани , первый клю 10, второй ключ 11, первый интегратор 12, второй интегратор 13, блок управл ющих импульсов, третий блок 15 вычитани , третий ключ 16, комму татор 17, первый реверсивный счетчик 18, второй реверсивный счетчик 1 третий реверсивный счетчик 2d, аналогоцифровой преобразователь 21, блок 22 пам ти, элемент ИЛИ 23, бло 24 управлени , . Устройство работает следующим об разом. Динамическое звено 2 описываетс  дифференциальным уравнением второго пор дка + - у k(K}x, Где X и у. - входной и выходной сигналы динамического эвен а , а - посто нные параметры, подлежшдие определению; k(x) - нелинейна  статическа  характеристика динамического звена. Преобразователи 3 и 4 входного и выходного сигналов преобразуют си налы X и у в напр жени  , . X. , W бьгц i где m и m,j - коэффициенты преобразовани « В первом .такте производитс  кусочно-линейНа  аппроксимаци  нелинейкой характеристики k(x). Дл  это го блок 24 управлени  вырабатывает сигнал, запускаюсций источник 1 вход ного сигнала, а также с помощью ключа 10 переключает выход блока 8 вычитани  на вход блока 14 управл ющих импульсов. Источник 1 входного сигнала вырабатывает сигнал X, например, ступен.чатой формы с такимиинтервалами, что переходный процесс в звене 2 успевает закончитьс . Бло-к 14 усиливает сигнал рассогласовани  и в зависимости от его знац а выдает импульсы по одному из выходов , которые в первом такте через коммутатор 17 подключены к управл нвдим входам реверсивного счетчика 18. Счетчик 18 управл ет коэффициентом передачи цифрового делител  5 напр жени , В результате во врем  посто нства сигнала х- выполн етс  равенство UBb,x(t.) К,,-(х.) 1 , 2 , , . . 1 , .врем  достижени  установившегос  значени  выходным сигналом при х х. const; ( 1 - количество точек аппроксимации J К .(х.) - коэффициент передачи цифрового делител  5 напр жени  в момент времени t-- , определ емый выражением С, N,. где С. - посто нный коэффициент; ,-. - цифровой код в реверсивном счетчике 18 в момент времени . в момент времени ц цифровой код в счетчике 18 пропорционален-значению нелинейной статической характеристики звена 2 при х х И . т Одновременно аналогоцифровой преобразователь 21 преобразует, сигнал х в цифровой код, который поступает на адресный вход блока 22 пам ти, В это же врем  сигнал от блока 24 управлени , разрешает запись по данному адресу в блок 22 содержимого счетчика 18 Таким образом, после первого такта в блоке 22 пам ти по соответствующим значени м х адресам записан массив значений k(), аппроксимирующих нелинейную статическую характеристику динамического звена 2, Во втором такте блок 24 управлени  переводит блок 22 пам ти в режим считывани  и по установочному входу сбрасыв.ает реверсивный счетчик 18 импульсов в нулевое состо ние. Одновременно вырабатываетс  входной сигнал, выход блока .8 через ключ 10 подключаетс  к выходу интегратора 12, а выход блока 9 через ключ 11 соедин етс  с выходом блока 14 управл ющих импульсов, выхода которого переключаютс  на входы реверсивного счетчика 15 через кои№ татор 17.The 30 dynamic links of the automatic control systems are additionally connected in series with an analog-digital converter, a memory unit, an OR element, the output of which is connected to the 1 {control input of the first digital voltage divider, and the second input - to the output of the first-time counter and the ather input of the memory unit ti, the third input of which is connected to the third output of the control unit and to the installation input of the first reversible counter, the input of the analog-digital converter being connected to the output of the conversion tel input. The drawing shows the functional scheme of the proposed device. The device includes an input signal source 1, a dynamic link 2, an input signal converter 3, an output signal converter 4, a first digital voltage divider 5, a second digital voltage divider 6, a third voltage divider, a first subtraction unit 8, a second subtraction unit 9, the first key 10, the second key 11, the first integrator 12, the second integrator 13, the control pulse unit, the third subtraction unit 15, the third key 16, the commutator 17, the first reversible counter 18, the second reversible counter 1 the third reversing counter 2d, analog The digital converter 21, a memory unit 22, an OR gate 23, the control 24 blo,. The device works as follows. Dynamic Link 2 is described by a second-order differential equation + - y k (K} x, Where X and Y are the input and output signals of the dynamic evolution, a are constant parameters to be determined; k (x) is the nonlinear static characteristic of the dynamic The converters 3 and 4 of the input and output signals convert the X and y signals to voltages, X., W, where i and m, j are the conversion coefficients "In the first .cut, a piecewise linear approximation is made of nonlinear characteristic k ( x). For this, control block 24 generates a signal. The source of input signal 1, as well as using key 10, switches the output of subtraction unit 8 to input of control impulse unit 14. Input source 1 produces a signal X, for example, steps with such intervals that the transient in the link 2 has time to finish. Bloc 14 amplifies the error signal and, depending on its sign, sends pulses to one of the outputs, which in the first clock cycle through switch 17 are connected to control inputs of a reversible counter 18. Counter 18 controls the coefficient m transmit digital divider 5 voltage, As a result, during post nstva signal x is performed equality UBb, x (t.) K ,, - (. x) 1, 2,. . 1, the time to reach a steady state output at x x. const; (1 is the number of approximation points J K.. (X.) Is the transfer coefficient of the digital divider 5 voltage at time t-- defined by the expression C, N ,. where C. is a constant coefficient;, -. Is a digital code in the reversible counter 18 at the moment of time. At the moment of time c, the digital code in counter 18 is proportional to the value of the nonlinear static characteristic of link 2 for x x I. At the same time, analog-digital converter 21 converts the signal x to a digital code that is fed to the address input of block 22 memory, at the same time the signal from the control unit 24 events, allows writing to the block 22 of the contents of the counter 18 at a given address. Thus, after the first clock cycle in the memory block 22, an array of k () values is written to the corresponding address values that approximate the nonlinear static characteristic of the dynamic link 2, In the second clock cycle, block 24 The control unit transfers the memory unit 22 to the read mode and, via the installation input, resets the reversible counter 18 pulses to the zero state. At the same time, the input signal is generated, the output of the block .8 is connected via the switch 10 to the output of the integrator 12, and the output of the block 9 via the switch 11 is connected to the output of the control pulse block 14, the outputs of which are switched to the inputs of the reversible counter 15 via the coupler 17.

При этом форма входного сигнала х можетбыть произвольной с условием, что через врем  t ty, выходной сигнал у примет установившеес  значение При изменении входного сигнала х аналогоцифровой преобразователь 21 Вьфабатывает адресные коды, по которымиз блока 22-пам ти считываютс  коды, соответствующие k(x), которые через логическую схему ИЛИ 23 поступают в цифровой делитель 5 напр жени .At the same time, the input signal x can be arbitrary with the condition that after time t ty, the output signal y will take a steady state. When the input signal changes, x analog-to-digital converter 21 Vfabatyat address codes that are used to read the codes corresponding to k (x) which, through the OR circuit 23, enters the digital divider 5 voltage.

Таким образом, моделируетс  нелинейна  характеристика k(x) динамическо о эвена 2, интегратор 12 интегрирует разность сигналов (x)x , а его выходное напр жени  равно , -tThus, the nonlinear characteristic k (x) is dynamically simulated for Even 2, the integrator 12 integrates the difference of signals (x) x, and its output voltage is, -t

U;,(t) « ( U;, (t) "(

Через врем  t 7/. ty, производна  у Ори при у(о)у (о) О . имеемThrough time t 7 /. ty, derivative of Ory with y (o) y (o) O. we have

,).,)

Ь.)B.)

Цепь управлени  коэффициентом передачи Kj цифрового делител  6 напр жени  отрабатывает равенствоThe control circuit of the transmission coefficient Kj of the digital voltage divider 6 fulfills the equality

1(и) .)1 (and).)

из (1) следуетfrom (1) follows

а Na,and Na,

где Сд - посто нный коэффициент; M,j - код в счетчике 19 Jwhere Cd is a constant coefficient; M, j - code in the counter 19 J

Т - прсто нна  времени интегратора 12.T is located at the time of the integrator 12.

В третьем такте блок 24 управлени  переключает выход блока 9 через ключ 11 на вход интегратора 13, а выход блока 15 через ключ 16 соедин етс  с входом блока 14, выход коTopioro коммутируетс  на вход реверсивного счетчика 20 через коммутатор 17. Реверсивный счетчик 19 находитс  в режиме хранени  кода, реверсивный счетчик 18 находитс  в нулевом состо нии, а дифровьвл делителем Б напр жени  управл ет блок 22 пам ти.In the third cycle, control block 24 switches the output of block 9 through key 11 to input of integrator 13, and output of block 15 through key 16 is connected to input of block 14, the output of Copioro is switched to input of reversible counter 20 via switch 17. Reverse counter 19 is in mode the storage code, the reversible counter 18 is in the zero state, and the differential voltage divider B is controlled by the memory unit 22.

Управление коэффициентом передачи К з цифрового делител  7 напр жеНИН происходит до выполнени  равенства .The control of the coefficient K 3 of the digital divider 7 for example, occurs until equality is reached.

SIJ«.,K)SIJ "., K)

))

где ( - выходное напр жение интегратора 13.where (is the output voltage of the integrator 13.

Следовательно,Consequently,

о- Ъ где С, - посто нный коэффициент;o-b where C, is a constant coefficient;

Т - посто нна .времени интегратора 13; - код в счетчике 20,T is the time constant of integrator 13; - the code in the counter 20,

N,N,

Таким образом, после трех тактов параметры Зр и а линей-ной части передаточной функции динамического звена 2 определ ютс  цифровыми кодами N и N в соответствующих реверсивных счетчиках. Параметры аппроксимации нелинейной статической характеристики определ ютс  цифровыми кодами (i , ... t) в блоке 22 пампти.Thus, after three cycles, the parameters Zp and a of the linear part of the transfer function of the dynamic link 2 are determined by the digital codes N and N in the respective reversible counters. The approximation parameters of the nonlinear static characteristic are determined by the numeric codes (i, ... t) in the Pampti block 22.

Таким образом, предложенное устройство позвол ет учесть нелинейнрсть статической характеристики динамического звена и за счет этого повысить точность определени  всех его параметров.Thus, the proposed device makes it possible to take into account the nonlinear static characteristic of the dynamic link and thereby increase the accuracy of determining all its parameters.

Ф.ормула изобретени F. formula

Устройство дл  определени  параметров динамических звеньев систем автоматического регулировани  по авт. св. № 499557, отличающеес  тем, что, с целью повышени  точности, оно содержит последовательно соединенные ангшогоцифровой преобразователь, блок пам ти, элемент ИЛИ, выход которого подключен к управл ющему входу первого цифрри вого делител  напр жени , а второй вход - к выходу первого реверсивного счетчика и к второе входу блокаA device for determining the parameters of the dynamic links of automatic control systems by aut. St. No. 499557, characterized in that, in order to increase accuracy, it contains a serially connected angular digital converter, a memory block, an OR element whose output is connected to the control input of the first digital voltage divider, and the second input to the output of the first reversible counter and to the second block input

пам ти, третий вход которого соединен с третьим выходом блока управлени  и с установочным входом первого реверсивного счетчика, причем вход аналогоцифрового преобразовател memory, the third input of which is connected to the third output of the control unit and to the installation input of the first reversible counter, the input of the analog-digital converter

подключен к выходу преобразовател  входного сигнала.connected to the output of the input converter.

Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССРSources of information taken into account in the examination 1. USSR author's certificate

499557, кл. G 05 В 23/02, 1976 (прототип). 499557, cl. G 05 23/02, 1976 (prototype).

Claims (1)

Формула изобретенияClaim Устройство для определения параметров динамических звеньев систем автоматического регулирования по авт. св. № 499557, отличающееся тем, что, с целью повышения точности, оно содержит последовательно соединенные аналогоцифровой преобразователь, блок памяти, эле40 мент ИЛИ, выход которого подключен к управляющему входу первого цифро^ вого делителя напряжения, а второй вход - к выходу первого реверсивного счетчика и к второму входу блока 45 памяти, третий вход которого соединен с третьим выходом блока управления и с установочным входом первого реверсивного счетчика, причем вход аналогоцифрового преобразователя 5Q подключен к выходу преобразователя входного сигнала.A device for determining the parameters of the dynamic links of automatic control systems according to ed. St. No. 499557, characterized in that, in order to increase accuracy, it contains a series-connected analog-to-digital converter, a memory unit, an OR element 40, the output of which is connected to the control input of the first digital voltage divider, and the second input to the output of the first reversible counter and to the second input of the memory unit 45, the third input of which is connected to the third output of the control unit and to the installation input of the first reversible counter, and the input of the analog-digital converter 5Q is connected to the output of the input Nogo signal.
SU813321327A 1981-07-24 1981-07-24 Device for determination of parameters of automatic control system dynamic links SU1004981A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813321327A SU1004981A2 (en) 1981-07-24 1981-07-24 Device for determination of parameters of automatic control system dynamic links

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813321327A SU1004981A2 (en) 1981-07-24 1981-07-24 Device for determination of parameters of automatic control system dynamic links

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU499557 Addition

Publications (1)

Publication Number Publication Date
SU1004981A2 true SU1004981A2 (en) 1983-03-15

Family

ID=20970565

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813321327A SU1004981A2 (en) 1981-07-24 1981-07-24 Device for determination of parameters of automatic control system dynamic links

Country Status (1)

Country Link
SU (1) SU1004981A2 (en)

Similar Documents

Publication Publication Date Title
SU1004981A2 (en) Device for determination of parameters of automatic control system dynamic links
SU1051696A1 (en) Device for determining moments of extremum occurance
SU858207A1 (en) Reversible analogue-digital converter
SU911709A2 (en) Device for determining moments of occurence of extremum
SU949662A1 (en) Multiplying-dividing device
RU1824597C (en) Pulse duration meter
SU875345A1 (en) Device for testing dynamic control system
SU1184094A1 (en) Digital parallel-sequential balancing voltmeter
SU1242831A1 (en) Digital accelerometer
SU1424512A1 (en) Device for measuring spectrum breakup of radioactive radiation
SU991317A1 (en) Digital meter of two voltage ratio
SU742811A1 (en) Device for measuring the difference in amplitude of two discrete electric signals
SU902245A1 (en) Device for measuring digital-analogue converter error
SU949807A1 (en) A-d converter
SU888078A1 (en) Parameter monitoring device
SU1672239A1 (en) Multichannel temperature measuring unit
SU847283A1 (en) Analyzer of pulse momentums of automatic control linear systems
SU627587A1 (en) Analogue-digital integrator
SU1002830A1 (en) Device for measuring interference order fractions
SU682845A1 (en) Digital resistance measuring device
SU974570A1 (en) Analogue-digital converter
SU732961A1 (en) Measuring data device
SU1023653A1 (en) Binary code-to-pulse repetition frequency device
SU958857A1 (en) Device for registering values of parameters under check
SU725072A1 (en) Device for determining maximum number from a series of numbers