Недостатком указанных устройств, также вл етс их низкое быстродействие при переходных процессах, что обусловлено наличием значительной посто нной времени в передаточной Функции устройства. Высока точность фильтрации поме хи в широком диапазоне частот обеспечена в устройстве дл фильтрации сигнала от периодических помех, дей ствие которого .основано на принципе скольз щего интегрального усреднени величины фильтруемого сигнала. Наиболее близким к изобретению л етс устройство, содержащее преобразователи фильтруемого сигнала и сигнала частоты помехи, выходы которых соединены соответственно с ос новным и перемещающим входами одномерной итеративной структуры, напри мер сдвигового регистра, и преобразовател состо ни итеративной стру туры (сумматор состо ний итеративной структуры и обратный преобразователь с соответствующей св зью ду ними), суммирующие входы которого (входы сумматора состо ний) соединены с соответствующими поразр дными выходами итеративной структуры , масштабирующий вход (вход обрат ного преобразовател ) св зан с выходом преобразовател сигнала .часTotu помехи, а выход ЯЁл етс вь1ходом устройства 2. I, . Недостатком известного устройства вл етс низкое быстродействие в переходных режимах, св занное с тем что посто нна времени фильтрации такого устройства равна величине периода помехи T(t) и при низких частотах помехи может быть значительной , что будет отрицательно сказыват с на динамических свойствах системы автоматического; управлени , в которой примен етс устройство фильтрации .. . Цель изобретени - повышение быст родействи устройства фильтрации и, следовательно, уменьшение динамической ошибки системы. Указанна цель достигаетс тем, что в устройство дл фильтрации си|- налов от периодических помех, содержащее преобразователи фильтруемого сигнала и сигнала частоты помехи, од номерную итеративную структуру, основной вход которой соединен с выходом пре:образовател фильтруемого сиг нала, а перемещающий вход св зан с выходом преобразовател сигнала частоты помехи, и преобразователь состо ни итеративной структуры, суммирующие входы которого соединены с вы ходами соответствующих чеек итеративной структуры, а масштабирующий ВХОД св зан с выходом преобразовател сигнала частоты помехи, введены блок вычитани , сумматор, два переключател , блок динамической пам ти и блок управлени , причем два входа блока вычитани подключены к выходам соответственно одномерной итеративной структуры и преобразовател фильтруемого сигнала, а выход - к первому входу сумматора, второй вход которого соединен q выходом блока динамической пам ти, а выход - с первым входом первого переключател , вторым входом подключенного к ВЫХОДУ преобразовател состо ни итеративной структуры и к входу второго переключател , выход которого соединен с.параллельными информационными входами блока динамической пам ти, последовательный информационный вход которого соединен с выходом первого переключател , сдвиговый входс выходом преобразовател сигнала частоты помехи и с входом блока управлени , выходы которого соединены с управл ющими входами переключателей, выход первого переключател вл етс выходом устройства. Достижение поставленной цели обеспечиваетс путем определени текущего значени полезной составл ющей фильтруемого сигнала как суммы этой величины, определенной на предыдущем периоде изменени помехи, и приращени текущего значени этой величины за период изменени помехи. При этом введение в устройство блока вычитани с соответствующими св з ми обеспечивает определение .величины приращени текущего значени полезной составл ющей фильтруемого сигнала за период изменени помехи, введени блока динамической пам ти, последовательный информационный вход которого св зан с выходом устройства, а сдвиговый вход - с преобразователем сигнала частоты помехи, обеспечивает скольз щее запоминание текущего значени полезной составл ющей сигнала, получаемого на выходе устройства, на период, равный фактическому периоду изменени помехк, введение блока суммировани с соответствующими св з ми обеспечивает формирование сигнала суммы текущего знамени полезной составл ющей фильтруемого сигнала, измеренного в предыдущий период изменени помехи и получаемого на выходе блока динамической пам ти, и приращени величины полезной составл ющей за период изменени помехи, сигнал которого формируетс на выходе блока вычитани , введение двух управл емых пе реключателей и узла управлени с соответствующими св з ми обеспечивает формирование начального значени сигнала осле запуска устройства. Таким образом, введение в устройство новых блоков и св зей обеспечивает получение на выходе устройства текущего значени полезной составл ющей фильтруемого сигнала непосредственно в момент измерени текущего зна . чени фильтруемого сигнала, а не чере период помехи, как в прототипе, т.е. приводит к повышению быстродействи устррйства фильтрации по сравнению с прототипом и, св занному с этим уменьшению динамкческой ошибки системы, в которой используетс устройство фильт рации. На чертеже приведена блок-схема предложенного устройства дл фильтрации сигнала от периодической помехи Устройство содержит преобразователи 1 и 2 фильтруемого-сигнала и сигнала ч.астоты помехи, одномерную итеративную структуру 3, основной вхо которой св зан с выходом преобразовател 1, сдвиговый вход - с выходом преобразовател 2, а выходы всех чеек структуры соединены с соответствующими суммирующими входами преобразовател t состо ний итеративной стру туры, масштабирующий вход которого св зан с выходом преобразоеател 2 сигнала частоты помехи, блок 5 вычита ни , вход уменьшаемого которого соединен с выходом преобразовател 1 фильтруемого сигнала, а вход вычитаемого - с выходом последней чейки ит ративной структуры 3, сумматор 6, пер вый вход которого св зан с выходом блока 5 вычитани , блок 7 управлени , вход которого соединен с выходом преобразовател 2 сигнала частоты помехи , переключатель 8, основные входы которого соединень соответственно с в выходом сумматора 6 и преобразовател А состо ний итеративной структуры, уп равл ющий вход соединен с одним из вы ходов блока 7 управлени , а выход вл етс выходом устройства, переключатель 9 основной вход которого св зан с выходом преобразовател состо ний итеративной структуры, а управ л ющий вход - с вторым выходом блока 7 управлени , а также блок 10 динамической пам ти, последовательнь Й информационный вход которого св зан с выходом переключател 8, параллельные Информационные входы соединены с выходом переключател 9, сдвиговый-.вход соединен с выходом преобразовател 2 сигнала частоты помехи, а выход св зан со вторым входом сумматора 6. Преобразователь k состо ний итеративной структуры состоит из сумматора состо ний итеративной структуры , выполненного, например, из весовых сопротивлений 11, подключенных к каждой чейке итеративной структуры 3 и соединенных с суммирующим сопро-. тивлением 12, и обратного преобразовател , выполненного, например, в виде блока 13 умножени , Точка соединени сопротивлений 11 и 12 св зана с одним из входов блока 13 умножени , второй вход которого соединен с выхо|Дом преобразовател 2 сигнала частоты помехи (этот вход вл етс масшт.эбирующим входом преобразовател i/, а выход блока 13 вл етс выходом преобразовател . При. работе устройства выходные токовые сигналь всех чеек итеративной структуры-3, соответствующие распределению величины фильтруемого сигнала на интервале, равном периоду помехи , через одинаковые весовые сопротивлени 11 , поступают на суммирующее сопротивление 12, При этом напр жение, снимаемое с сопротивлени 12, пропорционально интегралу за период помехи от величины фильтруемого сигнала. Сигнал соответствующий этой величине, поступает на один вход блока 13 умножени , а на .второй вход последнего посЧупает сигнал с выхода преобразовател 2 сигнала частоты помехи, величина которого обратно пропорциональна периоду помехи. Таким образом, на выходе преобразовател 4 состо ний итеративной структуры формируетс сигнал величина которого соответствует среднему за период помехи интегральному значению фильтруемого сигнала. Одномерна итеративна структура 3 может быть выполнена, например, в виде многоразр дного сдвигового ре- гистра. Блок 7 управлени ,может быть выполнен , например, в виде счетчика, выход которого подключен ко входу формировател управл ющих сигналов, содержащего , например, два триггера. Блок 10 динамической пам ти может быть выполнен, например, аналогично одномерной итеративной структуре. Устройство работает следующим образом . - . Первична информаци фильтруемого сигнала и сигнала частоты периодической помехи с выхода преобразова телей 1 и 2 поступает соответственно на основной и перемещающий входы ите ративной структуры 3, в которой осуществл етс распределение текущих величин фильтруемого сигнала на интервале , равном фактическому периоду помехи T(t), причем сигнал на выходе последней чейки структуры 3 со ответствует величине фильтруемого сигнала в момент времени - T(t). В Преобразователе k состо ни итератив ной структуры в текущий момент времени t осуществл етс суммирование поступающих на его суммирующие входы сигналов состо ни всех чеек структуры 3 и умножение полученной суммы на величину частоты помехи, котора обратно пропорциональна периоду T(t) и сигнал которой поступает на вход масштабировании преобразовател с выхода преобразовател 2, т.е. на вы ходе преобразовател состо ний итеративной структуры формируетс сигнал величины Xo(t), определ емой выражением , . )d-t где T{t) - период помехи, измен ющийс в процессе фильтрации; Bx(t) величина входного фильтру емого сигнала; t - текущий момент времени. В исходном состо нии при включении устройства .на его выход через переключатель 8 подаетс выходной си нал преобразовател состо ний итеративной структуры. Одновременно на вход блока 7 управлени поступает импульсный сигнал с выхода преобразовател 2 сигнала частоты помехи и сче чик, ВХОДЯЩИЙ в состав блока 7, начинает отсчитывать импульсы этого сигна от момента включени устройства. Емкость счетмика подобрана так, что по окончании первого после включени уст РОИСТва периода помехи на выходе его плследнего разр да по рл етс импульс запускающий формирователь управл ющих сигналов, который при этом формирует и выдает на управл ющий вход переключател 9 импульс малой длительности, а по заднему фронту этого импульса формирует потенциальный сигнал, поступающий на управл ющий вход переключател 8. Первый из указанных управл ющих сигналов переводит переключатель 9 в замкнутое состо ние на врем , достаточное дл записи выходного сигнала преобразовател , поступающего при этом на параллельные входы всех чеек блока 10 динамической пам ти, а после записи переводит переключатель 9 в исходное разомкнутое состо ние. Второй управл ющий сигнал переводит, переключатель 8 в состо ние, при котором на выход устройства подаетс выходной сигнал сумматора. На входы сум матора 6 поступают соответственно выходной сигнал блока 5 вычитани и выходной сигнал блока 10 динамической пам ти. В блоке 5 вычитани при этом производитс определение разности меж ДУ текущей величиной фильтруемого сигнала X(t), поступающего на вход уменьшаемого блока 5 с выхода преобразовател 1, и величиной фильтруемого сигнала, задержанного на период по мехи xCt-T(t) и поступающего на вход вычитаемого блока 5 с выхода последней чейки итеративной структуры 3. Выходной сигнал блока 5 вь1читани соответствует , таким образом, величине приращени фильтруемого сигнала aX(t) за период помехи dl(t)X{t) t-T(t). В блоке 10 динамической пам ти осуществл етс запись информации, поступающей на последовательный информационный вход в первую чейку, и последующий сдвиг этой информации в направлении к последней чейке выходным сигналом преобразовател 2 сигнала частоты помехи, поступающим на сдвиговый вход блока 10 динамической пам ти, в результате чего сигнал на выходе последней чейки соответствует входной величине блока 10 динамической пам ти, остаетс неизменным. При этом -выходной сигнал сумматора f вл ющийс выходным сигналом устройства , соответствует величине X(t)«Xo(T) +X{t)(t)J. (3) В дальнейшем (по окончании периода 12) выходной сигнал блока lb соотеегству9100 ет величина Xpft-Т (t)J , а выходна в ли чип d устройс1ва Xo(t)Xott-T(t)3+x{t)-xt.-T(t)J, W т.е. соответствует сумме величины по лезной составл ющей сигнала на прерыдущем периоде помехи и величины приращени текущего значени фильтруемого сигнала за период изменени помехи (последн величина вследствие периодичности поме.хи равна приращению величины полезной составл ющей за тот же период ). Таким образом , выходной сигнал устройства соответствует функции xuidi, , t-Tlt). (Ti), T,.t.T,T2 Xj,i-Ta)X(t)-X t-ntj, T + T2 При этом указанна величина выходного сигнала устанавливаетс непосредственно в текущий момент времени фильтрации входного сигнала, что обе спечивает высокое быстродействие уст ройства. Предложенное устройство может быт использовано дл фильтрации периодических помех в первичных сигналах систем автоматического регулировани , а также дл целей безынерционного .преобразовани информации о параметрах различных технологических процес сов, например при вычислении усредненных параметров потоков непрерывных поточных производств и т.п. Испытани макетов разрабатываемой системы на действующем экскаваторе показывают, что применение этого уст ройства дл фильтрации первичных сигналов системы позвол ет уменьшить врем регулировани на 10-12 с по сравнению с использованием дл этих целей устройства - прототипа, а это обеспечивает снижение динамической ошибки системы регулировани на 2030% . . Формула изобретени Устройство дл фильтрации сигнало от периодических помех, содержащее 10, преобразователи Фильтруемого сигнала и сигнала частоты помехи, одномерную итеративную структуру, основной вход которой соединен с выходом преобразовател фильтруемого сигнала, а перемещающий вход св зан с выходом преобразовател сигнала частоты помехи, и преобразователь состо ни итеративной структуры, суммирующие входы которого соединены с выходами соответствующих чеек итеративной структуры, а масштабирующий вход св зан с выходом преобразовател сигнала частоты помехи, отличающеес тем, что, с целью повышени быстро- . действи устройства, в него дополнительно ввел.ены блок вычитани , сумматор , два переключател , блок динамической пам ти и блок управлени , причем два входа блока вычитани подключены к выходам соответственно одномерной итеративной структуры и .преобразовател фильтруемого.сигнала, а выход - к первому входу сумматора, второй вход которого соединен с выходом блока динамической пам ти, а выход - с первым входом первого переключател , вторым входом подключенного к выходу преобразовател состо ни итеративной структуры и к входу второго переключател , выход которого соединен с параллельными информационными входами блока динамической пам ти , последовательный информационный вход которого соединен с выходом первого переключател , сдвиговый входс выходом преобразовател сигнала частоты помехи и с входом блока управлени , выходы которого соединены с управл ющими входами переключателей, выход первого переключател вл етс выходом устройства. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР N , кл. G 05 В 5701, 1978.