(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ЭКСТРЕМУМОВ ГАРМОНИЧЕСКИХ СИГНАЛОВ(54) DEVICE FOR DETERMINING MOMENTS OF EXTREME HARMONIC SIGNALS
Изобретение относитс к измерител ной технике и может быть использовано в автоматических приборах дл изм рени параметров переменного напр же ни . Известен датчик моментов экстрему ма, содержащий амплитудно-частотный преобразователь, генератор эталонных импульсов, логические элементы ИЛИ и триггеры, реверсивный счетчик, элемен зацержки и жцуший генератор fl . Недостатками известного устройств вл ютс ограниченный амплитудный и частотный диапазон, низка помехоустойчивость . Наиболее близким к предлагаемому изобретению вл етс устройство дл определени моментов экстремумов гармонических сигналов, содержащее формирователь, генератор эталонных импульсов, логические элементы И, триггеры, реверсивный счетчик и ждущий генератор . Недостатком данного устройства вл етс низка точность моментов экстремумов гармонических сигналов при наличии низкочастотных помех или посто нной составл ющей в исследуемом сигнале. Цель изобретени - повышение точности определени моментов экстремумов гармонических сигналов компенсации вли йни . низкочастотны : помех или посто нной составл ющей в исследуемом сигнале. Поставленна цель достигаетс тем, что в устройство дл определени моментов экстремумов гармонических сигналов , содержащее ждущий генератор, генератор эталонных импульсов, выход которого соединен с первыми входами первого и второго элементов И, выход первого элемента И подключен к ному входу первого триггера, выход которого соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого подключен к выходу ВТОРОГО элемента И, а установочный вход соединен с установочным входом первого триггера и-вторь иг входом первого элемента И, црполнигельно введены компарагор, блок определени ошибки, элемент ИЛИ,формирователь уравновешивающего напр жени , Выход которого соединен с первым входом компаратора, с вторым входом которого соединена входна информационна шина устройства, а выход компарато ра соединен с инверсным входом второго элемента И, вторым входом первого эле мента И н первыми входами блока определени ошибки и формировател уравнснвешившощего напр жени , второй вход которого подключен к выходу реверсивного счетчика и входу элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, входом ждущего генератора и вторым входом блока определени ошибок, первый выход которого подключен к третьему входу формировател уравновешиваюшехх) напр сени , кроме того блок определени ошибки содержит четыре элемента И, гене ратор эталонных импульсов, три триггера, реверсивный счетчик, элемент ИЛИ, элемент ИЛИ-НЕ и линию зпдержки, причем инверсные входы первого и второго элементов И подключены к входу ждущего генератора, выход первого элемента И через первый вхоц элемента ИЛИ подключен к суммирующему, вхоцу реверсивного счетчика, выход генератора . эталонных импульсов соединен с первыми входами первого, второго и третьего элементов И, а выход последнего подклю чен к счетному входу перво1ч триггера выход которого соединен с вторым входом элемента ИЛИ, выход компаратора соединен с вторым входом третьего элемента И, установочным входом триггера, первым входо - четвертого элемента И, с задерж:кОй установочным входом второ гх триггера и через линию задержки с установочными входами третьего триггера и реверсивного счетчика, выход которого вл етс первым выходом блока и соединен с третьим входом формировател уравновешивающего напр жени и входом элемента ИЛИ-НЕ, выход которог соединен с вторым входом четвертого элемента И и единичньп«1 входом второго триггера, пр мой выход которогчэ вл ет с вторым выходом блока и соединен с третьим входом формировател уравновешивающего напр жени и вторым входом первого элемента И, а инверсный выход подключен к второму входу второго элеента И, выход которого соединен с вычитающим входом реверсивного счетчика, выход четвертого элемента И с задержой соединен с единичным входом третьео триггера, пр мой выход которого вл :етс третьим выходом блока, кроме того формирователь уравновешивающего напр жени содержит сумматор-вычита тель, накапливающий регистр, цифроаналоговый преобразователь в элемент задержки, причем первый синхронизирующий вход сумматора-вычитател соединен с выходом компаратора и через элемент задержки с первым синхронизирующим входом накапливающего регистра, выход которого соединен с входом цифро-аналогового преобразовател , выход которого подключен к первому входу компаратора , а второй, третий и четвертый входы. сумматора-вычитател соединены соответственно с выходом реверсивного счет чика устройства, первым и вторым выходом блока определени ошибок и выходом накапливающего регистра, второй вход которого подключен к выходу сумматор -выч итател . На фиг, 1 представлена структурна схема устройства дл определени моментов экстремумов гармонических сигналов; на фиг. 2 и фиг, 3 - диаграммы, по сн ющие работу устройства; на фиг, 4 - функциональна схема блока определени ошибок; на фиг. 5 - функциональна схема формировател уравновешивающего напр жени . Устройство (фиг, 1) содержит компаратор 1, генератор 2 эталонных импульсов , элементы И 3 и 4, триггер 5, риверснЁНый счетчик 6, элемевд ИЛИ 7, ждущий гене1ратор 8, блок 9 определени ошибки, формирователь 10 уравновешивающего напр жени . Блок 9 определени ошибки (фиг, 4) содержит генератор 11 эталонных импульсов , счётный триггер 12, элемент ИЛИ 13. элемент ИЛИ-НЕ 14, реверсивный счетчик 15, элемент 16 задержки, триггеры .17 и 18, элементы И 19 - 21 и элемент Ис задержкой 22. Формирователь уравновешивающего напр жени 1О (фиг, 5) содержит сумм&тор-вычитатель 23, накапливающий регистр 24, цифро-аналоговый преобразователь 25, элемент 26 задержки. Кроме того, устройство содержит шину 27 и выходные шины 28 и 29, На диаграммах (фиг, 2 и 3) приведены изменени сигналов устройства во времени где: А - входной информационный сигHanj Б - сигнал на выходе компаратора 1; Ж - сигнал (эквивалент двоичного кода) с выхода реверсивно го счетчика 6 устройства; , 3 - сигнал (эквивалент двоичного кода) пропорциональный ошиб определени экстремума; 3 - сигнал, соответствующий знак определени экстремума; Р - сигнал обратной св зи; К - выходной информационный сиг нал;. М - разрешающий сигнал. Устройство работает следующим образом . Входной гармонический сигнал с низ кочастогной или посто нной составл ющ помехи поступает на вход компаратора на выходе которого формируетс входно {сигнал Б. При положительной разности Hanpsf:жений входного сигнала и сигнала с выхода формировател 10 уравновешивак шего напр жени , поступающего на первый вход компаратора 1, (в исходном соуго атв по сигналу Пуск уровень сигнала Р на выходе формировател 1О уравновешивающего напр жени раСен нулю), на его выходе формируетс уровень сигнала, соответствующий логической единице, а при отрицательной ра ности - уровень логического нул . Таки образом, при не нулевом значении помехи , длительность fei единичного овн выходного сигнала компаратора 1 не равн етс длительности t нулевого уровн выходного сигнала. Сигнал логической единицы на выходе компаратора 1 передним фронтом устанавливает триггеры 5, .12,-17 н 18 и реверсивные счетчики 6 и 15 в исхоА ное состо ние, этом импульсы эталонной частоты с выхода генератора 2 через элемент И 3, на второй вхоц которого подаетс разрешающий сигнал с выхода компаратора 1, поступают на счетный вход триггера 5, с выхода которого они с частотой 2 подаютс на суммирующий вход реверсивного счет чика 6. Число импульсов N, зафиксированное счетчиком 6 за врем -fc , пропорционально половине длительности единичного иь1Ходного сигнала компарато ра 1, т.е. t-j 2. При этом, за времй i элемент И 4 находитс в запертом состо; нии, так как на его инверсный вход поступает запрещающий сигнал с уровнем логической 1 с выхода компаратора 1. При по влении на выходе компаратора ,1 сигнала нулевого уровн элемент И 3 .запираетс , а элемент И4 отпираетс , так как с выхода элемента ИЛИ- на его вход поступает разрещающий уровень логической 1, соответствующий наличию информации на выходе реверсивного счетчика 6, а на инверсном входе присутствует нулевой уровень с выхода компаратора 1. При этом импульсы эталонной частоты с выхода генератора 2 через открытый элемент И 4 поступают на вычитающий вход реверсиыюго счетчика 6 и вычитаютс из числа . Процесс выч гани происходит в два раза быстрее, чем суммирование так как частота импульсов, поступающих на вычитающий вход в два раза выше частоты импульсов, поступающих на суммирующий вход. Когда в процессе вычитани информаци на выходе реверсивного счетчика 6 нулева на выходе элемента ИЛИ 7 единичный уровень сигнала измен етс на нулевой, в результате чего элемент И 4 оказываетс запертым запреща даль- нейщее поступление импульсов на вычитающий вхоц реверсивного счегчика 6 и запуска задним фронтом жцущий генератор 8. Поступление импульса К с выхода ждущего генератора 8 на выход 28 yct ройства, при отсутствии помехи, совпагдает с моментом достижени отрицательным полупериодом экстремального значени . Однако вследствии наличи пом&хи , положение экстремума определ етс с ошибкой. Последовательную коррекцию этой ошибки, т.е. компенсацию помехи на входе компаратора 1, обеспечивают совместно блок 9 определени ошибки и формирователь 10 уравновешивающего напр жени . Блок 9 определени ошибки работает следующим образом.. Единичный уровень сигнала с выхода компаратора 1 поступает на вход элемента И 21, разреша прохождение им- эталонной частоты с выхода г&нератора 11 на счетный вхоц триггера 12, с выхоца которого они с частотой f 2 через элемент 13 поступают на суммирующий вхоц реверсивного счетчика 15. При этом на вход реверсивного счетчика 15, за врем наличи единичного вкшульса на выходе комспаратора 1, поступает число импульсов N-(, пролорцись нальное. половине длительности этого : иктульса т.е. -j 2. Состо ние реверсивного счетчика 15, соответствующее числу импульсов N , со.хран етс от момента по влени нулевого уровн на выходе компаратора 1 до момента изменени единичного уровн сиг нала на нулевой на выхоце элемента ИЛИ или ао момента по влени на выкоде компаратора 1 очередного импульса единичного уровн . При этом в первом случае открываетс элемент И 20, на один из входов KOTOpoiro поступает единичный уровень с инверсного выхода тригг-ера 17, а на инверсный вход - нул вой уровень с выхода элемента ИЛИ 7, и импульсы с генератора эталонной частоты 11 поступшот на вычитающий вход реверсивного счетчика 15. Во втором случае происходит обнуление реверсивно го счетчика 15. . Р1а конец интервала времени Ьд состо ние реверсивного счетчика 15 мо- ( жет быть одним из следующих. При напр жении помехи меньше нул , т.е. при i -tQ состо ние реверсивно го счетчика 15 за врем tg успеет изменитьс до нул , что зарегистрирует логический элемент ИЛИ-НЕ 14 и переключит триггер 17 в состо ние, . когда на его пр мом выходе по свитс единичный уровень сигнала. Сигнал с инверсного выхода тригг&ра 17 запирает элемент И 20, с выхода которого прекра1щают поступать импульсы на вычитающий вход реверсивного счетчшса 15, а единичным сигналом с пр мого выхода триггера 17 открывает с . логический элемент И ,19, на инверсный вход которого подаетс нулевой уровень сигн, ла с выхода элемента ИЛИ 7 При этом с выхода генератора 11 им- пульсы через элементы И 19 и ИЛИ 13 пос гупают на суммирующий вход ре« версивного счетчика 15. Таким о&разом , к концу интервала tg состо кие реверсивного счетчика 15 характеризуетс числом имвульсов пропори 1ХИО1)альным доле ошибки определени момента экстремума,. а состо ние тригч гера 17, на пр мом выходе котророго присутствует единичный уровень сигнала , соответствует оп ёжепшо найденнО) го положени экстремума относительно действительногч). При напр жении помехн больше нул т.е. при -to , состо ние реверсив ого счетчика 15 уменьшаетс до велиины , причем без реверса в напра ении счета в течении интервала -tg Этот код также пропорционален величине ощибки в определении положени экстремума , а состо ние триггера 17, когда на его пр мом выходе присутствует ну левой уровень выходного ситаала, соотетствует отставанию найденного положени -экстремума от действительного. При напр жении помехи, равном нулю или поёле полной компенсации помехи .е. при , состо ние реверсивного счетчика 15 измен етс до нул , причем нулевое состо ние зафиксировано в иомент по влени на выхоае компаратора 1 единичного уровн выходного сигнала. В этот же момент при совпадении импульсов с выхода компаратора 1 и элемента И ЛИ.-НЕ 14 открываетс элемент И 22с задержкой в 21 его выходной импульс переключаеттригг&р 18 в положение когда на его пр мом выходе {формируетс выходные сигнал М ецин.ично|го уровн .. . Едш1ичиь1й уровень выходного М на шине 28 устройства, при наличии выходного импульса К, поступающего с выхода ждущего генератора 8, соответствует истинному положению эксо ремума с заданной точностью. Код NK, определенный при наличии помехи, в знак этого кода поступают соответственно с выхода реверсивного счетчика 15 и триггера 17 на вход формировател уравновешивающего напр жени 10 (фиг. 5) который работает следующим образом. Сигнал 3 с выхода реверсивного счетчика 15, пропорциональный величине ошибки, в определении максимума, сигнал 3 соответствующий знаку этой ошибки и сигнал Ж с выхода реверси&ного счетчика 6 (необходимый дл отработки положительной помехи большой интенсивности , при которой за интервал времени не происходит обнулени реверсивного счетчика 6) поступают на вжод сумматора 23, где суммируютс с и форма1шей , поступающей с вь1хода регистра 24. Передним фронтом стробирующегб импульса с выхода компаратора 1 полу ченна сумма кодов переписываетс в регистр 24. . -/Таким образом осуществл етс накапливание в регистре 24 кода, пропорционального величине помехи. Код с выхода регистра 24 поступает а вход цифро-аналогового преобразовдтел 25, который форкшрует величину уравновешивающего напр жени , соотве1 ствующвго знака, которое поступает на вход компарат :фа, компенсиру напр жеШ1е помехи... Начало формировани информационного импульса -t, в след1Ж 1цём цикле прибп жени осуществл етс с задержкой, сщ} дел емой переходным процессом на Bxoii де компаратора. В случае значительной величины этой задержки цикл приближени должен складыватьс из двух периодов входного сигнала. Новый цикл более точного измерённ момевгга экстремума гармонического сиг нала начинаетс при по5юлени0 на выхоае компаратора 1 сигнала t-,. Предлагаемое устройство аравол ет (И1редел5т моменты экстремумов гармонических сигналов при наличии низкочастотной помехи или посто$шной сеютавл о шей путем непрерывного сложени и ком . пенсации напр же 1и помехи на основе . информации об ошибке в опрепелении истинного положени моменга экстремум Ф о р м у л а и 3 о б р е т е н и 1, Устройство дл определени мо . ментов экстремумов гармонических сигналов, содержащее ждущий генератор , генерат ф эталонных импульсов, выход которого соединен с первыми входами первого и второго элемешюв И, выход первсхго элемента И подключен к счетному входу первого триггера, выгход которого соединен с суммирующим входом реверсивного счетчика, вычитан ший вход которогю соединен с выходом второго элемента И, а установочный вход соединен с установочным входом первого триггера и вторым входом nei вогчэ элемента И о т д и ч а ю щ е ее тем, что, с целью повышени точности определени моментов экстр&мумов , в устройство дополнительно введены компаратор, блок определени ошибки элемент ИЛИ, .фqpмEqpoвaтeль уравновешивающего напр жени , выход которого соединен с первым входом компаратора, с вторым входом которого соединена входна информационна шина устройства, а выход компаратора соец нен с инверсным входом второго эремеита И, вторым первого элемента И и первыми вхоцами б ока опреаелени ошибки и формировател уравновешиваюшего напр жени , второй вход которого подключен к выходу реверсивного .счетчика , и входу элемента ИЛИ, выход которого соедшен с вторым входом второго элемента И, входом ждущего генератора и вторым в юдом блока определени ошибок, первый выхоа которого подключен к третьеыог входу формировател уравновешивающего напр жение 2,Устройство по п. 1, отличающеес тем, что блок определени ошибки содержит четыре этюмента И, генерагор эталонных импульсов, три триг-. ге-ра, реверсивный счетчик, элемент ИЛИ, (элемент ИЛИ-4Ш и линию задержки, : причем инверсные входы первого и элекюигов И подключены к входу жду щего генератора, выход первого элемевта И первый вход элемента ИЛИ подключен к суммирующему входу ревер сивного счетчика, выход генератора эталонных импульсов соединен с первыми входами первого, второго и третьего элементов И, а выход последнего подключен к счетному входу первого триггера, выход которого с вторым входом элемента ИЛИ, выход компарат ра сооди нен с Bxoa(i третьего элеме та И, установочным входом триггера, первым входом четвертого элемента И, с задержкой установочным входом второго 1риггера и через гткао задержки с уотановочными входами третьего тригге и реверсивного счетниха, выход котсфого вл етс первым выходом блока в соединен с третьим входом формировател уравновешивающего нащр жени и вхшом элемеша ИЛИ-НЕ, выход которого со& динен с вторым входом четв угого эл&мента И и ещгавпнш. входом дагорого триггера, пр мой выхоа которого вл етс вторым выходом блока и соединен с. третьим входом формщювател уравновешивающего нахф жени и вторым входом первого элемента И, а инверсшлй выход подключен к второму входу второго эле- мента И, выход которого соединен с вь чсггающим реверсивного счетчика, выход четвертого элемента ,И с задержкой соединен с единичным входом третьего триггера, пр мой выход оторого вл етс третьим выходом блока. 3.Устройство по П.1, отличающеес тем, что формирователь уравновешивающего напр жени содержит сумматор-вычитатель, накапливающий регистр, цифро-аналогх вый преобразов тель и эламе1гг задержки, причем первый синхронизирую.ший вход сумматора-вычи10 бетел соединен с выходом компаратора и через элемент задержки с первым си тдюнвзируюшнм входом накалливаюшегю . регистра, выход которого соединен с входом цифро-аналогового преобразобател , выход которого подключен к первому входу компаратору, а j&Topoft, третий и четвертый входы сумматора - вычигател соединены соответственно с выходом реверсивного счетчика устройства, «первым 99 щ вторым выходом блока определени ишк- бок и выходом накапливающего регистра, второй вход которого подключен к вььходу сумматора выч(ггател . Источники инфоркшиии, прин тые во внимание при экспертизе 1,Авторское сввдетельство СССР № 436298, кл. Q 01 R 29/02. 2.Авторское свидетельство СССР Mb 617738, кл. Q 01 R 19/О4.The invention relates to a measuring technique and can be used in automatic instruments for measuring variable voltage parameters. An extremum torque sensor is known, which includes an amplitude-frequency converter, a reference pulse generator, OR logic elements and triggers, a reversible counter, a gauge element, and a common generator fl. The disadvantages of the known devices are the limited amplitude and frequency range, low noise immunity. Closest to the proposed invention is a device for determining the moments of extremes of harmonic signals, comprising a driver, a generator of reference pulses, logic gates AND, triggers, a reversible counter, and a waiting generator. The disadvantage of this device is the low precision of the moments of the extremes of the harmonic signals in the presence of low-frequency interference or a constant component in the signal under study. The purpose of the invention is to improve the accuracy of determining the moments of extremes of the harmonic signals of compensation of influence. low-frequency: interference or constant component in the signal under study. The goal is achieved by the fact that a device for determining moments of extremes of harmonic signals, containing a waiting generator, a generator of reference pulses, the output of which is connected to the first inputs of the first and second elements AND, the output of the first element AND is connected to the input of the first trigger, the output of which is connected to the summing input of the reversible counter, the subtractive input of which is connected to the output of the SECOND element AND, and the installation input is connected to the installation input of the first trigger and the second input of the first about the AND element, the comparagor, the error detection unit, the OR element, the balancing voltage driver, whose output is connected to the first input of the comparator, whose second input is connected to the input information bus of the device, and the comparator output is connected to the inverse input of the second element, the second input of the first element AND the first inputs of the block for determining the error and the driver of the equalizing voltage, the second input of which is connected to the output of the reversible counter and the input of the element OR, o Which is connected to the second input of the second element I, the input of the waiting generator and the second input of the error detection unit, the first output of which is connected to the third input of the driver balancing the voltage; besides, the error detection unit contains four AND elements, the generator of the reference pulses, three flip-flops , reversible counter, OR element, OR-NOT element and support line, the inverse inputs of the first and second elements AND are connected to the input of the waiting generator, the output of the first element AND through the first input element OR connected to the summing, reverse echo counter, generator output. the reference pulses are connected to the first inputs of the first, second and third elements AND, and the output of the last is connected to the counting input of the first trigger whose output is connected to the second input of the OR element, the output of the comparator is connected to the second input of the trigger, the first input is the fourth element And, with the delay: kOI by the setup input of the second trigger and through the delay line with the setup inputs of the third trigger and the reversible counter, the output of which is the first output of the block and is connected to the third The input of the balancing voltage generator and the input of the OR-NOT element, the output of which is connected to the second input of the fourth element AND and the single "1 input of the second trigger, the direct output of which is with the second output of the unit and connected to the third input of the balancing voltage generator and the second input of the first element is And, and the inverse output is connected to the second input of the second element And, the output of which is connected to the subtractive input of the reversible counter, the output of the fourth element And with delay is connected to a single input the third flip-flop, the direct output of which is owed by the third output of the block; in addition, the balancing voltage driver contains an adder-subtractor, accumulating a register, a D / A converter into a delay element, the first synchronizing input of the subtractor is connected to the output of the comparator and through the delay element with the first synchronizing input of the accumulating register, the output of which is connected to the input of the digital-analog converter, the output of which is connected to the first input of the comparator, and second, third and fourth inputs. the subtractor is connected respectively to the output of the reversible counter of the device, the first and second output of the error detection unit and the output of the accumulating register, the second input of which is connected to the output of the common adder. FIG. 1 shows a block diagram of a device for determining moments of extremes of harmonic signals; in fig. 2 and FIG. 3 are diagrams explaining the operation of the device; Fig. 4 is a functional block diagram of error detection; in fig. 5 is a functional diagram of a balancing voltage driver. The device (FIG. 1) contains a comparator 1, a generator of 2 reference pulses, elements 3 and 4, trigger 5, a reversing counter 6, elemental OR 7, a waiting generator 8, an error determination unit 9, a voltage balancer 10. The error determination unit 9 (FIG. 4) contains a generator of 11 reference pulses, a counting trigger 12, an element OR 13. element OR NOT 14, reversible counter 15, element 16 delay, triggers. 17 and 18, the elements And 19 - 21 and the element Is delayed 22. Equilibrating voltage former 1O (FIG. 5) contains sum & subtractor 23, accumulator register 24, digital-to-analog converter 25, delay element 26. In addition, the device contains bus 27 and output buses 28 and 29. The diagrams (Figs 2 and 3) show the changes in the signals of the device over time where: A is the input information signal H B j is the signal at the output of comparator 1; W - signal (equivalent of a binary code) from the output of the reversing counter 6 of the device; , 3 - signal (equivalent of binary code) proportional to the error in determining the extremum; 3 - signal corresponding to the sign of determining the extremum; P is the feedback signal; K - output information signal ;. M - enable signal. The device works as follows. The input harmonic signal from the low-frequency or constant component of the noise is fed to the input of the comparator, the output of which is formed by the input signal B. When the Hanpsf difference is positive: the input signal and the signal from the output of the imaging unit 10 are balanced by the voltage applied to the first input of the comparator 1, (in the original cooling circuit according to the Start signal, the signal level P at the output of the imaging unit 1O balancing voltage 0) the output produces a signal level corresponding to a logical unit, and in case of a negative difference, a level of logic zero. Thus, at a non-zero value of the interference, the duration fei of a single aries output signal of the comparator 1 does not equal the duration t of the zero output signal level. The signal of the logical unit at the output of the comparator 1 sets the front edge triggers 5,. 12, -17 and 18 and reversible counters 6 and 15 into the idle state, this impulses the reference frequency from the output of the generator 2 through the element I 3, the second input of which receives the enabling signal from the output of the comparator 1, goes to the counting input of the trigger 5, from the output of which they with frequency 2 are fed to the summing input of the reversing counter 6. The number of pulses N, recorded by the counter 6 over time -fc, is proportional to half the duration of a single and 1Code signal of the comparator 1, t. e. t-j 2. In this case, during time i, the AND 4 element is in a locked state; This is because the prohibitive signal arrives at its inverse input with a logic level of 1 from the output of comparator 1. When a comparator appears at the output, 1 signal of the zero level element I 3. is locked, and the element I4 is unlocked, since from the output of the element OR, its input receives the permitting level of logic 1, corresponding to the availability of information at the output of the reversible counter 6, and the inverse input has a zero level from the output of the comparator 1. In this case, the pulses of the reference frequency from the output of the generator 2 through the open element I 4 are fed to the subtractive input of the reversing counter 6 and subtracted from the number. The subtraction process is twice as fast as the summation, since the frequency of the pulses arriving at the subtracting input is twice as high as the frequency of the pulses arriving at the summing input. When in the process of subtracting the information at the output of the reversible counter 6 of the zero output of the element OR 7, the unit signal level changes to zero, as a result of which the element 4 turns out to be barred, prohibiting the further arrival of pulses to the subtracting input of the reversing checker 6 and starting the falling front eight. The arrival of the pulse K from the output of the waiting generator 8 at the output 28 yct of the device, in the absence of interference, coincides with the moment when the negative half period reaches an extreme value. However, due to the presence of the & chi, the position of the extremum is determined with an error. Sequential correction of this error, t. e. compensation of interference at the input of the comparator 1 is provided jointly by the error detection unit 9 and the balancing voltage generator 10. The error determination unit 9 operates as follows. . A single signal level from the output of the comparator 1 is fed to the input of the And 21 element, allowing the reference frequency to go from the output of the & nerator 11 to the counting input of the trigger 12, from which they exit with the frequency f 2 through the element 13 to the summing input of the reversible counter 15 . At the same time, the number of impulses N- (prolortional) arrives at the input of the reversible counter 15, during the time of the presence of a single pulse at the output of comcomparator 1. half the duration of it: ictulse t. e. -j 2. The state of the reversible counter 15, corresponding to the number of pulses N, co. stored from the time of the occurrence of the zero level at the output of the comparator 1 to the time of the change in the unit level of the signal to the zero at the output of the OR element or the moment of appearance at the output of the comparator 1 of the next impulse of the unit level. In the first case, element 20 opens, one of the KOTOpoiro inputs receives a single level from the inverse output of the trigger 17, and the inverse input receives a zero level from the output of the element OR 7, and pulses from the reference frequency generator 11 are received to the subtractive reversible counter input 15. In the second case, the reversing counter 15 is reset. . P1a is the end of the time interval Bd, the state of the reversible counter 15 can be one of the following. When the voltage is less than zero noise, t. e. With i-tQ, the state of the reversible counter 15 during the time tg will have time to change to zero, which will register the logical element OR-HE 14 and switch trigger 17 to the state,. when at its direct output is a unit signal level down the switch. The signal from the inverse output of the trigger & ra 17 locks the element AND 20, from the output of which the pulses go to the subtractive input of the reversible counting 15, and a single signal from the direct output of the trigger 17 opens with. the logical element I, 19, to the inverse input of which a zero level signal is applied, la from the output of the element OR 7 In this case, from the output of the generator 11, pulses through the elements AND 19 and OR 13 are fed to the summing input of the polar counter 15. Thus, at one and the same time, by the end of the interval tg, the state of the reversible counter 15 is characterized by the number of impulses which are proportional to 1 × 10 1) the fraction of the error in determining the moment of extremum. and the state of trigger 17, at the direct output of which there is a single signal level, corresponds to the extreme position of the extremum relative to the actual amplitude). With a voltage, interference is more than zero. e. at -to, the state of the reversible counter 15 is reduced to wielin, and without reversal in the counting direction during the interval -tg This code is also proportional to the amount of error in determining the position of the extremum, and the state of the trigger 17 when Well, the left level of the output screen corresponds to the lag of the found position of the extremum from the real one. With a voltage of zero or full compensation of the interference. e. at, the state of the reversible counter 15 changes to zero, and the zero state is fixed at the time of occurrence at the output of the comparator 1 of the unit output level. At the same time with the coincidence of the pulses from the output of the comparator 1 and the element AND LI. -ENE 14 opens the element AND 22c with a delay of 21 its output pulse switches the trigger & p 18 to the position when at its direct output {the output signal M etsin is formed. of course level . . The output level M on the bus 28 of the device, in the presence of an output pulse K, coming from the output of the standby generator 8, corresponds to the true position of the exotherm with a given accuracy. The NK code, defined in the presence of interference, is given to the sign of this code, respectively, from the output of the reversible counter 15 and trigger 17 to the input of the balancing voltage generator 10 (Fig. 5) which works as follows. Signal 3 from the output of the reversible counter 15, proportional to the magnitude of the error in determining the maximum, signal 3 corresponding to the sign of this error and the signal M from the output of the reversible counter 6 (necessary for working out a positive interference of high intensity, during which the reversal zeroing does not occur during the time interval the counter 6) is fed to the output of the adder 23, where it is summed up with the form of the incoming from the upper register 24. The leading edge of the gating pulse from the output of the comparator 1 is the resulting sum of the codes rewritten into register 24. . - / Thus, the accumulation in the register 24 of a code proportional to the magnitude of the interference is carried out. The code from the output of register 24 is fed to the input of a digital-to-analog converter 25, which forks the value of the balancing voltage, according to the corresponding sign, which is fed to the input of the comparator, which compensates for the interference. . . The beginning of the formation of the information impulse -t, in the next tenth cycle of the instrument, is carried out with a delay, which is divided by the transient at Bxoii de comparator. In the case of a significant amount of this delay, the approximation cycle should consist of two periods of the input signal. A new cycle of a more accurate measured momberg of the extremum of the harmonic signal starts at a point 5 at the output of the comparator 1 of the t-, signal. The proposed device is arabolat (I1delimitt moments of extremes of harmonic signals in the presence of low-frequency interference or constant noise through continuous addition and clod). pensations for example 1 and interference on the basis of. information about the error in the description of the true position of Momenga extremum Fo rmula and 3 on the bar and 1, a device for determining the mo. The extremes of harmonic signals, containing a standby generator, the generator эт of reference pulses, the output of which is connected to the first inputs of the first and second elements I, the output of the first AND element connected to the counting input of the first trigger, whose output is connected to the summing input of a reversible counter, read the wide input connected to the output of the second element And, and the installation input is connected to the installation input of the first trigger and the second input nei of the element of the element of which is designed so as to increase the accuracy determining moments of extra &mums; a comparator is additionally introduced into the device; the unit for determining the error element OR. The equilibration voltage form of the Equator is connected to the first input of the comparator, the second information input bus of the device is connected to the second input, and the output of the comparator is connected to the inverse input of the second Erememeite I, the second element I and the first to receive the same pattern and the patterns and to get the patterns and to use the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the patterns and to get the shapes and to get the patterns and to get the shapes and to get the patterns and to get the patterns and to get the shapes and to get the numbers. the second input of which is connected to the output of the reverse. the counter, and the input of the OR element, the output of which is connected to the second input of the second element AND, the input of the waiting generator and the second in the error detection unit, the first output of which is connected to the third input of the balanced voltage generator 2, the device according to 1, characterized in that the error detection block contains four samples AND, a generator of reference pulses, three triggers. ge, reversible counter, OR element, (element OR-4Ш and delay line,: the inverse inputs of the first and electric switches AND are connected to the input of the waiting generator, the output of the first element AND the first input of the element OR is connected to the summing input of the reverse counter, the output of the reference pulse generator is connected to the first inputs of the first, second and third elements AND, and the output of the latter is connected to the counting input of the first trigger, the output of which is connected to the second input of the OR element, the output of the comparator is connected to Bxoa (i of the third element AND The trigger input, the first input of the fourth element I, with the delay of the installation input of the second 1rigger and through the gateway delayed with the input inputs of the third trigger and the reversible counter, the output of the device is the first output of the unit in connected to the third input of the balancing element and balance element and the IHL element NOT, the output of which is & dinin with the second input of the fourth ego & ment and And also. The input of a coarse trigger, the direct output of which is the second output of the block and is connected to. the third input of the forwarder of balancing naff and the second input of the first element I, and the inverse output connected to the second input of the second element I, the output of which is connected to the upper reversible counter, the output of the fourth element, And with a delay connected to the single input of the third trigger, my output is expensive the third output of the unit. 3 The device according to P. 1, characterized in that the balancing voltage former contains an adder-accumulator, accumulating a register, a digital-analogue converter and a delay elame1gg, the first one being synchronized. The second input of the adder-calculator betel is connected to the output of the comparator and, via a delay element, to the first dividing input of the accumulating input. register, the output of which is connected to the input of the digital-analog converter, the output of which is connected to the first input of the comparator, and j & Topoft, the third and fourth inputs of the adder - vychagatel are connected respectively to the output of the reversible counter of the device, the first 99 side and the output of the accumulating register, the second input of which is connected to the input of the adder calculus (gigatel. Sources of inforkshiii taken into account during the examination 1, Author svdedelstvo USSR № 436298, cl. Q 01 R 29/02. 2 USSR Copyright Certificate Mb 617738, cl. Q 01 R 19 / О4.