SU1003289A1 - Дискретное фазосдвигающее устройство - Google Patents

Description

С 5) ДИСКРЕТНОЕ ФАЗОСДВИГАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к преобразовательной технике и может быть использовано дл  регулировани  фазы управл ющих импульсов инверторов,

нагруженных на сеть переменного тока.

Известны дискретные фазосдвигающие устройства, содержащие нуль-орган , вход кЬторого подключен к источнику напр жени  синхронизации, а выход подключен к элементу запрета , генератор тактовых импульсов, счетчик тактовых импульсов, подключенный к вУходу элемента запрета и включающий в себ  шину сброса, подключенную к выходу нуль-органа,блок вьщелени  большего из двух чисел, входы которого соединены с шиной управл ющего кода и выходом счетчика тактовых импульсов, а выход подключен к выходной клемме устройства 13 .

Недостатками известных устройств  вл ютс  невысока  плавность и точность регулировани  выходного напр  жени .

Наиболее близким к предлагаемому  вл етс  дискретное фазосдвигающее устройство, содержащее нуль-орган, подсоединенный своим входом к клемме дл  подключени  источника напр жени  синхронизации, а выходом - к первому цифрового дифференциального анализатора и к шине сброса счетчика

10 импульсов,выходы которого соединены с входами блока выделени  большего из двух чисел,и генератор тактовых импульсов , выход которого подключен ,5 к второму входу цифрового дифференциального анализатора Г21..

Недостатками данного устройства  вл ютс  невысока  плавность и точ20 ность регулировани  выходного напр жени .

Цель изобретени  - повышение плавности и точности регулировани . Поставленна  цель достигаетс  тем что устройство снабжено дополнительным интегратором и блоком вычитани , .входы которого подключены соответственно к выходу дополнительного интегратора и к выходу цифрового дифференциального анализатора, выход блока вычитани  подключен к счетному входу счетчика импульсов, причем вход дополнительного интегратора под ключен к выходу нуль-органа, а управ л ющие входы дополнительного интегра тора и блока вычит.ани  подключены к выходу генератора тактовых импульсов На фиг.1 представлена блок схема предлагаемого фазосдвигающего устройства; на фиг.2 - распределение управл ющихимпульсов по полупериоду напр жени  сети при соотношении ЭДС инвертора Е и максимального значени  напр жени  Uy сети, фиг.З распределение управл ющих импульсов по полупериоду напр жени  сети при соотношении Е|и 1,5. Фазосдвигающее устройство содержит нуль-орган 1, подключеннь1Й своим входом к источнику Up напр жени  синхронизации, а выходом - к первому входу цифрового дифференциального анализатора 2, к входу интегратора 3 и к шине сброса счетчика 5 импульсов, генератор 6 тактовых импульсов, подключенный к второму входу цифрового дифференциального анализатора 2, к другому входу интегратора 3 и к входу блока 7 вычитани . К другим входам блока 7 вычитани  подключены интёграто-, ра 9 и выход цифрового дифференци-i ального анализатора 2, а выход блока вычитани  подключен к счетному входу счетчика 5- Выход счетчика 5 импульсов подключен к первому входу блока 8 выделени  большего из двух чисел, к другому входу которого подключена шина управл ющего кода 9. Цифровой дифференциальный анализа тор 2 состоит из двух интеграторов 10 и 11 и блока 12 управлени . Интеграторы 10 и 11 в свою очередь состо  т из рабочих регистров 13 и 14, регистров-накопителей 15 и 16, сумматоров ;17. и 18 и схем i1, 19 и 20. Выход о каждого интегратора соединен с входом элемента i1 друтого интегратора. Другие входы элементов t1 19 и50 соединены с выхо дом блока 12 управлени ..Интегратор 3 состоит из рабочего регистра 21, регистра-накопител  22 и сумматора 23- Устройство работает следующим образом . В момент перехода напр жени  сети через нуль на выходе нуль-органа 1 по вл етс  импульс, по которому привод тс  в исходное состо ние все регистры цифрового дифференциального анализатора 2, интегратора 3 и счетчик 5 импульсов. Генератор 6 тактовых импульсов тактирует работу цифрового дифференциального анализатора 2, интегратора 3 и блоке 7 вычитани . В исходном состо нии в рабочем регистре 13интегратора 10 записано число 2 fj где ,Vi - разр дность цифрового дифференциального анализатора 2, в регистры-накЬпители 15, 16 и 22 интеграторов 10,11 и 3 записаны машинные единицы Hgg. 2, значение кода в рабочем регистре 14 интегратора 11 равно нулю, а в рабочий регистр 21 интегратора 3 заноситс  число 2 R, где R Е(. Содержимое рабочих регистров 13, 14и 21 интеграторов 10,11 и 3 складываетс  сумматорами 17, 18 и 23 с содержимым регистров-накопителей 15 16 и 22. Результат сложени  помещаетс  в регистры-накопители 15)1б и 22. По вление импульса переполнени  на выходе р, интегратора 10 посредством блока 12 .управлени  и блока il 20 приводит к увеличению на единицу содержимого рабочего регистра 14 интегратора 11, а по вление импульса переполнени  на выходе р интегратора 11 посредством блока 12 управлени  и блока ±1 19 приводит к уменьшению на единицу содержимого рабочего регистра 13 интегратора 10. Когда рабочие регистры 13 и 14 интеграторов 10 и 11 обмен ютс  содержимым, изменитс  сигнал на выходе блока 12 управлени , и в регистры-накопители 15 и 16 снова запишутс  машинные единицы Mg 2 , После этого, по вление импульса переполнени  на выходе р интегратора 10 будет приводить через блок ±1 20 к уменьшению на единицу содержимого рабочего регистра 14 интегратора 11, а по вление импульса переполнени  на выходе р интегратора 11 черёё блок ;1 будет на единицу увеличивать содержимое рабочего регистра 13 интегратора 10. Восстановление содержимого рабочих регистров 13 и 1 совпадает с приходом следующего импульса с нуль-органа 1, после чего процесс повтор етс . Импульсы с выхода цифрового дифференциального анализатора 2 поступают .в блок 7 вычитани , где вычитаютс  из импульсов переполне ни  с выхода р интегратора 3. Если импульс с цифрового диф ференциального анализатора 2 приходит в блок 7 вычитани  в отхутствие импульса переполнени  с интегратора 3 то он вычитаетс  из следующего импульса переполнени  интегратора ,3{Описанный выше алгоритм работы ци рового дифференциального анализатора 2 обеспечивает по вление на его выходе импульсов с частотой , где f - частота тактового генератора . . Частота тактового генератора .6 f определ етс  из услови  синхронной работы цифрового дифференциального анализатора с напр жением сети. Дл  этого необходимо, чтобы в течение полупериода напр жени  сети с выхода цифрового дифференциального ана лизатора поступило число импульсов, равное объему регистров цифрового дифференциального анализатора, т.е. 2 . Поэтому

т|а

Tli

ir

5АИС1;Ш:- |-С05СУ4.(. irH. Г

отсюда

Частота импульсов переполнени  с выхода интегратора J

Ч -и и 0 I

поэтому счетчик 5 заполн етс  часто ,той

г i . 2.% R: - 51мш1 Я-2Г

ц.

51У1 u;-t R-eihOit)..

Тогда количество импульсов, поступивших с выхода блока 7 вычитаФормирование фазы управл ющего импульса происходит в момент совпадени  значени  управл ющего кода и значени  кода в счетчике 5 определ емого количеством поступивших на счетчик 5 импульсов N Nj. Таким образом, обеспечиваетс  линейна  зависимость между средним выходным напр жением инвертора и значением управл ющего кода.

Claims (2)

1. Использование в изобретении дополнительного интегратора и блока вычитани  дл  заполнени  счетчика дискретного фазосдвигающего устройства обеспечивает линейную зависимость между значени ми управл ющего кода и выходным напр жением инвертора, в результате чего повышаетс  точность и плавность регулировки выходного напр жени . и  на счетчик 5 импульсов к моменту ремени t, определитс  в виде 2 a;CR-si«u/t)d-t 2a;|R.t 2 4RCAjbcosa;t-i). К моменту формировани  фазы упавл ющего импульса ot количество мпульсов, поступивших на счетчик 5 N -a CRd cosd-l), тсюда Ndl тр А среднее значение напр жени  1C UCP Т J CE-Uw, f-F m-UtviSiMoui )d(ju-t(Riwt Ы- . j-  |.лЮ - -C05U;t i;- r ClCR-l-M-coscl) v . №RH-. )- . (2 -VR-2 -Na). Обознача  объем регистров цифового дифференциального анализатора и интегратора 3 N 2, имеем ( ). Формула изобретени  Дискретное фазосдвигающее устройство , содержащее нуль-орган, подсоединенный входом к клемме дл  подключени  источника напр жени  синхронизации , а выходом - к первому входу цифрового дифференциального анализатора и к шине сброса счетчика импульсов , выходы которого соединены с входами блока выделени  большего из двух чисел, и генератор тактовых импульсов, выход которого подключен ко второму входу цифрового Дифференциального анализатора, отличаю щ е е с   тем, что, с целью повьииени  плавности и точности регулировани  выходного напр жени , оно снабжено дополнительным интегратором и блоком вычитани , входы которого под ключены соответственно к оыходу дополнительного интегратора и к выходу цифрового дифференциального анализатора , выход блока вычитани  подключен к счетному входу счетчика импульсов , причем вход дополнительного интегратора подключен к выходу нульоргана , а управл ющие входы дополнительного интегратора и блока вычитани  подключены к выходу генератора тактовых импульсов. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР If 660162, кл. Н 02 Р 13/16, 1979. .
2. 2. Авторское свидетельство СССР по за вке N° 3231717/2 -07, кл. Н 02 Р 13/16, .01.81.

   г/г.