Claims (2)
30 соединен с вторым входом первого элемента И, третий элемент И, введены регистр, реверсивный счетчик, четвер тый элемент И, управл емый элемент И, второй триггер, причем выход первого-элемента И соединен с первым входом третьего элемента И, выходы регистра соединены поразр дно с соот ветствующими входами счетчика, второ выход первого триггера соединен с вторым входом счетчика и первым входом второго триггера,первый вход Первого триггера вл етс входом уст ройства и соединен с вторым входом третьего элемента И и третьим входом управл емого элемента И, второй вход с выходом второго элемента И, выход генератора эталонной частоты соединен с первым входом управл емого элемента И, выход третьего элемента И соединен с первым входом реверсивного счетчика, второй вход реверсивного счетчика соединен с выходом управл емого элемента И, а выходы поразр дно соединены с входами четвертого элемента И, выход четвертого элемента И соединен с вторым входом второго триггера, выход второго триг гера соединен с вторым входом управл емого элемента И и вл етс выходо устройства. На чертеже дана структурна схема предлагаемого устройства. Устройство родержит триггер 1, пе вый выход которого соединен с первым входом первого элемента И 2, подключенного своим выходом к первому вход счетчика 3, а вторым входом к выходу генератора 4 эталонной частоты, второй элемент-И 5, входы которого пора р дно подключены к выходам счетчика 3, а выход соединен с вторым входом триггера 1, третий элемент И б, первый вход которого соединен с выходом первого элемента И 2, а второй вход- с первым входом триггера 1 и с входной шиной устройства, регистр 7, выходы которого поразр дно соединены с третьими входами счетчика 3, реверсивный счетчик 8, выходы которого поразр дно соединены с входами четвертого э лемента И 9, первый вход соединен с выходом третьего элемента И б, а второй вход подключен к выходу управл емого элемента И 10, первый вход которого соединен с выходом генератора 4 эталонной частоты, второй вход - с выходом второго ТрИГГера 11 и с выходной шиной устройства, а третий вход - с первым входом первого триггера 1, первый вход второго триггера 11 соединен с вторым выходом первого триггера 1 и с вторым входом счетчика 3.. Триггера - 1 RS-триггера, его первый вход - установка в , второй вход - сброс в О, первый выход пр мой , второй - инверсный. Дервый вход счетчика 3 - счетный, второй вход - разрешение записи, остальныеинформационные , выходы счетчика 3 информационные . Генератор эталонной частоты генерирует стабильные импульсы высокой частоты следовани . В регистре 7 хран тс коды задержек, его выходы - инверсные информационные выходы. В реверсивном счетчике 8 в исходном состо нии записаны все единицы . Его первый вход - вычитающий, второй вход - суммирующий, выходы - информационные. Триггер 11 - , его первый вход - синхронизации, второй вход - сброс в О, выход - пр мой. Входь первый и второй управл емого элемента И 10 - пр мые, треФий вход - инверсный. Устройство работает следующим образом . До прихода зондирующего импульса на вход устройства в счетчик 3 записываетс обратный код требуемой задержки из регистра 7, а триггеры 1. и 11 наход тс в нулевом состо нии. Зондирук ций импульс, поступа на вход устройства, устанавливает в единичное состо ние триггер 1, открывает по второму входу элемент И б и закрывает по третьему входу управл емый элемент И 10. Единичное состо - ние триггера 1 разрешает прохождение тактовых импульсов с генератора 4 через элемент И 2. С выхода элемента И 2 тактовые импульсы поступают на счетный вход счетчика 3 и через элемент И б - на вычитакнций вход реверсивного счетчика 8. Если Т Т-5,(где Ту,-длительность зондирующего импульса; Tj - заданное врем задержки), то по окончании. зондирующего импульса закрываетс элемент И б, запреща прохождение тактовых импульсов на вычитающий вход реверсивного счетчика 8, а управл емый элемент И 10 открьшаетс по третьему входу, однако тактовые импульсы через управл емый элемент И 10 не проход т, так как он закрыт по второму входу нулевым уровнем с выхода триггера 11. Таким, образом, в реверсивном счетчике до окончани времени задержки хранитс обратный код длительности зондирующего импульса . По окончании времени задержки в счетчике 3 устанавливаютс все единицы , и на выходе элемента И 5 по вл етс сигнал, сбрасывающий триггер 1 в О. Нулевое состо ние триггера 1 запрещает прохождение тактовых импульсов на вход счетчика 3 и на вход элемента И б. Высокий потенциал на инверсном выходе триггера 1 своим фронтом записывает обратный код задержки в счетчик3 и устанавливает в триггер 11. Единичное состо ние триггера 11 разрешает прохождение тактовых импульсов через управл емый элемент И 10 на суммирующий вход реверсивного счетчика 8. КоГ-да в реверсивном счетчике 8 устанавлива ютс все единицы, на выходе элемента И 9 по вл етс высокий потенциал, сбрасывающий триггер 11 вО.Таким образом, на выходе устройства по истечении времени эаданной задержки сформулируетс импульс, повтор ющий длительность зондирующего импульса. Если Т., то после окончани формировани задержки триггер 11 ус танавливаетс в единичное состо ние таким же образом, как и в предЕвдущем случае, и на выходе начинает формироватьс импульс, на вход счетчика 8 тактовые импульсы не поступают, так как сброшенный триггер 1 запреща ет их прохождение через элемент И . Через управл емый элемент И 10 тактовые импульсы также не проход т, так как управл емый элемент И 10 зак рыт по третьему входу зондирующим импульсом. Таким образом, в течение времени Т Т Т , в реверсивном счетчике 8 хранйтс код времени задержки . По окончании зондирующего им пульса управл емый элемент И 10 пропускает тактовые импульсы, которые, пост5ша на суммирующий вход реверсивного счетчика 8, перевод т реверсивный счетчик в единичное состо ние после чего триггер 11 сбрасываетс так же, как в предыдущем случае, и формирование выходного импульса заканчиваетс . Длительность сформированного импульса на выходе устройства в данном случае равна TBI,IX Т + Т|,.е. предлагаемое устройств сформирует задержанный на заданное значени.е задержки импульс, равный по длительности зондируквдему импульЯУ- . Точность преобразовани длительности зондирующего импульса и задание задержки зависит от тактовой час тоты генератора эталонной частоты, котора , в свою очередь, определ етс быстродействием используемых счет чиков. Формула изобретени Устройство задержки импульсов, содержащее триггер, лервый выход которого соединен с первым входом первого элемента И, счетчик, первый вход которого соединен с выходом первого элемента И, а выходы поразр дно соединены с входами второго элемента И, генератор эталонной частоты, выход которого соединен с вторым входом первого элемента И, третий элемент И, отличающеес тем, что, с целью обеспечени сохранени длительности- входного сигнала, в него введены регистр, реверсивный счетчик, четвертый элемент И, управл емый элемент И, второй триггер, причем выход первого элемента И соединен с первым входом третьего элемента И, выходы регистра соединены поразр дно с соответствующими входами счетчика, второй выход первого триггера соединен с вторым входом счетчика и первым входом второго триггера, первый вход первоз о триггера вл етс входом устройства и соединен с вторьди ргретьего элемента И и третьим входом управл емого элемента И, второй вход - с выходом второго элемента И, выход генератора эталонной частоты соединен с первым входом управл емого элемента И, выход третьего элемента И соединен с первым входом реверсивного счетчика второй вход реверсивного счетчика соединен с выходом управл емого элемента И, а выходы поразр дно соединены с входами четвертого элемента И, выход четвертого элемента И соединен с вторым входом второго триггера, выход второго триггера соединен с вторым входом управл емого элемента И и вл етс выхо-. дом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 744946, кл. Н 03 К 5/13-, 13.12.76. 30 is connected to the second input of the first element AND, the third element AND, a register is entered, a reversible counter, the fourth element AND, a controllable element AND, a second trigger, the output of the first AND element connected to the first input of the third element AND, the outputs of the register are connected the bottom with the corresponding counter inputs; the second output of the first trigger is connected to the second input of the counter and the first input of the second trigger; the first input of the first trigger is the input of the device and is connected to the second input of the third element AND and the third control And, the second input from the output of the second element And, the output of the reference frequency generator is connected to the first input of the controlled element And, the output of the third element And is connected to the first input of the reversible counter, the second input of the reversible counter is connected to the output of the controlled element And, and the outputs bitwise is connected to the inputs of the fourth element I, the output of the fourth element I is connected to the second input of the second trigger, the output of the second trigger is connected to the second input of the controlled element I and is the output of the device. The drawing is a structural diagram of the proposed device. The device holds the trigger 1, the first output of which is connected to the first input of the first element I 2, connected by its output to the first input of counter 3, and the second input to the output of the generator 4 of the reference frequency, the second element 5, whose inputs are regularly connected to the outputs of the counter 3, and the output is connected to the second input of the trigger 1, the third element Ib, the first input of which is connected to the output of the first element 2, and the second input to the first input of the trigger 1 and the input bus of the device, register 7, which outputs the bottom is connected to the third entrance counter 3, reversible counter 8, whose outputs are bitwise connected to the inputs of the fourth element And 9, the first input is connected to the output of the third element And b, and the second input is connected to the output of the controlled element And 10, the first input of which is connected to the output of the generator 4 reference frequencies, the second input - with the output of the second TRIGGER 11 and the device output bus, and the third input - with the first input of the first trigger 1, the first input of the second trigger 11 is connected to the second output of the first trigger 1 and the second input of the counter 3 .. Trigger - 1 RS-flip-flop Its first input is set to, the second input is reset to O, the first output is straight, the second is inverse. The first input of the counter 3 is the counting one, the second input is the recording resolution, the rest are informational, the counter outputs 3 are informational. The reference frequency generator generates stable high frequency pulses. Register 7 stores delay codes, its outputs are inverse information outputs. In the reversible counter 8, all units are recorded in the initial state. Its first input is subtractive, the second input is summing, the outputs are informational. Trigger 11 -, its first input is synchronization, the second input is a reset to O, the output is direct. The input of the first and second controlled element I 10 is direct, the third input is inverse. The device works as follows. Prior to the arrival of the probe pulse at the device input, the reverse code of the required delay from register 7 is recorded in the counter 3, and the triggers 1. and 11 are in the zero state. A probe pulse arrives at the input of the device, sets trigger 1 to one state, opens element Ib on the second input, and closes controllable element 10 on the third input. The trigger 1 single state allows clock pulses from generator 4 to pass through the element And 2. From the output of the element And 2 clock pulses arrive at the counting input of the counter 3 and through the element Ib - on the readout input of the reversible counter 8. If T T-5, (where Tu, is the duration of the probe pulse; Tj is the specified delay time) then at the end. the probe pulse is closed element And b, prohibiting the passage of clock pulses to the subtracting input of the reversing counter 8, and the controlled element And 10 otkryshatsya on the third input, however, the clock pulses through the controlled element And 10 does not pass, as it is closed at the second input zero the level from the trigger output 11. Thus, the reverse code for the duration of the probe pulse is stored in the reversible counter until the end of the delay time. At the end of the delay time, all units are set in the counter 3, and a signal appears at the output of element 5, resetting trigger 1 into O. The zero state of trigger 1 prohibits the passage of clock pulses to the input of counter 3 and to the input of element b. The high potential at the inverse output of trigger 1, with its front, writes the reverse delay code to counter 3 and sets it to trigger 11. A single state of trigger 11 permits the passage of clock pulses through a controllable AND 10 element to the summing input of a reversible counter 8. CC in a reversible counter 8 all units are set, a high potential appears at the output of the AND 9 element, resetting the trigger 11 of the BO. In this way, at the output of the device, after an elapsed delay, an impulse repeating the duration lnost probe pulse. If T., then after termination of the formation of the delay, trigger 11 is set to one state in the same way as in the previous case, and a pulse begins to form at the output, the clock pulses do not arrive at the input of counter 8, since the reset trigger 1 prohibits their passage through the element AND. The clock pulses also do not pass through the controlled element AND 10, since the controlled element I 10 is closed at the third input by the probe pulse. Thus, during the time T T T, the delay time code is stored in the reversible counter 8. At the end of the probing pulse, the controlled element I 10 transmits clock pulses, which, after summing the input of the reversible counter 8, transfers the reversible counter to one state, after which the trigger 11 is reset as in the previous case, and the formation of the output pulse ends . The duration of the generated pulse at the output of the device in this case is equal to TBI, IX T + T |, i. The proposed device will form a delay delayed by a predetermined value. The pulse is equal in duration to the probe pulse. The accuracy of the conversion of the duration of the probe pulse and the setting of the delay depends on the clock frequency of the reference frequency generator, which, in turn, is determined by the speed of the counters used. Claim device A pulse delay device containing a trigger, the first output of which is connected to the first input of the first element And, a counter, the first input of which is connected to the output of the first element And, and the outputs are bitwise connected to the inputs of the second element And, a reference frequency generator, the output of which is connected with the second input of the first element AND, the third element AND, characterized in that, in order to ensure the preservation of the duration of the input signal, a register, a reversible counter, the fourth element AND controlled by the elec And the second trigger, the output of the first element And connected to the first input of the third element And, the register outputs are connected in bit with the corresponding inputs of the counter, the second output of the first trigger is connected to the second input of the counter and the first input of the second trigger, the first input of the first trigger of the trigger The input of the device is connected to the second and the third element AND to the third input of the controlled element AND, the second input to the output of the second element And, the output of the reference frequency generator is connected to the first input of the controlled element And, the output of the third element And is connected to the first input of the reversible counter, the second input of the reversible counter is connected to the output of the controlled element And, and the outputs are bitwise connected to the inputs of the fourth element And, the output of the fourth element And connected to the second input of the second trigger, the output of the second trigger is connected with the second input of the controlled element, AND, and is the output. home device. Sources of information taken into account in the examination 1. The author's certificate of the USSR 744946, cl. H 03 K 5 / 13-, 13.12.76.
2.Авторское свидетельство СССР № 764124, кл. Н 03 К 13/04, 02.04.76 (прототип).2. USSR author's certificate number 764124, cl. H 03 K 13/04, 04/02/76 (prototype).