SI24004A - Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij - Google Patents
Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij Download PDFInfo
- Publication number
- SI24004A SI24004A SI201200050A SI201200050A SI24004A SI 24004 A SI24004 A SI 24004A SI 201200050 A SI201200050 A SI 201200050A SI 201200050 A SI201200050 A SI 201200050A SI 24004 A SI24004 A SI 24004A
- Authority
- SI
- Slovenia
- Prior art keywords
- integrated circuit
- temperature
- circuit
- integrated
- temperature coefficient
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/345—Arrangements for heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Predlagani izum se nanaša postopek in na izvedbo naprave, ki omogoča testiranje in/ali uravnavanje temperaturnega koeficienta integriranega vezja samega. Postopek po tem izumu se nanaša na uporabo merilnih podatkov pri dveh temperaturah. Na podlagi merilnih podatkov in karakteristik signalov integriranega vezja, ki so funkcija časa, temperature in bremenskih pogojev, je mogoče sortiranje oziroma kalibracija temperaturnega koeficienta integriranega vezja. Naprava po tem izumu se nanaša na kombinacijo integriranega vezja z zunanjim bremenskim vezjem ali integriranega vezja z vgrajenim bremenskim vezjem, ki poveča tok v integriranem vezju s čimer se poveča temperatura integriranega vezja.
Description
Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij
Predmet izuma je naprava in postopek za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij. Predlagani izum sodi v področje testiranja integriranih vezij, natančneje v področje kalibracije oz. karakterizacije temperaturnega koeficienta integriranih vezij.
Stanje tehnike
Delovanje integriranih vezij oz. električni parametri integriranih vezij so bolj ali manj odvisni od temperature. Temperaturna odvisnost električnega izhoda je v večini primerov nezaželena saj mora biti izhod čim bolj proporcionalen vhodni količini (napetost, tok, magnetno polje, stres,...), če le ta ni temperatura. V nekaterih primerih je pa integrirano vezje sestavni del nekega sistema, ki ima svojo temperaturno odvisnost. V takem primeru mora imeti integrirano vezje nasproten temperaturni koeficient tako, da celotni sistem z integriranim vezjem ne kaže temperaturne odvisnosti.
Integrirana vezja so narejena istočasno na rezini. Postopek izdelave je za vsa vezja enak, kar pomeni, da so strukture v vezju enake, oziroma so v istem razmerju. Kljub temu pa zaradi procesnih variacij električne lastnosti posameznih elementov variirajo. Na koncu to pomeni, da se delovanje dveh enakih vezij razlikuje, s tem pa tudi temperaturna odvisnost. Drugi problem nastane pri pakiranju integriranih vezij. Ohišja povzročajo stres na integrirano vezje. Vpliv stresa ni vedno enak kar pomeni, da je delovanje dveh enakih integriranih vezij (iz iste silicijeve rezine) v enakih ohišjih različno. Temperaturni koeficient, ničelni ali neničelni, mora biti zato nastavljen za vsako integrirano vezje posebej.
Pri testiranju ali uravnavanju linearnih temperaturnih koeficientov integriranih vezij je potrebno izvesti meritev pri dveh znanih temperaturah. To zahteva merilno mesto, ki ima možnost nastavljanja temperature v dveh zaporednih meritvah. Ker sta časovni konstanti segrevanja in ohlajanja zelo dolgi to pomeni, da je celotno proces zelo dolgotrajen. Rešitve, ki omogočajo meritev pri dveh temperaturah so opisane v patentih US 2004/0236530 Al in US 6,972,557 B2. Seveda je možno izvajati meritev najprej pri eni temperaturi in zabeležiti informacijo o rezultatih in serijske številke integriranih za večjo količino nato pa ponoviti meritev za vsa vezja še pri drugi temperaturi in • · · · • ·
-2primerjati s podatki zabeleženimi pri prvi temperaturi. Tudi ta postopek je drag in zahteva zapis in odčitavanje serijskih številk integriranih vezij.
Postopek, ki je opisan v patentu US 2004/0236530 Al, opisuje testiranje polprevodniških naprav pri dveh temperaturah. Najprej je integrirano vezje ohlajeno s tekočino, v drugem koraku je pa izvedeno gretje s pomočjo lastnega segrevanja. Lastno segrevanje je posledica injekcije toka skozi vsaj en PN spoj.
Opis izuma
Predlagani izum se nanaša postopek in na izvedbo naprave, ki omogoča testiranje in/ali uravnavanje temperaturnega koeficienta integriranega vezja samega.
Postopek po tem izumu se nanaša na uporabo merilnih podatkov pri dveh temperaturah. Na podlagi merilnih podatkov in karakteristik signalov integriranega vezja, ki so funkcija časa, temperature in bremenskih pogojev, je mogoče sortiranje oziroma kalibracija temperaturnega koeficienta integriranega vezja. Enačba (1) prikazuje primer signala P, katerega vrednost je pri povišani temperaturi Tv in sobni temperaturi To enaka.
Pi(Tv) - PJTo) = 0 (1)
Naprava po tem izumu se nanaša na kombinacijo integriranega vezja z zunanjim bremenskim vezjem ali integriranega vezja z vgrajenim bremenskim vezjem, ki poveča tok v integriranem vezju. Povečan tok pomeni večjo moč, ki poveča temperaturo vezja.
Izum bo v nadaljevanju predstavljen z izvedbenimi primeri in slikami:
Slika 1: Integrirano vezje z dodatnim vezjem za bremenitev - segrevanje.
Slika 2: Integrirano vezje z dodatnim vezjem za bremenitev - segrevanje, dodatni izhod iz vezja, ki meri temperaturo vezja, možnost nastavljanja referenčne temperature.
Slika 3: Integrirano vezje v vgrajenimi grelnimi elementi (H1-H4).
Slika 4: Integrirano vezje v vgrajenimi distribuiranimi grelnimi elementi po površini vezja.
Slika 5: Potek temperature zaradi lastnega segrevanja.
-3Izvedbeni primer 1
Na sliki 1 je prikazano integrirano vezje 101 s pomožnim bremenskim vezjem 102. Ob vklopu stikalnega vezja lastnega segrevanja 103 se poveča tok skozi merjeno integrirano vezje 101. Zaradi večjega toka se poveča moč in posledično se poveča temperatura. Testni vektorji 104 predstavljajo režim delovanja integriranega vezja ter vhodno merjeno količino. Testni rezultati 105 so izhodni oziroma merjeni signali na katerih se lahko tudi izvede kalibracija oziroma uravnavanje s 106.
Sama kalibracija oz. karakterizacija poteka tako, da se meritve želenih signalov najprej izvedejo pri sobni temperaturi. Potem se vključi lastno segrevanje. S časom temperatura zaradi povečane disipacije moči narašča. Sama sprememba temperature je odvisna od trajanja povečanega toka ter od same velikosti toka. Ko integrirano vezje 101 doseže želeno temperaturo, se ponovijo meritve signalov, ki so bili izmerjeni tudi pri nizki temperaturi. Primerjava meritev signalov pri nizki in visoki temperaturi služi za karakterizacijo/kalibracijo parametrov. Slabost tega sistema je, da je težko določiti točno temperaturo integriranega vezja 101 med segrevanjem saj termometer ni na voljo. Zaradi tega je mogoče nastaviti temperaturni koeficient parametrov/signalov le na nič kar pomeni, da želeni parametri/signali temperaturno niso odvisni.
Izvedbeni primer 2
Na sliki 2 je prikazano integrirano vezje 101 s pomožnim bremenskim vezjem 102. Ob vklopu lastnega segrevanja 103 se poveča tok skozi merjeno integrirano vezje 101. Zaradi večjega toka se poveča moč in posledično se poveča temperatura. Testni vektorji 104 predstavljajo režim delovanja integriranega vezja ter vhodno merjeno količino. Testni rezultati 105 so izhodni oziroma merjeni signali na katerih se lahko tudi izvede kalibracija oziroma uravnavanje 106.
Pri tem izvedbenem primeru ima integrirano vezje 101 na voljo še dodatni signal/termometer 108, ki daje informacijo o trenutni temperaturi merjenega integriranega vezja. Prav tako je mogoče nastaviti referenčno vrednost signala VR(T0) 107. Merilnika zato ni potrebno umeriti. Z merjenjem signala termometra 108 je moč določiti temperaturo integriranega vezja 101. Pri temperaturi To+ ΔΤ je uporabljena napetost VR + AVR kot vir za temperaturno kompenzacijo parametrov testiranega vezja.
Za vsak parameter Pi(T)...Pn(T) velja, da mora biti po uravnavanju Pi(Tv)-Pj(T0)=PT, pri čemer je PT neka ciljna vrednost. Za parameter, ki ne sme biti temperaturno odvisen je PT=0 za vsak To in Tv. To velja
-4tudi za temperaturo To, to je začetno temperaturo, kot tudi za temperaturo Tv, temperaturo po lastnem segrevanju.
Izvedbeni primer 3
Slabost izvedbenega primera 1 in izvedbenega primera 2 je zahteva za dodatno zunanje bremensko vezje 102, ki poveča porabo merjenega integriranega vezja. Pri izvedbenem primeru 3 (Slika 3) je bremensko vezje integrirano. S pogojem za vklop lastnega segrevanja 103 (programiranje ukaza, testni vektorji) se poveča tok skozi bremenske tranzistorje 109 (H1-H4) v integriranem vezju. Ti bremenski tranzistorji delujejo kot grelni elementi.
Izvedbeni primer 4
Pri izvedbenem primeru 4 (Slika 4) ob vklopu lastnega segrevanja 103 skozi MOS tranzistorje 110, ki predstavljajo grelne elemente, steče tok. MOS tranzistorji so enakomerno razporejeni po površini integriranega vezja 101. To omogoča skrajšanje časovne konstante segrevanja saj ni temperaturnega gradienta po integriranem vezju kar pomeni, da se lahko segreva z večjo intenzivnostjo.
Na sliki 5 je prikazan potek merjenega signala v odvisnosti od časa, ki velja za vse izvedbene primere. Prva meritev je izvedena v času t1# ko gretje še ni vključeno. Ob času ts je vključen tok, zaradi katerega se integrirano vezje začne greti. Po določenem času (ob času t2), ko temperatura integriranega vezja dovolj naraste, se ponovno izvede meritev.
Claims (5)
1. Postopek za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij z izvedbo kalibracije in/ali sortiranja integriranih vezij na podlagi temperaturnega koeficienta merilnih podatkov električnih signalov integriranega vezja pri dveh temperaturah, označen s tem, da je kalibrirana le referenčna vrednost pri poljubni temperaturi kar omogoča kalibracijo parametrov pri poljubni drugi temperaturi, ki je dosežena z lastnim segrevanjem.
2. Naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij označena s tem, da vsebuje merjeno integrirano vezje in dodatno vezje, ki povzroči povišanje temperature integriranega vezja.
3. Naprava po zahtevku 2, označena s tem, da je dodatno vezje zunanje, torej ločeno od integriranega vezja.
4. Naprava po zahtevku 2, označena s tem, da jedodatno vezje del integriranega vezja samega.
5. Naprava po zahtevkih 2 -4, označena s tem, da dodatno vezje predstavljajo eden ali več integriranih grelnih elementov razporejenih simetrično glede na vezje.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SI201200050A SI24004A (sl) | 2012-02-17 | 2012-02-17 | Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij |
| PCT/SI2013/000001 WO2013122551A1 (en) | 2012-02-17 | 2013-01-16 | Method and device for testing and adjusting the temperature coefficient of integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SI201200050A SI24004A (sl) | 2012-02-17 | 2012-02-17 | Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SI24004A true SI24004A (sl) | 2013-08-30 |
Family
ID=48142058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SI201200050A SI24004A (sl) | 2012-02-17 | 2012-02-17 | Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij |
Country Status (2)
| Country | Link |
|---|---|
| SI (1) | SI24004A (sl) |
| WO (1) | WO2013122551A1 (sl) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542126B1 (ko) | 2003-04-29 | 2006-01-11 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러 |
| US7085667B2 (en) | 2003-05-19 | 2006-08-01 | Analog Microelectronics, Inc. | System and method of heating up a semiconductor device in a standard test environment |
| US7261461B2 (en) * | 2004-09-23 | 2007-08-28 | Microbridge Technologies Inc. | Measuring and trimming circuit components embedded in micro-platforms |
| US8241925B2 (en) * | 2009-11-24 | 2012-08-14 | Atmel Corporation | Calibration of temperature sensitive circuits with heater elements |
-
2012
- 2012-02-17 SI SI201200050A patent/SI24004A/sl not_active IP Right Cessation
-
2013
- 2013-01-16 WO PCT/SI2013/000001 patent/WO2013122551A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013122551A1 (en) | 2013-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384395B2 (en) | Circuit for controlling temperature and enabling testing of a semiconductor chip | |
| US9423460B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
| US7734440B2 (en) | On-chip over-temperature detection | |
| EP3066487A1 (en) | Hall sensor readout system with offset determination using the hall element itself | |
| US7524107B1 (en) | Dual purpose output thermostat | |
| TW201840992A (zh) | 免於變動之晶粒上電壓降檢測器 | |
| ES2742248T3 (es) | Aparato de medición de temperatura y procedimiento de medición de temperatura | |
| JPS59182535A (ja) | オンチップトランジスタしきい値電圧モニタおよびその使用方法 | |
| SI24004A (sl) | Postopek in naprava za testiranje in uravnavanje temperaturnega koeficienta integriranih vezij | |
| EP2746790B1 (en) | Method and circuit for measuring own and mutual thermal resistances of a magnetic device | |
| US9310261B2 (en) | Production-test die temperature measurement method and apparatus | |
| US10393597B2 (en) | Over-temperature detector with test mode | |
| JPS62274635A (ja) | 集積回路 | |
| Sato | Stability test of industrial platinum resistance thermometers at 450° C for 1000 hours | |
| Farkas | Fundamentals of Thermal Transient Measurements | |
| Demling et al. | Best practices for deploying thermocouple instruments | |
| RU2653962C1 (ru) | Способ автоматизированного определения теплового сопротивления переход - корпус силовых полупроводниковых приборов в корпусном исполнении | |
| Frankiewicz et al. | Measurement of the temperature inside standard integrated circuits | |
| Glavanovics et al. | Indirect In-Situ Junction Temperature Measurement for Condition Monitoring of GaN HEMT Devices during Application Related Reliability Testing | |
| Bakerenkov et al. | Estimation of the Radiation Hardness of Bipolar Voltage Comparators in Wide Operation Temperature Range | |
| CN115792549A (zh) | 热阻的测试系统与测试方法 | |
| Mcandrew | Guest Editorial Special Section on the 2015 IEEE International Conference on Microelectronic Test Structures (ICMTS) | |
| Drakin et al. | Automated Control of Die-to-Case Thermal Resistance in Integrated Circuit Packages of Pulse Voltage Converters | |
| US20130334531A1 (en) | Systems and methods for measuring temperature and current in integrated circuit devices | |
| Janicki et al. | Real time temperature monitoring of ICs with boundary temperature scan |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OO00 | Grant of patent |
Effective date: 20130923 |
|
| KO00 | Lapse of patent |
Effective date: 20220222 |