SE535621C2 - Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET - Google Patents

Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET

Info

Publication number
SE535621C2
SE535621C2 SE1150203A SE1150203A SE535621C2 SE 535621 C2 SE535621 C2 SE 535621C2 SE 1150203 A SE1150203 A SE 1150203A SE 1150203 A SE1150203 A SE 1150203A SE 535621 C2 SE535621 C2 SE 535621C2
Authority
SE
Sweden
Prior art keywords
region
jfet
conductivity type
drain
dual
Prior art date
Application number
SE1150203A
Other languages
English (en)
Other versions
SE1150203A1 (sv
Inventor
Klas-Haakan Eklund
Lars Vestling
Original Assignee
Eklund Innovation K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eklund Innovation K filed Critical Eklund Innovation K
Priority to SE1150203A priority Critical patent/SE535621C2/sv
Priority to US14/003,530 priority patent/US8969925B2/en
Priority to EP12754805.5A priority patent/EP2684217A4/en
Priority to PCT/SE2012/050234 priority patent/WO2012121650A1/en
Publication of SE1150203A1 publication Critical patent/SE1150203A1/sv
Publication of SE535621C2 publication Critical patent/SE535621C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Abstract

Halvledarelement innefattande ett substrat (22), en kropps-region (25) angränsande till ytan (24) på substratet (22), ensource-kontaktregion (26) inom kroppsregionen (25), en drain- kontaktregion(22) (27) angränsande till ytan (24) (25), på substratet en dual-JFET-(25) och separerad från kroppsregionen(33) och (36) gate-region belägen mellan(27), en lateral JFET-kanalregion (24) på (22) kroppsregionendrain-kontaktregionensom är substratet och (25) angränsande till ytanbelägen mellan kroppsregionen (27), och drain-kontaktregionen(32)(25), varvid en, vertikal JFET-gate-region är anordnad huvudsakligen omsluten av kroppsregionen en vertikal(34) (32) JFET-kanalregion är anordnad mellan den vertikala JFET-gate-regionen (25) huvudsakligen omsluten av' kroppsregionen(33), (35)dual-JFET-gate- och dual-JFET-gate-regionen en drain-regionmellan (27), reducerad resistans anordnad(33) (23) med regionen och drain-kontaktregionen och en begravd ficka (25), är belägen under en del av kroppsregionenunder dual-JFET-gate-regionen (33) (34) och under den vertikala JFET-kanalregionen (35) och drain-regionen med reducerad resistans.

Description

15 20 25 30 535 B21 I Fig. 1, som är densamma som Fig. 1 i US 5,146,298, visas ovannämnda lågspännings MOS anordning i serie med 2 JFETS med gemensam source och drain, och där nu regionen 11 har delats upp i regioner 11A, llB och llC. fickan 11, Regionen 11A är en del av nära intill source-regionen 13. l1B är en del av fickan ll under regionen 15, och llC är en del av fickan 11 nära intill drain-kontaktregionen 16. För en genombrottsspän- ning av ungefär 1OV där avståndet 6 mellan gate och drain är ungefär 0,5um kommer on-resistansen och strömmen att huvud- sakligen bestämmas av spridningsresistansen. i regionen 11A och i regionen llC. Vidare när strömmen gär från source till drain genom skiktet ll är längden på banan ungefär 2,5pm (djupet på skiktet 15 är typiskt lum) jämfört med längs ytan O,5um, kommer regionen 14, n-top, att öka on-resistansen.
För att övervinna detta problem föreslås en ny anordning där regionen 11B och regionen 1lC är mycket kraftigt ledande och regionen 11A är utförd som en mycket aktiv vertikal JFET med längden 0,5um till 0,5um), JFETen vid ytan. (djupet i figuren i regionen 15 är reducerat och motsvarande i längd vid den horisontella En anordning uppfyllande detta utmärks av att en vertikal JFET-gate-region är anordnad huvudsakligen omsluten av kroppsregionen, en anordnad vertikal JFET-kanalregion är mellan den vertikala JFET-gate-regionen huvudsakligen omslu- ten av kroppsregionen och en dual-JFET-gate-region, en drain- region med reducerad resistans är anordnad mellan nämnda dual-JFET-gate-region och drain-kontaktregionen, och en be- gravd ficka är belägen under en del av kroppsregionen, under nämnda dual-JFET-gate-region och under den vertikala JFET- kanalregionen och drain-regionen med reducerad resistans. 10 15 20 25 30 535 B21 Uppfinningen kommer nu att beskrivas närmare med hjälp av icke begränsande utföringsformer visade på de bifogade rit- ningsfigurerna.
Fig. 1 visar, som nämnts ovan, en ritning från den ovan nämn- da kända tekniken, och där regionen 11 har delats upp i regi- oner 11A, llB och llC för förklaring av skillnaden i förhål- lande till föreliggande uppfinning.
I Fig. 2 visas en tvärsnittsvy av en MOS-transistor i enlig- het med föreliggande uppfinning, med en utdragen drain-region som är en parallell kombination av en lateral dubbelsidig JFET eller eventuellt enkelsidig JFET och en vertikal dubbel- sidig JFET bildad på en halvledarskiva 21.
Fig. 3 visar ett kretsschema för MOS-transistorn med en ut- dragen drain som är en parallell kombination av en lateral dubbelsidig JFET eller eventuellt enkelsidig JFET och en vertikal dubbelsidig JFET visad i Fig. 2.
Föreliggande uppfinning hänför sig till en praktisk implemen- tering av ett halvledarelement, i vilket ett substrat 22 av en första ledande typ är gjord av, till exempel, ett material av p-typ, dopat med 1x10m atomer per cma. Ett typiskt djup pà substratet 22 är l00um. En begravd ficka 23 av en andra le- dande typ, till exempel av material av n-typ, dopad med 5xlO“ atomer per cnf är anordnad i substratet 22. fickan 23 sträcker sig till ett djup av, Den begravda till exempel, lum under ytan 24 pà skivan 21. Dopningsnivàerna och dimensioner- na som är angivna här och här nedan är för en anordning med en genombrottsspänning av ungefär l0V. 10 15 20 25 30 535 621 Delvis berörande fickan 23 är anordnat en kroppsregion 25 av den första ledande typen, 1xlOm till exempel av ett material av p- 3 typ: dopat med atomer per cm. sträcker sig typiskt till ett djup av O,5um under ytan 24 på Kroppsregionen 25 skivan 21. En source-kontaktregion 26 av den andra ledande typen, till exempel av material av n-typ, dopad med mellan 1018 och 1020 atomer per cm3 är belägen inuti kroppsregionen 25. Source-kontaktregionen 26 sträcker sig, till exempel, till ett djup av 0,2um under ytan 24 på skivan 21.
En drain-kontaktregion 27 av den andra ledande typen, till exempel av ett material av n-typ, dopad med mellan 1019 och 1020 atomer per cm3 är anordnad angränsande till ytan 24 men separerad från kroppsregionen 25. Drain-kontaktregionen 27 sträcker sig, till exempel, till ett djup av 0,2pm under ytan 24 på skivan 21.
En source-kontaktregion 28 är placerad på ytan 24 i elektrisk kontakt med kroppsregionen 25 och en source-kontaktregiondel av source-kontaktregionen 26. En drain-kontakt 29 är placerad på ytan 24 i elektrisk kontakt med drain-kontaktregionen 27.
Ett isolerande skikt 30 är placerat på ytan 24 av skivan 21.
En gate-kontakt 31 är placerad på det isolerande skiktet 30 över en kanalregiondel hos kroppsregionen 25.
Delvis i kroppsregionen 25 är en vertikal JFET-gate-region 32 av den första ledande typen anordnad. Mellan kroppsregionen 25 och regionen 27 är en dual-JFET-gate-region 33 av den första ledande typen belägen. Den vertikala JFET-gate-regio- nen 32 och dual-JFET-gate-regionen 33 är, till exempel, av material av p-typ, båda dopade med lx10“ atomer per cmz. Den vertikala JFET-gate-regionen 32 och dual-JFET-gate-regionen 33 sträcker sig nedåt från ytan 24 till ett djup av, till 10 15 20 25 30 535 621 exempel, 0,5um. Dual-JFET-gate-regionen 33 är ansluten till jord vid ytan 24 i ett plan icke visat i Fig. 2.
Mellan den vertikala JFET-gate-regionen 32 och dual-JFET- gate-regionen. 33 är en vertikal JFET-kanalregion 34 av den andra ledande typen belägen. Mellan dual-JFET-gate-regionen 33 och drain-kontaktregionen 27 är en drain-region 35 med reducerad resistans av den andra ledande typen belägen. Den vertikala JFET-kanalregionen 34 och drain-regionen 35 med reducerad resistans är, till exempel, av naterial av n-typ båda dopade med lxl0r7 atomer per cm3. Den vertikala JFET- kanalregionen 34 och drain-regionen 35 med reducerad resi- stans sträcker sig nedåt från ytan 24 till ett djup av, till exempel, O,5um.
Ovanför dual-JFET-gate-regionen 33 är en lateral JFET-kanal- region 36 eu/ den andra ledande typen belägen. Den laterala JFET-kanalregionen 36 är, dopat med 6xl0u till exempel, av material av n-typ, atomer per cmz. Den laterala JFET-kanal- regionen 36 sträcker sig nedåt från ytan 24 till ett djup av, till exempel, 0,2 um. Ett avstånd mellan en kant av kroppsre- till 1 um. En symmetrilinje 39 används för att visa pla- gionen 25 och en kant av drain-kontaktregionen 27 är, exempel, ceringen av en andra halva av transistorn i en spegelbild av den första halvan visad i Fig. 2.
Ovanför dual-JFET-gate-regionen 33 och den laterala JFET- kanalregionen 36 är en lateral JFET-gate-region 38 av den första ledande typen belägen. Den laterala JFET-gate-regionen 38 är, till exempel, av material av p-typ, dopat med 3x10n atomer per cmÅ Den laterala JFET-gate-regionen 38 sträcker sig nedåt från ytan 24 till ett djup av, 0,05um. till exempel, Den laterala JFET-gate-regionen 38 är elektriskt 10 15 20 25 30 535 B21 ansluten till jord med en kontakt vid ytan 24 eller i ett plan icke visat i Fig. 2. Den laterala JFET-gate-regionen 38 och dual-JFET-gate-regionen 33 kan också vara jordade i pla- net visat genom utsträckning av kroppsregionen 25 för att komma i kontakt med JFET-gate-regionerna 33 och 38, med givna mellanrum regelbundet åtskilda från varandra. Den laterala JFET-gate-regionen 38 är valfri och om den är avlägsnad är JFElT-kanalregionen 36, till exempel, dopad med 3xl012 atomer per cmz .
Anordningen visad i Fig. 2 kan också fungera som en bipolär transistor med source-kontaktregionen 26 fungerande som en emitter, kroppsregionen 25 fungerande som en bas och den vertikala JFET-kanalregionen 34, den laterala JFET-kanal- regionen 36, den begravda fickan 23, drain-regionen 35 med reducerad resistans och drain-kontaktregionen 27 fungerande som en utdragen kollektor.
Fig. 3 visar ett kopplingsschema för en MOS-transistor med en utdragen drain som är en parallell kombination av en lateral dubbelsidig JFET eller eventuellt enkelsidig JFET och en vertikal dubbelsidig JFET visad i Fig. 2. MOS-transistorn 40 styrs av en gate-kontakt 42. Ström genom MOS-transistorn 42 rör sig från en source-kontakt 41 genom MOS-transistorn 40, genom den utdragna drain-regionen till drain-kontakten 46.
Den utdragna drain-regionen innefattar en parallell kombina- tion av en lateral dubbelsidig JFET 43 och en vertikal dub- belsidig JFET 44 i serie med en resistor 45. Gaten på den laterala dubbelsidiga JFETen 43 är ansluten till jord 47 och gaten på den vertikala dubbelsidiga JFETen 44 är ansluten till jord 48. 10 15 20 25 535 621 Source-kontakten 41 och gate-kontakten 42 hos MOS-transistorn 40 motsvarar source-kontaktregionen 26 resp. 31 i Fig. 2. gate-kontakten Kanalen hos den laterala JFETen 43 motsvarar den laterala JFET-kanalregionen 36 i Fig. 2. Den jordade gaten 47 hos den laterala dubbelsidiga JFETen motsvarar dual-JFET- gate-regionen 33 och den laterala JFET-gate-regionen 38.
Kanalen hos den vertikala dubbelsidiga JFETen 44 motsvarar Fig. 2. den vertikala JFET-kanalregionen 34 i Den jordade gaten 48 hos den vertikala dubbelsidiga JFETen 44 motsvarar den vertikala dual-JFET-gate-regionen 33 och JFET-gate- regionen 32. Resistorn 45 motsvarar den begravda fickan 23 och drain-regionen 35 med reducerad resistans i Fig. 2.
En kraftanordning implementerad i en 65nm CMOS-teknologi med gate~oxidtjocklek av 5nm och en kanallängd av runt 0,2 um enligt föreliggande utföringsform kommer att uppnå en on- resistans av ungefär 1 ohmmm och en maximal drain-ström över l A/nm1 vilket är åtminstone 2-3 gånger bättre än vad som hittills visats och bör möta prestandaspecifikationerna för t.ex. en integrerad WLAN-lösning i frekvensområdet av 2-5 GHz. [T.ex. A. Mai, H. Rucker, R. Sorge, D. Schmidt och C.
Wipf, ”Cost-Effective Integration of RF-LDMOS Trangistors in 0.13 um CMOS Technology", IEEE Topical Meeting on Silicon Monolithic 'O9), Integrated Circuits 2009.] in RF Systems (SiRF sidorna 1-4,

Claims (8)

10 15 20 25 30 535 621 Patentkrav
1. l. Halvledarelement innefattande: k ä n n e t e c k n a t ett substrat (22) av en första ledande typ, (25) ledande typen som angränsar till en yta (22), en kroppsregion av halvledarmaterial av den första (24) hos sub- stratet (24) varvid source-kontaktregionen av halvledarmaterial av en (26) är inom kroppsregionen (25) och angränsar till ytan av sub- stratet (22), en source-kontaktregion andra ledande typ, en drain-kontaktregion (27) andra ledande typen som angränsar till ytan stratet (22) av halvledarmaterial av den (24) av sub- och är separerad från kroppsregionen (25), en dual-JFET-gate-region (33) av halvledarmaterial av den första ledande typen belägen mellan kroppsregionen (25) och drain-kontaktregionen (27), en lateral JFET-kanalregion (36) den andra ledande typen som angränsar till ytan substratet (22) och som är belägen mellan kroppsregionen (25) (27), en del av den laterala JFET-kanalregionen (33) av halvledarmaterial av (24) av och drain-kontaktregionen varvid åtminstone (36) och ytan sträcker sig mellan dual-JFET-gate-regionen (24) på substratet (22), av att en vertikal JFET-gate-region (32) av den första ledande typen är anordnad huvudsakligen av halvledarmaterial omsluten av kroppsregionen (25), en vertikal JFET-kanalregion (34) av halvledarmaterial av den andra ledande typen är anordnad mellan den verti- (32) kala JFET-gate-regionen huvudsakligen omsluten av 10 15 20 25 535 621 9 kroppsregionen (25) och nämnda dual-JFET-gate-region (33), - en drain-region (35) med reducerad resistans av halvle- darmaterial av den andra ledande typen anordnad mellan dual-JFET-gate-regionen (33) och drain-kontaktregionen (27), och - en begravd ficka (23) av halvledarmaterial av en andra ledande typ som är belägen under en del av kroppsregio- nen (25), under dual-JFET-gate-regionen (33) och under den vertikala JFET-kanalregionen (34) och drain-regionen (35) med reducerad resistans.
2. Halvledarelement enligt krav 1, varvid den vertikala JFET- kanalregionen (34) och drain-regionen (35) med reducerad resistans är anordnade att angränsa till ytan (24) på sub- Stratet (22).
3. Halvledarelement enligt krav 1, varvid nämnda vertikala (34) (35) resistans är anordnade isolerade från ytan (24) på substratet (22). JFET-kanalregion och drain-regionen med reducerad
4. Halvledarelement enligt krav 1, varvid nämnda JFET- kanalregion (34) och drain-regionen (35) med reducerad resi- stans sträcker sig nedåt från ytan (24) pà substratet (22) till åtminstone samma djup som djupet på nämnda dual-JFET- gate-region (33).
5. Halvledarelement enligt krav 4, varvid nämnda JFET- kanalregion (34) och drain-regionen (35) med reducerad resi- stans sträcker sig nedåt frán ytan (24) pà substratet (22) till ett djup av åtminstone O,5um. 10 535 621 lO
6. Halvledarelement enligt krav 1, (33) varvid nämnda dual-JFET- gate-region angränsar till ytan (24) på substratet (22).
7. Halvledarelement enligt krav l, (38) typen är belägen ovanför den laterala JFET-kanalregionen (33). varvid en lateral JFET- gate-region av halvledarmaterial av den första ledande (36) och dual-JFET-gate-regionen
8. Halvledarelement enligt krav l, varvid halvledarelementet är en fälteffekttransistor med isolerad gate med en utdragen gate-region.
SE1150203A 2011-03-08 2011-03-08 Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET SE535621C2 (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE1150203A SE535621C2 (sv) 2011-03-08 2011-03-08 Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET
US14/003,530 US8969925B2 (en) 2011-03-08 2012-03-01 Semiconductor element
EP12754805.5A EP2684217A4 (en) 2011-03-08 2012-03-01 SEMICONDUCTOR COMPONENT
PCT/SE2012/050234 WO2012121650A1 (en) 2011-03-08 2012-03-01 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE1150203A SE535621C2 (sv) 2011-03-08 2011-03-08 Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET

Publications (2)

Publication Number Publication Date
SE1150203A1 SE1150203A1 (sv) 2012-09-09
SE535621C2 true SE535621C2 (sv) 2012-10-16

Family

ID=46798444

Family Applications (1)

Application Number Title Priority Date Filing Date
SE1150203A SE535621C2 (sv) 2011-03-08 2011-03-08 Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET

Country Status (4)

Country Link
US (1) US8969925B2 (sv)
EP (1) EP2684217A4 (sv)
SE (1) SE535621C2 (sv)
WO (1) WO2012121650A1 (sv)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008593B2 (en) * 2014-12-19 2018-06-26 Mediatek Inc. Radio frequency semiconductor device
CN104966736A (zh) * 2015-06-01 2015-10-07 电子科技大学 一种射频ldmos器件及其制造方法
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法
US20230197846A1 (en) * 2021-12-17 2023-06-22 Infineon Technologies Austria Ag Power semiconductor device and methods of producing a power semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146298A (en) * 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US6639277B2 (en) 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6613622B1 (en) * 2002-07-15 2003-09-02 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
US7741661B2 (en) 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US7064407B1 (en) * 2005-02-04 2006-06-20 Micrel, Inc. JFET controlled schottky barrier diode
US8168466B2 (en) * 2007-06-01 2012-05-01 Semiconductor Components Industries, Llc Schottky diode and method therefor
US7915704B2 (en) * 2009-01-26 2011-03-29 Freescale Semiconductor, Inc. Schottky diode
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation

Also Published As

Publication number Publication date
US8969925B2 (en) 2015-03-03
EP2684217A4 (en) 2014-08-06
US20140001517A1 (en) 2014-01-02
EP2684217A1 (en) 2014-01-15
WO2012121650A1 (en) 2012-09-13
SE1150203A1 (sv) 2012-09-09

Similar Documents

Publication Publication Date Title
US11735589B2 (en) S-contact for SOI
US11069805B2 (en) Embedded JFETs for high voltage applications
US8039899B2 (en) Electrostatic discharge protection device
US10535730B2 (en) High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
US7741670B2 (en) Semiconductor decoupling capacitor
US20140231884A1 (en) Bootstrap mos for high voltage applications
US9117673B2 (en) Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor
JP2015523723A (ja) 高電圧接合型電界効果トランジスタ
TWI548029B (zh) 半導體元件及其操作方法以及抑制漏電的結構
SE535621C2 (sv) Halvledarkomponent bestående av en lateral JFET kombinerad med en vertikal JFET
JP2016162910A (ja) 半導体装置
KR101414777B1 (ko) 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법
CN108063134B (zh) 一种基于soi工艺的nmos器件及其构成的静电保护电路
US11532609B2 (en) ESD device with fast response and high transient current
US9196610B1 (en) Semiconductor structure and electrostatic discharge protection circuit
US20150048451A1 (en) Semiconductor device and manufacturing method for the same
Heringa et al. Innovative lateral field plates by gate fingers on STI regions in deep submicron CMOS
TWI582947B (zh) 半導體結構與靜電放電防護電路
CN103681823A (zh) 半导体装置
TW200618246A (en) MOS circuit arrangement
JP2002076284A (ja) 半導体装置