SE519386C2 - Komparatorkrets och förfarande för att driva en komparatorkrets - Google Patents

Description

519 586 2 För att övervinna sådana problem har olika komparatorkretsar föreslagits. I fig. 1 visas ett exempel på en sådan komparatorkrets. Kretsen i fig. 1 erbjuder CMOS- utmatningsnivåer och har potentialen att fungera vid hög hastighet på grund av den korta tidskonstanten hos det regenerativa bipolära hållelementet bildat av transistorerna Ql och Q2. nMOS-transistorerna M1 och M2 bildar en ingång lämplig för kopplade kondensatorkretsar. Resistorerna Rl och R2 innefattar en last för inmatningssteget i förförstärkningsfasen då klockan ® är låg, och för bipolärhållelementet under jämförelsefasen som startar då ® går hög. Bipolärhållelementet buffras av emitterföljare Q3 och Q4 för att inte försämra regenerationstidskonstanten p.g.a. lasten hos differentialsteget Q5 och Q6, vilket skulle minska hastigheten hos responsen. Differentialsteget styr strömmen 2xI3 till antingen strömspegeln M5, M6 eller till strömspegeln M7, M8 i beroende av hållelementbeslutet. Följaktligen kommer nodspänningarna a, och a_ gå i motsatta riktningar till hög och låg nivå beroende på strömstyrningen. Den önskade drivningskapaciteten levereras av buffrarna Bl och B2.

Komparatorn i fig. l representerar en vanligtvis använd teknik, vari CM-spänningen hos bipolärhållelementutmatningen kommer att vara av mindre betydelse eftersom den samverkar med differentialsteget Q5 och Q6. Också på grund av användningen av bipolärtransistorer kommer till och med det låga :O,7 volts differentiella omfånget vara adekvat för att till fullo dirigera 2xI3-strömmen. Fördröjningen till noderna at är sedan beroende på kvoten mellan de parasitiska kondensatorerna C: och förspänningsströmmen I3, som kan väljas godtyckligt inom vissa intervall. Således erhålls en ökad hastighet till kostnad av en ökad energiförbrukning. Svängningshastigheten förbättras också med lägre lastkapacitans, vilket innebär att buffrarna borde ha en mindre ingångskapacitans. Följaktligen kanske ett ökat antal buffertsteg är nödvändigt för att erbjuda tillräcklig drivning, 5'19 SÉBÖ ..H.. ...,. . , . . H .HJ . H .. . ... ._ . . . ,..,. ... . .. , . . 1.... ... ..... _ .. 3 _ . ,., ,,. . ,. .. . .. , _ _: M . R.. men vilket faktiskt tillfogar ytterligare fördröjning till komparatorn.

REDOGÖRELSE FÖR UPPFINNINGEN Det är följaktligen ett syfte med föreliggande uppfinning att åstadkomma en komparatorkrets för en analog-till- digitalomvandlare som använder ett bipolärhållelement för att erhålla en adekvat hastighet, och som åstadkommer en utmatning lämplig för att användas i CMOS-kretsar.

Det är i detta avseende ett särskilt syfte med uppfinningen att åstadkomma en sådan komparatorkrets, som sörjer för ett snabbt nivåskift med en obetydlig ökning i energiförbrukning.

Ett ytterligare syfte med föreliggande uppfinning är att åstadkomma en sådan komparatorkrets med hög drivkapacitet, som reducerar mängden utmatningsbuffring som krävs. Ännu ett syfte med föreliggande uppfinning är att åstadkomma en sådan komparatorkrets, som är noggrann, precis, effektiv, enkel och överkomlig.

Dessa syften bland andra uppnås medelst en komparatorkrets innefattande ett inmatningssteg, företrädesvis ett differentialsteg, för mottagning av en inmatningssignal, ett bipolärt hållelementsteg, företrädesvis bestående av ett par bipolära transistorer, kopplat till inmatningssteget för att utföra ett hållelementbeslut baserat på inmatningssignalen, organ för att förstärka hållelementutmatningen till en nivå lämplig för CMOS-kretsar och en utgång, företrädesvis en differentiell utgång. Enligt uppfinningen innefattar organet för förstärkning åtminstone en och företrädesvis två tappningstransistorer, företrädesvis bipolärtransistorer, kopplade till hållelementsteget för att, i beroende av hållelementbeslutet, tappa en kollektorström från hållelementsteget, medan hållelementbeslutet därav lämnas 519 536 ,U,.H..xhM .W opåverkat, så att en strömförstärkning av hållelementsteget kan användas för att förstärka en förspänningsström hos hållelementsteget för att därigenom sörja för förstärkningen.

Genom att förstärka hållelementets förspänningsström till en avsevärt större ström, vilken ström används för att växla tillståndet hos utmatningen, åstadkoms ett större spänningsomfång än omfånget för hållelementsteget självt. en uppfinningsenlig analog-till-digitalomvandlare innefattar ett flertal av den ovan beskrivna komparatorkretsen.

Ytterligare ett syfte med föreliggande uppfinning är att åstadkomma ett förfarande för att driva en komparator för en analog-till-digitalomvandlare, vilket erbjuder en utmatning lämplig för att användas i CMOS-kretsar, och vilket sörjer för en snabb jämförelse med lägre energiförbrukning.

Dessa syften bland andra uppnås medelst ett förfarande vari: (i) en inmatningssignal, företrädesvis en differentiell signal, matas till ett differentiellt inmatningssteg, (ii) ett hållelementbeslut utförs baserat på inmatningssignalen i ett bipolärt hållelementsteg kopplat till inmatningssteget, och en utmatningssignal, företrädesvis en differentiell utmatningssignal, utmatas därifrån i beroende av beslutet, (iii) utmatningssignalen förstärks till en nivå lämplig för att matas in till CMOS-kretsar och (iv) den förstärkta utmatningssignalen matas ut genom en utgång.

Förfarandet innefattar de uppfinningsenliga kännetecknen att i beroende av hållelementbeslutet tappas en kollektorström från hållelementsteget, medan hållelementbeslutet därav lämnas opåverkat, medelst en tappnings- eller nivåskifttransistor kopplad till det bipolära hållelementsteget, och en 5'19 šåšó ;'fl”;ÉÉ."P“::”fÜ: É=Ü 5 É ' É strömförstärkning av nämnda bipolära hållelementsteg används för att förstärka en förspänning hos det bipolära hållelementsteget för att därigenom sörja för förstärkningen av utmatningssignalen.

Föreliggande uppfinning använder den överflödiga drivkapaciteten hos det bipolära hållelementsteget för att ladda ur nivåskiftningsnoder lokaliserade vid utmatningssidan hos tappnings- eller nivåskifttransistorn och således erhålls ett stort utmatningsomfång med låga fördröjningar och liten energiförbrukning. Umatningsomfånget matchas med lätthet till det totala omfånget för spänningstillförselsignaler hos CMOS- kretsar.

Ytterligare kännetecken hos uppfinningen och fördelar med densamma kommer bli uppenbara från den detaljerade beskrivningen av föredragna utföringsformer av föreliggande uppfinning given här nedan och de medföljande figurerna l-8, vilka endast presenteras i illustrativa syften och skall således inte vara begränsande för uppfinningen.

KORT BESKRIVNING AV RITNINGARNA Genomgående i figurerna används följande förkortningar: Q betecknar en bipolär transistor, M betecknar en MOS-transistor, Q betecknar en klocka, R betecknar en resistor, C betecknar en parasitisk kapacitans eller en kondensator, B betecknar en buffert, V betecknar en spänning, I betecknar en ström, INV betecknar en inverterare och nedsänkta bokstäver betecknar i allmänhet olika noder i de respektive kretsarna.

Fig. 1 illustrerar en typisk komparatorkrets enligt teknikens ståndpunkt.

Fig. 2a illustrerar en komparatorkrets enligt en första föredragna utföringsform av föreliggande uppfinning. 519 386 6 Fig. 2b illustrerar en förspänningsgenereringskrets att användas med komparatorkretsen i fig. 2a.

Fig. 3a-c är diagram som illustrerar typiska nodspänningar i komparatorkretsen i fig. 2a under en klockcykel; fig. 3a visar klockspänningar, fig. 3b visar spänningar vid noder a och b och fig. 3c visar spänningar vid noder c, d, e och q.

Fig. 4 illustrerar den fundamentala strukturen hos komparatorkretsen i fig. 2a innefattande ett bipolärt hållelement och en GB-transistorkrets (GB, gemensambas).

Fig. 5 illustrerar en komparatorkrets enligt en andra föredragna utföringsform av föreliggande uppfinning.

Fig. 6a-c är diagram som illustrerar typiska nodspänningar i komparatorkretsen enligt fig. 5 under en klockcykel; fig. 6a visar klockspänningar, fig. 6b visar spänningar vid noder a och b och fig. 6c visar spänningar vid noder d och e.

Fig. 7a-b illustrerar schematiskt en respektive hållelementkonfiguration med strömförstärkning lika med kvadraten av transistorströmförstärkningen för användning i en komparatorkrets enligt en tredje respektive en fjärde utföringsform av föreliggande uppfinning.

Fig. 8 illustrerar en komparatorkrets enligt en femte föredragen utföringsform av föreliggande uppfinning.

DETALJERAD BESKRIVNING AV UTFÖRINGSFORMER I följande beskrivning i förklarande och inte begränsande syften är särskilda detaljer angivna för att åstadkomma en grundlig förståelse av föreliggande uppfinning. Det skall emellertid vara uppenbart för fackmannen inom området att föreliggande uppfinning kan utövas i andra versioner som avviker från dessa särskilda detaljer. :få (ÜÅ: Éwl: 7 D É.=:'ï5_Å'ïÉÉ °.ÄÉ Föreliggande beskrivning är uppdelad i tio avsnitt, varav det första kort och översiktligt beskriver nyckelaspekter på föreliggande uppfinning. Därefter presenteras ett första föredraget uppfinningsenligt kretsexempel, följt av tre avsnitt avseende en kretsanalys av den första föredragna uppfinningsenliga exemplet: analys i återställsfas, analys i jämförelsefas och slutsatser. Därefter betraktas förspänning hos det första kretsexemplet. Sedan ges en beskrivning av ett andra föredraget uppfinningsenligt kretsexempel och i avsnittet därefter presenteras kort grunddragen i ett tredje respektive ett fjärde föredraget uppfinningsenligt kretsexempel. Slutligen beskrivs ett femte föredraget kretsexempel följt av ett kort avsnitt med fördelar hos föreliggande uppfinning.

Qppfinninqens nyckelaspekter Huvudidén är att använda strömförstärkningen från transistorerna i ett bipolärt hållelement för att förstärka en hållelementförspänningsström till en avsevärt större ström, som sedan används för att växla tillståndet hos en nod, vilket kommer att åstadkomma ett större spänningsomfång än hållelementet självt. Denna nod (eller dessa noder) kommer härefter hänvisas till såsom nivåskiftningsnod(er).

Den stora drivkapaciteten kommer att vara närvarande när hållelementet har gjort sitt beslut och börjat växla. Den ena av de två transistorerna kommer då att slås från så att hela förspänningsströmmen in i den transistorn istället kommer att vara tvungen att gå in i basen hos den andra transistorn. Detta betyder att kollektorströmmen i den andra transistorn kommer att vara förpänningsströmmen (basströmmen) förstärkt med dess strömförstärkning, vilket vanligtvis är över 50 gånger.

Dessutom har bipolära hållelement avsedda för höghastighetsfunktion vanligtvis en betydande förspänningsnivå att börja med. 519 386 8 För att använda denna egenskap måste kollektorströmmen tappas från hållelementet så att den normala hållelementfunktionen ej störs och så att största delen av strömdrivningen kan användas.

Tappningen av strömmen från det bipolära hållelementet kan utföras på flera sätt men implementeras företrädesvis medelst bipolära transistorer för att fullt ut utnyttja drivningskapaciteten hos det bipolära hållelementet. För att erhålla bästa prestanda skall tappningsströmmen ledas direkt till nivåskiftningsnoderna, vilka p.g.a. de höga strömnivåerna kommer utvärdera med hög hastighet.

Genom användning av detta kännetecken kan väldigt snabba komparatorer skapas. Förspänningen av tappningstransistorerna, härefter kallade nivåskifttransistorer om de är direkt anslutna till nivåskiftningsnoderna, kan utformas på ett flertal sätt av fackmannen inom området.

Första föredragna utföringsform jfiq. 2a-b och 3a-c) En implementering av den beskrivna idén visas i fig. 2a-b, vilken erbjuder en lösning till problemet i dagens komparatorer med kompromissande mellan hastighet och energiförbrukning. Den första delen är ett ordinärt bipolärt hållelement innefattande två bipolära transistorer Ql och Q2 med en återställstransistor M4 och ett differentiellt MOS-ingångssteg M1, M2.

Föreliggande uppfinning avser sättet, enligt vilket hållelementbeslutet konverteras till CMOS-nivåer. Enligt denna utföringsform utförs konverteringen primärt medelst användning av ett par bipolära transistorer Q3 och Q4 i gemensambaskoppling. Lösningen till att göra detta arrangemang tillförlitligt och med låg energiförbrukning är emellertid att sörja för en korrekt förspänning av basspänningen hos transistorerna Q3 och Q4. MOS-transistorer M7, M8, M9, Ml0 och förspänningskretsen i fig. 2b åstadkommer denna förspänning, men för att snabbt få en förståelse för den grundläggande 519 386 9 funktionen, kommer basförspänningsbetraktelserna att läggas åt sidan för en stund.

Ett typiskt diagram över nodspänningar under en funktionscykel för komparatorn i fig. 2a-b visas i fig. 3a-c. I fig. 3a visas nodspänningen för klockan F, i fig. 3b visas Va och Vb, dvs. spänningarna vid nod a respektive b och i fig. 3c visas VC, Vd, V¿ och Vq, dvs. spänningarna vid noder c, d, e respektive q.

En funktionscykel innefattar en återställs- respektive en jämförelsefas såsom indikeras i den övre delen av fig. 3a.

Olika funktionsmoder, dvs. återställs-, besluts-, nivåskift-, urladdnings-, insvängnings- och återställningsmod, under återställs- och jämförelsefasen indikeras i nedre delen av fig. 3c. Den följande funktionsbeskrivningen kommer att hänvisa till dessa moder.

I början av återställsfasen går klocksignalen Q låg och följaktligen slås transistorerna M4-M7 till under den initiala återställsfasen (återställningsmoden), så att hållelementet Ql, Q2 nollställes och noderna d, e, q blir förladdade.

Detta förladdade tillstånd hålles under resten av återställsfasen (återställsmoden).

Sedan, i början av jämförelsefasen går klocksignalen ® hög och transistorerna M4-M7 kommer att slå från. Hållelementet kommer då att påbörja utvärdering på grund av obalans i strömmarna till hållelementet jämfört med varje inmatningsspänning (beslutsmoden). I beroende av beslutet kommer en av noderna a respektive b påbörja urladdning mot Vä (nod b i fig. 3b).

Om korrekt basförspänning hos transistorerna Q3 och Q4 antages kommer transistorn ansluten till urladdningsnoden slå till och hålla denna spänning och istället påbörja urladdning av den förladdade noden vid dess kollektor (nivåskiftmoden). 519 586 10 Denna urladdning fortsättes (urladdningsmoden) och slutligen är noden fullt urladdad och stationärt tillstånd nås (insvängningsmoden), vilket fullgör funktionscykeln, se ytterligare avsnittet med basförspänningsbetraktelser.

Då den förladdade noden har urladdats till under tröskelnivån för utgångsinverteraren INVl, INV2 kopplad till noden (INV2 kopplad till nod b via transistor Q4) kommer komparatorutgången slutligen utvärdera. Detta utförs sannolikt under nivåskiftmoden.

Såsom kommer att ses från den följande detaljerade analysen, kommer strömmen som är tillgänglig för urladdning av de förladdade noderna d och e att vara väldigt stor jämfört med förspänningsnivåerna. Analysen kommer att hänvisa till beteckningarna i fig. 4, vilka visar det bipolära hållelementet och GB-transistorkretsen extraherad från fig. 2a.

Analvs av den första föredragna utförinqsformen i återställsfas (fig. 4) I återställsfas tvingar transistorn M4 nodspänningarna för a och b, V; respektive Vb, att bli approximativt lika. Beteckna bas-emitterspänningen hos de bipolära transistorerna under normal förspänning i framåtriktningen med Væm, som i normala fall är omkring 0,6-0,9 volt. Beteckna vidare kollektor- emitterspänningen, under vilken den bipolära transistorn mättas och kollektorströmmen börjar minska med Væüt. Antag nu att basförspänningen VC sätts med ett säkert avstånd från den nedre respektive övre gränsen så att: vBEfw + VCEsat < vc < 2 VBEfw mättas vid alla normala funktionsvillkor. Eftersom transistorerna Ql och Q2 tillsammans tappar strömmen I för bias det differentiella steget kommer spänningarna Va och V¿ båda 519 386 ll vara nära Væw. Bas-emitterspänningarna för transistorerna Q3 och Q4 kommer då bli mindre än Vmm så att: Iea z O och Iaf: z 0 (2) Nivåskifttransistorerna Q3 och Q4 påverkar således inte återställsfasen förutom vad det avser den ytterligare kapacitiva lasten. Den kapacitiva lasten kommer emellertid vara avsevärt mindre än lasten introducerad av transistorerna Ql och Q2 själva eftersom transistorernas Q3 och Q4 bas-emitterdioder inte är kraftigt förspända i framåtriktningen.

Analvs av den första utförinqsformen i iämförelsefas Under jämförelsefasen kan strömmarna Ia och Ib beskrivas som: Ia = Ibias + e) Ib = Ibns (1/2 - 6), -l/2 S 8 S 1/2 (3) Eftersom kretsen är symmetrisk är det tillräckligt att endast analysera inmatningstillståndet vari hållelementet utvärderar, så att Vb kommer att sjunka medan V¿ ökar svagt, dvs. då: s > 0 (4) På grund av det exponentiella förhållandet mellan I och V hos den bipolära bas-emitterdioden kommer Vffldnskningen under hållelementutvärderingen snabbt orsaka att transistorn Ql slås från under beslutsmoden och snart närma si : 9 Im z 0 (5) Om den bipolära strömförstärkningen definieras såsom ß, kommer detta resultera i: Icl = ß Im = 0 (6) 519 386 12 Eftersom den i framriktningen kraftigt förspända bas- emitterdioden hos transistorn Q2 förhindrar Va att stiga långt över den initiala spänningen Vænfl kommer laddningen av Ca vara försumbar och således: IN = 0 (7) så att Ib2 = Ia + Ie3 _ Icl _ Ipa z Ia = Ibias + 8) Detta ger kollektorströmmen för transistorn Q2: Icz = ß Ib: z ß Ibias (1/2 + 5) (9) Fram till att transistorn Q4 slås till kommer urladdningsströmmen i Cb vara: Ipb = Ib + Ieá _ Ic2 _ Ibl z Ib _ Ic2 = Ibias (1/2 ' S) _ ß Ibias (1/2 + 3) (10) Vid normala villkor: ß >> 1, och därför: Ipb z _ß Ibias + s) Såsom kan förstås från ekvation (ll) är urladdningsströmmen stor jämfört med förspänningsströmmen och urladdningen av nod b kommer att vara snabb såsom förväntat från ett bipolärt hållelement. Då V; efter en kort period har urladdats ned till VC-Vguwkommer transistorn Q4 att slås till och börja hålla denna spänningsnivå vid ett konstant värde, vilket definierar nivåskiftmoden. Urladdningsströmmen avledes därför istället via transistorn Q4 så att: I-i I! Ö pb :[04 = :[94 z ß Ibias + s) 519 386 13 där igen ett stort ß antages. Genom att använda gränserna för s och villkoret, vid vilket V¿ kommer sjunka, erhålles att urladdningsströmmen till nivåskiftningsnoden kommer ligga inom intervallet: ß Ibias / 2 S Ic4 S ß Ibias Slutsatser avseende analysen av den första föredragna utföringsformen För att erhålla en urladdningsström i den kända kretsen i fig. 1, som är jämförbar med urladdningsströmmen indikerad av ekvation (13) som resulterar från den föreslagna tekniken, måste förspänningsströmmen hos det andra differentiella steget vara B gånger förspänningsströmmen för inmatningssteget.

Vanligen är ß över 50 och således kan avsevärda energikonsumtionsbesparingar eller prestandaförbättringar erhållas genom att använda den föreslagna tekniken. Detta gäller särskilt då behoven för en kort fördröjning i nivåskiftningssteget är ofrånkomliga.

Eftersom urladdningsströmmen är av denna storleksordning reduceras också kravet på en låg lastkapacitans. Därför kan utmatningsbufferten i de flesta fall reduceras till en enkel inverterare och således undvikes fördröjningarna hos ytterligare buffertsteg.

Basförspänninqsbetraktelser Då nivåskiftningsnoden har urladdats så att nivåskifttransistorn mättas skall spänningen VC inte längre hållas konstant eftersom hållelementet i sådana fall skulle fortsätta driva hållelementströmmen men nu via nivåskifttransistorbasen. Denna ström skulle vara tvungen att levereras av krafttillförseln, vilket resulterar i en onödig energiförbrukning. 519 386 14 H u.- För att tillåta VC att sjunka då antingen Vd eller Ve har urladdats anordnas en MOS-transistor M8 i en emitterföljarkonfiguration för att reglera V¿-spänningen. Dess kollektor ansluts till en annan förladdad nod q och därför, när nod d eller e har urladdats kommer strömflödet istället börja att urladda noden q via nivåskifttransistorbasen och transistorn M8, vilket definierar urladdningsmoden.

Behovet av laddningslagringskapacitet vid noden q är endast l/ß gånger laddningslagringskapaciteten vid noderna d eller e på grund av strömförstärkningen i nivåskifttransistorerna. Detta erhålls enkelt genom de små parasitiska kondensatorerna inherenta i transistorn M8 och dess förladdningstransistor M7.

Noden q kommer därför snabbt urladdas och transistorn M8 kommer inte längre att vara i stånd att hålla V5-spänningen, så att denna spänning kommer nu att sjunka. Då V¿ närmar sig Vä upphör strömflödet och onödig energiförbrukning undvikes. Komparatorn är nu fullt insvängd (insvängningsmod) eftersom dess utmatning redan är utvärderad vid detta steg.

Energiförbrukningen för nivåskiftfunktionen kommer inte att uppträda förrän återställsfasen börjar eftersom ingen ytterligare ström kommer att dras från krafttillförseln under jämförelsefasen då transistorerna M5-M7 är frånslagna. Under de första momenten i återställsfasen kommer noderna d, e och q förladdas igen och den lilla laddningen från krafttillförseln för att förladda dessa noder är den enda energiförbrukningskostnaden som kommer att krävas för nivåskiftfunktionen förutom den lilla förspänningsströmmen i transistorn Ml0 under återställsfasen. Förspänningsströmmen hos transistorn MlO behövs endast för att hålla V¿- spänningsskillnaden mellan återställs- och jämförelsefas försumbar genom att dra åtminstone en liten ström i transistorn M8 under de två faserna. Annars kommer det att finnas en oöverensstämmelse eftersom en nivåskifttransistor kommer att dra basström genom transistorn M8 i jämförelsefasen men inte i 519 386 15 återställsfasen. Transistorn Ml0 kopplas från i jämförelsefasen med hjälp av transistorn M9. Strömkompensationen för transistorerna M9, Ml0 är inte obligatorisk.

Valet av Vp-nivån förtjänar några kommentarer. Ju närmare VC är den övre spänningsgränsen, ju snabbare komparatorrespons kommer att erhållas eftersom hållelementet inte behöver växla så mycket innan nivåskifttransistorerna slår till. Men om VC skulle vara lika med eller vara högre än den övre gränsen kommer det att finnas en stor statisk ström under återställsfasen vilket ökar energiförbrukningen till att börja med, och bortom det, kommer komparatorn misslyckas att fungera primärt på grund av att noderna d och e aldrig kommer förladdas så högt. Å andra sidan, om V; blir lägre än den lägre spänningsgränsen kommer komparatorn snabbt bli långsammare eftersom hållelementtransistorerna mättar då de försöker leverera ström till nivåskifttransitorerna. Slutligen kommer nivåskifttransistorerna inte att slås till över huvud taget och kretsen upphör att fungera. Simuleringar har visat ett användbart intervall av åtminstone 0,6 volt för VC, vilket är enkelt att upprätthålla genom exempelvis förspänningskretsen i fig. 2b om man antar att transistorkvoterna justeras korrekt.

Andra föredragna utförinqsform (fiq. 5 och 6a-c) Ett annat kretsexempel som använder den föreslagna principen visas i fig. 5. Genom en hastig blick på denna krets kan vi se att i återställsfasen och före ett giltigt beslut, är urladdningsströmmen till d och e endast den lilla basströmmen hos transistorerna Ql och Q2. Så fort som beslutet är gjort kommer antingen Ql eller Q2 slås från så att den motsvarande nivåskifttransistorn Q3 eller Q4 kommer att få den hela strömmen Ia eller Ib in i dess bas. Denna ström kommer att förstärkas genom transistorströmförstärkningen och följaktligen kommer nivåskiftströmmen vara, som i det första kretsexemplet, ganska stor. 519 386 16 Denna krets kan emellertid inte urladda en nivåskiftspänning lägre än Vwm eftersom urladdningsvägarna ligger i serie med de framåtriktade bas-emitterdioderna hos antingen transistorn Ql eller transistorn Q2. I motsats därtill kommer det första kretsexemplet urladda till en spänning nära Vä även då urladdningshastigheten för de sista tiondels volten kommer att var låg. Simuleringar visar också att denna andra komparator är långsammare. Men istället elimineras fullständigt behovet av ytterligare förspänningsarrangemang.

Klockpulsspänningar och nodspänningar vid noderna a, b, d och e under en funktionscykel för denna komparatorkretsutföringsform visas i fig. 6a-c. Såsom tidigare indikeras återställs- och jämförelsefaserna i det övre av fig. 6a, medan återställs-, besluts-, nivåskift-, urladdnings-, insvängnings-, och återställningsmoderna indikeras i det nedre av fig. 6c.

Tredje och fjärde föredragna utförinqsformer (Fiq. 7a-b) Användningen av transistorer kopplade i en Darlington-liknande konfiguration i hållelementsteget öppnar upp för några stycken alternativa möjligheter.

Enligt en tredje föredragen utföringsform av föreliggande uppfinning innefattar komparatorkretsen ett hållelement inkluderande fyra bipolära transistorer Qla, Qlb, Q2a, Q2b anordnade i ett Darlington-kopplat tillstånd såsom visas i fig. 7a. Vad det avser andra komponenter och kännetecken skiljer sig denna utföringsform inte från den första föredragna utföringsformen av uppfinningen som illustreras i fig. 2a.

Den effektiva strömförstärkningen kommer att öka till ßz genom att använda denna tredje utföringsform, vilket resulterar i en avsevärt större strömdrivningskapacitet. Förspänningen (se fig. 2a) måste nu vara omkring 0,7 volt högre på grund av ett ytterligare spänningsfall för en framåtriktad förspänd diod i hållelementet. Nodspänningarna d och e kommer också endast att 519 386 17 falla omkring 0,7 volt på grund av detta ytterligare diodspänningsfall.

Härnäst, innefattar komparatorkretsen enligt en fjärde utföringsform av föreliggande uppfinning ett hållelement inkluderande fyra bipolära transistorer Qla, Qlb, Q2a, Q2b anordnade i ett Darlington-liknande kopplingstillstånd.

Kollektorerna hos transistorerna Qlb och Q2b är såsom indikeras i fig. 7b anslutna till VM via RC-kretsen R1, Cl och emittrarna hos transistorerna Qla och Q2a är anslutna till Vä. Noderna a och b är såsom tidigare kopplade till det differentiella inmatningssteget. Vad det avser andra komponenter och kännetecken skiljer sig denna utföringsform inte från den första föredragna utföringsformen av uppfinningen som illustreras i fig. 2a.

Genom att använda en sådan komparatorkonstruktion erhålls fördelarna med den höga strömförstärkningen hos Darlington- transistorerna, medan fortfarande en strömdrivning ned till den låga VN-potentialen uppnås.

Denna komparatorkonstruktion gör också förspänningsnätverket för tappningstransistorerna som visas i fig. 2b mindre kritiskt eftersom hållelementspänningsomfånget kommer att vara lika med två diodövergångsspänningar eller omkring 1,4 volt. Resistorn Rl skall ha tillräckligt lågt värde för att erbjuda adekvat förspänning till transistorerna Qla och Qlb och urladda kondensatorn Cl under återställsfasen, men också ha en tillräckligt hög resistans för att begränsa den statiska energiförbrukningen under jämförelsefasen. Funktionen för Cl är att temporärt bibehålla en hög kollektorspänning hos transistorerna Qla och Qlb under nivåskiftningen för att erhålla full strömförstärkning i transistorerna Qla och Qlb.

Värdet på C, måste vara tillräckligt stort för att hålla transistorerna Qla och Qlb aktiva tills nivåskiftningsnoderna har utvärderats. 519 386 18 Femte föredragna utföringsform (fig. 8) I tillämpningar som kräver en komparatorutgång med endast en enkel utgång är det möjligt att utelämna några av komparatorkomponenterna jämfört med utföringsformerna som använder differentiella signaler. Ett exempel härpå illustreras i fig. 8, som är en utföringsform med enkel utgång motsvarande komparatorn i fig. 2a-b. I fig. 8 är den negativa ingången utbytt mot en referensspänningsingång som lämnar endast en enda ingång. Avsikten med Q4-transistorn är endast att lägga till samma mängd parasitisk kapacitans såsom tappningstransistorn Q3 lägger till, så att den parasitiska kapacitansen i noderna a respektive b anpassas. Detta kommer minimera systematisk offset, men Q4 kan avlägsnas om sådan offset inte är viktig.

Fördelar med föreliggande uppfinning Uppfinningen kommer att förbättra fördröjningen och/eller energiförbrukningen i de flesta komporatorer då en BiCMOS- process är tillgänglig och CMOS-utmatningsnivåer, dvs. nivåer motsvarande hela signalomfånget för krafttillförsel i CMOS- kretsar, behövs. Sådana komparatorer används brett i A/D- omvandlare med höga prestanda och är i många fall begränsande faktorer för systemprestandan. Därför kommer föreliggande uppfinning att öka prestandan hos sådana system och uppfylla strikta krav avseende både hastighet och energiförbrukning.

Claims (28)

519 386 19 PATENTKRAV

1. Komparator för en analog-till-digitalomvandlare innefattande: - en ingång (in+, in_; in) för att mottaga en inmatningssignal, - ett bipolärt hållelementsteg (Ql, Q2; Qla-b, Q2a-b) kopplat till ingången för att utföra ett hållelementbeslut baserat på nämnda inmatningssignal och för att utmata en utmatningssignal (Va, Vb; Va) i beroende av nämnda beslut, - en återställsomkopplare (M4) kopplad till nämnda bipolära hållelementsteg för att återställa nämnda hållelementsteg efter nämnda hållelementbeslut, - förstärkningsorgan kopplat till nämnda hållelementsteg för att förstärka nämnda utmatningssignal (Va, Vb; Va), så att nämnda förstärkta utmatningssignal (Vd, V6; Vd) är lämplig för att matas in till CMOS-kretsar, k ä n n e t e c k n a d a v att nämnda förstärkningsorgan innefattar: - en första tappnings- eller nivåskifttransistor (Q3, Q4; Q3) kopplad till nämnda bipolära hållelementsteg för att, i beroende av nämnda hållelementbeslut, tappa en kollektorström (Iü; Ia) från nämnda hållelementsteg, medan nämnda hållelementbeslut därav lämnas opåverkat, så att en strömförstärkning (ß) hos nämnda bipolära hållelementsteg kan användas för att förstärka en hållelementförspänningsström (Ia; Ib) hos nämnda bipolära hållelementsteg för att därigenom sörja för förstärkningen av nämnda differentiella utmatningssignal (Val vb; va) '

2. Komparator enligt krav 1, varvid nämnda ingång innefattar ett par differentiella ingångar (in+, in_), och varvid nämnda inmatningssignal är en differentiell inmatningssignal.

3. Komparator enligt krav 2, varvid nämnda utmatningssignal är en differentiell utmatningssignal, och varvid nämnda förstärkningsorgan innefattar en andra tappnings- eller 519 386 20 nivåskifttransistor (Q3, Q4) kopplad till nämnda bipolära hållelementsteg för att, i beroende av nämnda hållelementbeslut, tappa en kollektorström (Iü; Id) från nämnda hållelementsteg, medan hållelementbeslutet därav lämnas opåverkat, så att en strömförstärkning (ß) hos nämnda bipolära hållelementsteg kan användas för att förstärka en hållelementförspänningsström (Ia; Ib) hos nämnda bipolära hållelementsteg för att därigenom sörja för förstärkningen av nämnda differentiella utmatningssignal (Va, Vb).

4. Komparator enligt krav 3, varvid nämnda par tappnings- eller nivåskifttransistorer är bipolära transistorer (Q3, Q4).

5. Komparator enligt krav 3 eller 4, varvid nämnda bipolära hållelementsteg innefattar ett par bipolära transistorer (Ql, Q2; Qla-b, Q2a-b), av vilka basen hos var och en är kopplad till emittern hos en respektive av nämnda tappnings- eller nivåskifttransistorer.

6. Komparator enligt krav 5, varvid nämnda komparator är inrättad att slå från en av nämnda bipoära hållelementtransistorer (Q1; Q2) efter nämnda hållelementbeslut för att därigenom koppla en förspänningsström (Id; Id) matad in i nämnda ena bipolära hållelementtransistor (Q1; Q2) till basen av den andra (Q2; Ql) av nämnda bipolära hållelementtransistorer, varigenom en kollektorström (Iü; Id) hos nämnda andra av nämnda bipolära hållelementtransistorer kommer att avsevärt ökas.

7. Komparator enligt något av kraven 3-6, varvid nämnda komparator är inrättad att direkt leda nämnda tappade kollektorström (Iü; Id) från nämnda hållelementsteg via en av nämnda tappnings- eller nivåskifttransistorer till en av nämnda differentiella utgångar. 519 386 21

8. Komparator enligt något av kraven 3-7, varvid var och en av nämnda differentiella utgångar är kopplad till en inverterare (INV1, INV2).

9. Komparator enligt något av kraven 3-8, varvid nämnda komparator är implementerad i BiCMOS-teknologi.

10. Komparator enligt något av kraven 3-9, varvid det bipolära hållelementsteget innefattar en första (Ql) och en andra (Q2) bipolär transistor anordnade i ett korskopplat tillstånd, så att - kollektorn hos den första transistorn (Ql) är ansluten till basen hos den andra transistorn (Q2), vilken förbindelse definierar en första nod (a) och - kollektorn hos den andra transistorn (Q2) är ansluten till basen hos den första transistorn (Ql), vilken förbindelse definierar en andra nod, och varvid - emittrarna hos den första och den andra transistorn är anslutna till en gemensam elektrisk potential (Vä).

11. ll. Komparator enligt krav 10, varvid nämnda par differentiella ingångar är anslutna, via nämnda inmatningssteg, till nämnda första respektive andra nod.

12. Komparator enligt krav 10 eller ll, varvid - en första (Q3) i nämnda par tappnings- eller nivåskifttransistorer är kopplad så att emittern därav är ansluten till nämnda första nod (a), och kollektorn därav är ansluten, via en tredje nod (d), till en första (out+) i nämnda par differetiella utgångar, - och den andra (Q4) i nämnda par tappnings- eller nivåskifttransistorer är kopplad så att emittern därav är ansluten till nämnda andra nod (b) och kollektorn därav är ansluten, via en fjärde nod (e), till den andra (out_) i nämnda par differentiella utgångar, och varvid - baserna i nämnda par tappnings- eller nivåskifttransistorer är förbundna. 519 586 22

13. Komparator enligt krav 12, ytterligare innefattande en förspänningskrets (M7-Ml0, Mll-Ml5, Q5) för förspänning av basspänningen hos nämnda par tappnings- eller nivåskifttransistorer.

14. Komparator enligt något av kraven 3-9, varvid det bipolära hållelementsteget innefattar en första (Ql) och en andra (Q2) bipolär transistor anordnad så att - kollektorn hos den första transistorn (Ql) är ansluten till basen hos en första (Q3) i nämnda par tappnings- eller nivåskifttransistorer, vilken förbindelse definierar en första nod (a), - kollektorn hos den andra transistorn (Q2) i det bipolära hållelementsteget är ansluten till basen hos den andra (Q4) i nämnda par tappning- eller nivåskifttransistorer, vilken förbindelse definierar en andra nod (b), - basen hos den första transistorn (Ql) är ansluten till emittern hos den andra (Q4) i nämnda par tappnings- eller nivåskifttransistorer, - basen hos den andra transistorn (Q2) i det bipolära hållelementsteget är ansluten till emittern hos den första (Q3) i nämnda par tappnings- eller nivåskifttransistorer, och - emittrarna hos den första och andra transistorn är anslutna till en gemensam elektrisk potential (Vä).

15. Komparator enligt krav 14, varvid nämnda par differentiella ingångar är, via nämnda inmatningssteg, anslutna till nämnda första respektive andra nod.

16. Komparator enligt krav 14 eller 15, varvid - kollektorn hos den första (Q3) i nämnda par tappnings- eller nivåskifttransistorer är ansluten, via en tredje nod (d), till en första (out+) i nämnda par differentiella utgångar, och - kollektorn hos den andra (Q4) i nämnda par tappnings- eller nivåskifttransistorer är ansluten, via en fjärde nod (e), till den andra (out_) i nämnda par differentiella utgångar. 519 386 23

17. Komparator enligt något av kraven 1-16, varvid nämnda bipolära hållelement innefattar fyra bipolära transistorer (Qla-b, Q2a-b) i ett Darlington-kopplat tillstånd.

18. Komparator enligt något av kraven 3-9, varvid - nämnda bipolära hållelementsteg innefattar fyra bipolära transistorer (Qla-b, Q2a-b), där - kollektorn hos en första (Qla) av nämnda fyra bipolära transistorer är ansluten till basen hos en andra (Q2b) av nämnda fyra bipolära transistorer, vilken förbindelse är vidare ansluten till emittern hos en första (Q3) i nämnda par tappnings- eller nivåskifttransistorer, - kollektorn hos en tredje (Q2a) av nämnda fyra bipolära transistorer är ansluten till basen hos den fjärde (Qlb) av nämnda fyra bipolära transistorer, vilken förbindelse är vidare ansluten till emittern hos den andra (Q4) i nämnda par tappnings- eller nivåskifttransistorer, och - kollektorerna hos nämnda andra och fjärde av nämnda fyra bipolära transistorer är anslutna till en spänningstillförsel (VM) via en RC-krets (RI, Cl).

19. Komparator enligt något av kraven 1-18, vidare innefattande ett inmatningssteg (M1, M2, M3) kopplat till ingången för mottagning av nämnda inmatningssignal såsom en signal lämplig för kopplade kondensatorkretsar.

20. Komparator enligt krav 19, varvid nämnda inmatningssteg är anpassat att försörja nämnda hållelementsteg med förspänningsström (Ia, Ib).

21. Komparator enligt något av kraven 1-20, vidare innefattande en klocka (Q) för styrning av nämnda återställsomkopplare.

22. Analog-till-digitalomvandlare k ä n n e t e c k n a d a v att nämnda analog-till-digitalomvandlare innefattar ett flertal av komparatoren enligt något av kraven 1-21. .mv 519 386 24

23. Förfarande för att driva en komparator för en analog-till- digitalomvandlare innefattande stegen att: - en inmatningssignal matas till en ingång (ina, in_; inv), - ett hållelementbeslut utförs baserat på nämnda inmatningssignal och en utmatningssignal (Va, Va; Va) utmatas i beroende av nämnda beslut medelst ett bipolärt hållelementsteg (Ql, Q2; Qla-b, Q2a-b) kopplat till ingången, - nämnda hållelementsteg återställes efter nämnda hållelementbeslut medelst en återställsomkopplare (Ma) kopplad till nämnda bipolära hållelementsteg, - nämnda utmatningssignal (Va, Va; Va) förstärkes så att nämnda förstärkta utmatningssignal (Va, Va; Va) är lämplig för att inmatas till CMOS-kretsar, och - nämnda utmatningssignal lämplig för att matas in till CMOS- kretsar matas ut, varvid nämnda förfarande k ä n n e t e c k n a s a v stegen att: - en kollektorström (Id; Id) tappas från nämnda hållelementsteg i beroende av nämnda hållelementbeslut, medan hållelementbeslutet därav lämnas opåverkat, medelst en tappnings- eller nivåskifttransistor (Q3, Q4) kopplad till nämnda bipolära hållelementsteg, och - en strömförstärkning (ß) hos nämnda bipoära hållelementsteg används för att förstärka en hållelementförspänningsström (Ia, Ib) hos nämnda bipolära hållelementsteg för att därigenom sörja för förstärkningen av nämnda utmatningssignal (Va, Va; Va).

24. Förfarande enligt krav 23, varvid nämnda inmatningssignal är en differentiell inmatningssignal och nämnda ingång (infl in_) innefattar ett par differentiella ingångar (ina, in_).

25. Förfarande enligt krav 24, varvid nämnda utmatningssignal är en differentiell umatningssignal, och varvid, i beroende av nämnda hållelementbeslut, en kollektorström (Id; Id) tappas från nämnda hållelementsteg medelst en andra tappnings- eller nivåskifttransistor (Q3, Q4) kopplad till nämnda bipoära hållelement, medan hållelementbeslutet därav lämnas opåverkat, 519 386 25 ï1=šå>*-2. så att en strömförstärkning (ß) hos nämnda bipolära hållelement kan användas för att förstärka en hållelementförspänningsström (I¿ Ib) hos nämnda bipolära hållelementsteg för att därigenom sörja för förstärkningen av nämnda differentiella utmatningssignal (Va, Vb).

26. Förfarande enligt krav 25, varvid - nämnda bipolära hållelementsteg innefattar ett par bipoära transistorer (Ql, Q2; Qla-b, Q2a-b), och varvid - en av nämnda bipolära hållelementtransistorer (Ql; Q2) slås från efter nämnda hållelementbeslut för att därigenom koppla en förspänningsström (Id; Id) inmatad i nämnda bipolära hållelementtransistor (Ql; Q2) till basen hos den andra (Q2; Q1) av nämnda bipolära hållelementtransistorer, varigenom en kollektorström (IQ; IN) hos nämnda ena av nämnda bipolära hållelementtransistorer kommer ökas avsevärt.

27. Förfarande enligt krav 26, varvid nämnda avsevärt ökade kollektorström (Id; Id) leds direkt från nämnda ena av nämnda bipolära hållelementtransistorer via en av nämnda tappnings- eller nivåskifttransistorer till en av nämnda differentiella utgångar.

28. Förfarande för att manövrera en analog-till- digitalomvandlare k ä n n e t e c k n a t a v stegen av att driva ett flertal komparatorer, varvid drivandet av varje komparator utförs i enlighet med förfarandet enligt något av kraven 23-27.