SE513434C2

SE513434C2 - Low energy PARALLEL ADC

Info

Publication number: SE513434C2
Application number: SE9900157A
Authority: SE
Inventors: Jan-Erik Eklund
Original assignee: Ericsson Telefon Ab L M
Priority date: 1999-01-20
Filing date: 1999-01-20
Publication date: 2000-09-11
Also published as: CN1338151A; CA2359677A1; JP2002535909A; WO2000044099A1; EP1151541A1; AU2336300A; KR100890842B1; SE9900157D0; KR20010101464A; SE9900157L

Abstract

The present invention relates to a parallel analog to digital converter (ADC) that includes at least two A/D channels which have an input and an output, where the analog input signal is converter to a digital output signal, and where each of the inputs of the A/D channels is coupled to a sample and hold unit, a multiplexing unit which includes at least two inputs, where each of the inputs is coupled to the output of the A/D channel, a time control unit for clocking the A/D channels and for controlling the multiplexing unit, wherein the analog to digital converter is provided with means for switching between a so-called idle mode and a so-called normal mode. The invention also relates to a method of saving energy in parallel analog to digital conversion.

Description

20 25 30 513 434 2 En fördel med uppfinningen är att man kan spara energi genom att anpassa A/D-omvandlaren till behoven, istället för att som tidigare endast använda sig av lägena till och fràn. An advantage of the invention is that energy can be saved by adapting the A / D converter to the needs, instead of, as before, only using the on and off modes.

En annan fördel med uppfinningen är att det är lätt att implementera metoden i en parallell A/D-omvandlare.Another advantage of the invention is that it is easy to implement the method in a parallel A / D converter.

Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade ritningar.The invention will now be described in more detail by means of preferred embodiments and with reference to the accompanying drawings.

FIGURBESKRIVNING Figur 1 visar en utföringsform av en parallell analog till digital omvandlare i vilken den uppfinningsenliga effektspararfunktionen kan implementeras.DESCRIPTION OF THE FIGURES Figure 1 shows an embodiment of a parallel analogue to digital converter in which the power saving function according to the invention can be implemented.

Figur 2 visar en annan utföringsform av en parallell analog till digital omvandlare i vilken den uppfinningsenliga effektspararfunktionen kan implementeras.Figure 2 shows another embodiment of a parallel analog to digital converter in which the power saving function according to the invention can be implemented.

FÖREDRAGNA UTFöRINGsFommR I det visade utföringsexemplet av en parallell analog till digital omvandlare enligt figur 1 exciteras en analog 24 och 26 vilka var och en är anordnade med en sample and hold enhet 21, 23, en signalingång och en insignal 5 in i fyra stycken A/D-kanaler 20, 22, 25 och 27 respektive. A/D-kanalerna är anordnade med hold 25 och 27 kontrolleras och styrs av en Till A/D-kanalerna 20, 22, 24 och 26 är anordnat en matningsspänningskälla 50, vilken i signalutgàng. Sample and enheterna 21, 23, tidsstyrningsenhet 10. denna utföringsform. är extern. Mellan matningsspänningskällan 50 och var och en av anordnat finns 34 och 36. 42, 44 och 46 under kontroll av aktivitetsstyrningen 15 styr A/D-kanalerna matningsspänningsswitchar 30, 32, Signalerna 40, A/D-kanalerna mellan ett normalläge och ett viloläge.PREFERRED EMBODIMENTS In the illustrated embodiment of a parallel analog to digital converter according to Figure 1, an analog 24 and 26 are each excited, each of which is arranged with a sample and hold unit 21, 23, a signal input and an input signal 5 into four pieces A / D-channels 20, 22, 25 and 27 respectively. The A / D channels are arranged with holders 25 and 27 are controlled and controlled by a supply voltage source 50, which in signal output is arranged for the A / D channels 20, 22, 24 and 26. Sample and units 21, 23, timing unit 10. this embodiment. is external. Between the supply voltage source 50 and each of them are arranged 34 and 36. 42, 44 and 46 under the control of the activity control 15, the A / D channels control the supply voltage switches 30, 32, the signals 40, the A / D channels between a normal mode and a sleep mode.

Aktivitetsstyrningen 15 står i sin tur under kontroll av en Il lO 15 20 25 30 35 513 434 3 systemkontrollenhet, ej visad i figuren. Utgångarna på A/D- kanalerna 40, 42, 44 och 46 multiplexeras samman i en multiplexeringsenhet 17. En digital representation av den analoga insignalen är utsignal fràn. multiplexeringsenheten 17.The activity control 15 is in turn under the control of a system control unit, not shown in the figure. The outputs of the A / D channels 40, 42, 44 and 46 are multiplexed together in a multiplexing unit 17. A digital representation of the analog input signal is an output signal from. the multiplexer 17.

I och med att den parallella A/D-omvandlaren har en operationscykel som sträcker sig över flera klockperioder måste starttiden bestämmas. A/D-kanalerna är i princip oberoende av varandra. Tidsstyrningsenheten 10 talar om när varje kanal skall börja. Tidsstyrningsenheten 10 kan även användas för att minska effektförbrukningen. Om operationssekvensen förbrukar mer energi än i. ett viloläge kan energi sparas genom att starta A/D-kanalerna mer sällan.Since the parallel A / D converter has an operating cycle that extends over several clock periods, the start time must be determined. The A / D channels are in principle independent of each other. The time control unit 10 tells when each channel is to start. The time control unit 10 can also be used to reduce power consumption. If the operation sequence consumes more energy than in a sleep mode, energy can be saved by starting the A / D channels less often.

Ett säkrare sätt att spara energi är att stänga av matningsspänningen 50 via switcharna 30, 32, 34 och 36.A safer way to save energy is to turn off the supply voltage 50 via switches 30, 32, 34 and 36.

Matningsspänningen 50 kan till exempel vara pà +5V.The supply voltage 50 can, for example, be at + 5V.

I det visade utföringsexemplet av en parallell analog till digitalomvandlare enligt figur 2 exciteras en analog insignal 5 in i fyra stycken A/D-kanaler 20, 22, 24 och 26 via en gemensam sample and hold enhet 21. A/D-kanalerna är anordnade med en signalingàng och en signalutgàng. Sample and hold enheten 21 tidsstyrningsenhet 10. Till A/D-kanalerna 20, 22, 24 och 26 kontrolleras och styrs av en är anordnat en matningsspänningskälla 50, vilken i denna utföringsform är extern. Mellan natningsspänningskällan 50 och var och en av A/D-kanalerna finns anordnat matningsspänningsswitchar 30, 32, 34 och 36. Signalerna 40, 42, 44 och 46 under kontroll av aktivitetsstyrningen 15 styr A/D-kanalerna mellan rett normalläge och ett viloläge.In the illustrated embodiment of a parallel analog to digital converter according to Figure 2, an analog input signal 5 is excited into four A / D channels 20, 22, 24 and 26 via a common sample and hold unit 21. The A / D channels are arranged with a signal input and a signal output. Sample and hold unit 21 timing unit 10. To the A / D channels 20, 22, 24 and 26 is controlled and controlled by a supply voltage source 50, which in this embodiment is external. Arranged between the supply voltage source 50 and each of the A / D channels are supply voltage switches 30, 32, 34 and 36. The signals 40, 42, 44 and 46 under the control of the activity control 15 control the A / D channels between the correct normal position and a rest position.

Aktivitetsstyrningen 15 står i sin tur under kontroll av en systemkontrollenhet, ej visad i figuren. Utgàngarna på A/D- kanalerna 40, 42, 44 och 46 multiplexeras samman i en multiplexeringsenhet 17. En digital representation av den analoga insignalen är utsignal från nmltiplexeringsenheten 17. 10 l5 20 25 30 513 434 4 Skillnaden mellan utföringsexemplet i figur 1 och figur 2 är att nyttosignalen (insignalen) samplas varje period och A/D omvandlas vid valda tillfällen istället för som i. figur 1 att endast samplas och A/D omvandlas vid valda tillfällen.The activity controller 15 is in turn under the control of a system control unit, not shown in the figure. The outputs of the A / D channels 40, 42, 44 and 46 are multiplexed together in a multiplexing unit 17. A digital representation of the analog input signal is an output signal from the multiplexing unit 17. The difference between the exemplary embodiment in Fig. 1 and Figs. 2 is that the utility signal (input signal) is sampled every period and A / D is converted at selected occasions instead of as in. Figure 1 to only be sampled and A / D converted at selected occasions.

Den principiella skillnaden är att det av vissa skäl kan vara praktiskt att stänga av låta endast en del av A/D- omvandlaren och resten arbeta som vanligt.The fundamental difference is that for some reason it may be practical to turn off letting only part of the A / D converter and the rest work as usual.

Energibesparingen blir mindre, men om man får problem med detta Exempel på en del av A/D-omvandlaren som kan vara aktiv hela tiden är S/H enheten 21, 23, 25 och 27. ett uppstartningsförlopp så kan vara nödvändigt.The energy savings will be less, but if you have problems with this. An example of a part of the A / D converter that can be active all the time is the S / H unit 21, 23, 25 and 27. a start-up process may be necessary.

I parallella analog till digital omvandlare kan man i vissa fall stänga av flera av A/D-kanalerna och pà så sätt spara energi. En uppvaknandeton kan detekteras med ett fåtal eller en A/D-kanal. Frekvensen kan inte med säkerhet bestämmas.In parallel analog to digital converters, you can in some cases turn off several of the A / D channels and thus save energy. An awakening tone can be detected with a few or an A / D channel. The frequency cannot be determined with certainty.

Men om en signal som skulle kunna vara en riktig signal uppträder väcker man upp de andra A/D-kanalerna och undersöker de noggrannare.But if a signal that could be a real signal appears, you wake up the other A / D channels and examine them more closely.

I ett vänteläge krävs ofta lägre prestanda. Låg prestanda kan till till strömmen i exempel uppnås genom att exempel sänka klockfrekvensen eller ändra komparatorer och operationsförstärkare, som är byggblock i A/D-kanalerna.In a standby mode, lower performance is often required. Low performance to the current in examples can be achieved by, for example, lowering the clock frequency or changing comparators and operational amplifiers, which are building blocks in the A / D channels.

En A/D-omvandlare som är av typen pipe-lined eller successiv approximation arbetar med en algoritm för att finna den digitala representationen av en analog insignal. Algoritmen börjar med de mest signifikanta bitarna och får på sà sätt fram ett delresultat. Noggrannheten i delresultatet ökar allteftersom bitarna beräknas. Ett sätt att spara energi när kraven på den digitala utsignalens precision är låga är att sluta omvandlingen efter att en förutbestämd noggrannhet har uppnåtts.An A / D converter that is of the pipe-lined or successive approximation type works with an algorithm to find the digital representation of an analog input signal. The algorithm starts with the most significant bits and thus obtains a partial result. The accuracy of the sub-result increases as the bits are calculated. One way to save energy when the requirements for the precision of the digital output signal are low is to stop the conversion after a predetermined accuracy has been achieved.

I allmänhet kan man säga att för att uppnå hög prestanda krävs hög effektförbrukning. För att detektera om det finns 10 15 20 25 30 35 513 434 5 en aktiveringssignal krävs inte så mycket precision och därmed heller inte så stor effektförbrukning. Man kan tänka sig flera situationer. En första situation är då det är tyst pà kommunikationskanalen när den inte används. När systemet ska aktiveras sänds en signal. Det räcker att detektera att det finns en signal. En andra situation är då det finns brus eller annan trafik på kommunikationskanalen när den inte används. Man måste då detektera en speciell ton eller grupper av toner. Det räcker dock att detektera närvaro. En tredje situation är då den inkommande aktiveringssignalen innehåller ett meddelande eller en adress som säger att en viss enhet skall aktiveras. Meddelandet måste i. detta fal först avkodas.In general, it can be said that in order to achieve high performance, high power consumption is required. In order to detect whether there is an activation signal, not much precision and thus not so much power consumption is required. One can imagine several situations. A first situation is when the communication channel is silent when not in use. When the system is to be activated, a signal is sent. It is enough to detect that there is a signal. A second situation is when there is noise or other traffic on the communication channel when it is not in use. You must then detect a particular tone or groups of tones. However, it is sufficient to detect presence. A third situation is when the incoming activation signal contains a message or an address saying that a certain device is to be activated. The message must first be decoded in this case.

I den första situationen enligt uppfinningen så används analog till digital omvandlaren för att detektera att det finns en signal. Detektionen sker genom att mottaget data analyseras. En antas innehålla aktiveringssigal mindre information än en riktig meddelandesignal. Kraven på mottagning kan därför vara låga, men dock tillräckliga för att detektera en signal. Ett fåtal eller endast en A/D-kanal kan göra detta. Man kan även minska precisionen i A/D- kanalen enligt ovan beskrivet.In the first situation according to the invention, an analog to the digital converter is used to detect that there is a signal. The detection takes place by analyzing the received data. One is assumed to contain activation signal less information than a real message signal. The reception requirements can therefore be low, but still sufficient to detect a signal. A few or only one A / D channel can do this. You can also reduce the precision of the A / D channel as described above.

I den andra till situationen enligt uppfinningen måste analog digital omvandlaren användas intelligent. Den specifikation som gäller för signal och brus får ligga till grund för hur många kanaler som måste användas. Det antas att kraven är lägre här än vid full operation. Om en eller flera toner ska detekteras kan dessa kanske inte detekteras på ett unikt sätt.In the second situation according to the invention, the analog-to-digital converter must be used intelligently. The specification that applies to signal and noise may be the basis for how many channels must be used. It is assumed that the requirements are lower here than with full operation. If one or more tones are to be detected, these may not be uniquely detected.

Vikning kommer att ändra frekvensrepresentationen pà utgången av AD-omvandlaren. En parallell analogt till “digital omvandlare tar sampel vid tiderna n/fs, där n är ett heltal och fs är den effektiva samplingsfrekvensen för den parallella analoga till digitala omvandlaren. Varje kanal tar sampel med tidsavstàndet m/fs, där m är antalet kanaler.Folding will change the frequency representation at the output of the AD converter. A parallel analog to digital converter takes samples at times n / fs, where n is an integer and fs is the effective sampling frequency of the parallel analog to digital converter. Each channel takes samples with the time interval m / fs, where m is the number of channels.

Samplingsfrekvensen för varje lO 15 20 25 30 513 434 6 kanal för sig är då fs/m. En tidsstyrningsenhet bestämmer när de olika kanalerna ska ta sina sampel. Om man antar att samplen ska vara jämnt utspridda i tiden tar den första kanalen sampel vid tiderna mxn/fs och den andra kanalen tar sampel vid tiderna (mxn+m-1)/fs. Enligt Nyqvist är analoga frekvenser' upp till halva samplingsfrekvensen unika i den tidsdiskreta representationen som kommer från den analoga till digitala omvandlaren. Om ett antal kanaler stängs av blir frekvensrepresentationen inte unik, dock vet man vilken digital representation en analog frekvens får.The sampling frequency for each channel 15 20 25 30 513 434 6 separately is then fs / m. A time control unit decides when the different channels should take their samples. Assuming that the samples are evenly distributed in time, the first channel takes samples at times mxn / fs and the second channel takes samples at times (mxn + m-1) / fs. According to Nyqvist, analog frequencies' up to half the sampling frequency are unique in the time-discrete representation that comes from the analog to digital converter. If a number of channels are turned off, the frequency representation does not become unique, however, it is known which digital representation an analog frequency receives.

Om analog till digital omvandlaren väntar på att detektera en signal utanför det frekvensband som kan representeras unikt, kan man utifrån samplade värden säga Om det är möjligt att den mottagna tonen är rätt. Med rätt frekvens menas exempelvis att om fs är 44MHz och tonen är lOMHz och alla tillåtna insignaler till ADC:n är i frekvensbandet O- 22MHz, då kommer tonen l0MHz att entydigt kunna detekteras.If the analog to digital converter is waiting to detect a signal outside the frequency band that can be uniquely represented, one can say from sampled values if it is possible that the received tone is correct. By correct frequency is meant, for example, that if fs is 44MHz and the tone is 10MHz and all permitted input signals to the ADC are in the frequency band 0-22MHz, then the tone 10MHz will be unambiguously detectable.

Om nu tre av fyra A/D-kanaler stängs av ändras effektiv till llMHz. Enligt samplingsteorem kommer toner med frekvensen lMHz lOMHz l2MHz samplingsfrekvens Nyqvists och 2lMHz att se identiska ut i A/D-omvandlarens utdata.If now three of four A / D channels are turned off, it effectively changes to 11MHz. According to the sampling theorem, tones with the frequency 1MHz lOMHz l2MHz sampling frequency Nyqvist and 2lMHz will look identical in the A / D converter output.

Om tonen är smalbandig och från systemspecifikationen att inget annat utom en uppvakningston man vet får sändas kan detta med god sannolikhet detekteras.If the tone is narrowband and from the system specification that nothing but a wake-up tone is known to be transmitted, this can with good probability be detected.

I tveksamma fall måste analog till digital omvandlaren aktiveras för att säkert avgöra vad som tas emot.In case of doubt, the analog to digital converter must be activated to determine for sure what is being received.

I den tredje situationen om meddelandet är smalbandigt kan det detekteras utan att analog till digital omvandlaren aktiveras helt, pà grund av att frekvensrepresentationen är unik även vid låg precision hos A/D-omvandlaren. Om meddelandet är bredbandigt sà måste analog till digital omvandlaren aktiveras i sin helhet. 513 434 7 strypas kanaler genom att helt till 32, För att stänga av en kanal och på så sätt spara energi kan matningsströmmen en eller flera A/D- slå ifrån en eller flera av switcharna 30, 34 eller 36. 5 Ett alternativ' är att stänga av klockan till kretsen. klockan är statisk Om räcker det med att stänga av denna, men om den innehåller dynamiska noder är det ofta fördelaktigt att stänga av matningsspänningen genom switcharna 30, och 36. 32, 34 10 Problemet med dynamiska noder är att det logiska värdet bevaras med hjälp av en laddning i en kapacitans. Denna laddning kan läcka ut med tiden. Laddningarna uppdateras normalt varje klockperiod. Om 10% av laddningen har läckt ut gör det inte så mycket, ty man kan fortfarande skilja mellan 15 logisk l och logisk 0.In the third situation, if the message is narrowband, it can be detected without fully activating the analog to the digital converter, because the frequency representation is unique even at low precision of the A / D converter. If the message is broadband, the analog to digital converter must be activated in its entirety. 513 434 7 chokes channels by completely turning 32, To turn off a channel and thus save energy, the supply current can turn one or more A / D off one or more of the switches 30, 34 or 36. 5 An alternative 'is to turn off the clock to the circuit. the clock is static If it is sufficient to switch it off, but if it contains dynamic nodes, it is often advantageous to switch off the supply voltage through the switches 30, and 36. 32, 34 10 The problem with dynamic nodes is that the logic value is preserved by means of a charge in a capacitance. This charge can leak over time. Charges are normally updated every clock period. If 10% of the charge has leaked, it does not do much, because you can still distinguish between logic 1 and logic 0.

Men om man stänger av klockan under en lång tid kan mycket av laddningen läcka ut. Om den dynamiska noden är ingång till en inverterare och potentialen hamnar mitt emellan jord och matningsspänning kan det bli kortslutning genom inverteraren, på grund av att 20 det går en stor ström genom denna.But if you turn off the watch for a long time, much of the charge can leak out. If the dynamic node is input to an inverter and the potential ends up in the middle between ground and supply voltage, there may be a short circuit through the inverter, due to a large current flowing through it.

En inverterare, ett logikblock (grindar) vanligtvis av två transistorer. i CMOS innefattar Om ingången på inverteraren är ansluten till jord så leder den ena transistorn och om ingången på inverteraren är ansluten till matningsspänningen 25 så leder den andra transistorn, däremellan, det vill säga en spänning mellan jord och matningsspänningen, kan båda transistorerna leda.An inverter, a logic block (gates) usually of two transistors. in CMOS includes If the input of the inverter is connected to ground then one transistor conducts and if the input of the inverter is connected to the supply voltage 25 then the other transistor conducts, in between, i.e. a voltage between ground and the supply voltage, both transistors can conduct.

I den analoga delen, till exempel komparatorer operationsförstärkare, av 30 styrsignaler, och A/D~kanalen finns ofta till exempel kontrollen av viloströmmen. Dessa styrsignaler kan utnyttjas för att stänga av analogdelen i A/D-kanalen 513 434 8 Av praktiska skäl kan man tänka sig att endast stänga av majoriteten av kretsen. Det är tänkbart att, som visas i figur 2, man har en gemensam sampel and hold enhet.In the analog part, for example comparators, operational amplifiers, of 30 control signals, and the A / D channel, there is often, for example, the control of the quiescent current. These control signals can be used to switch off the analog part of the A / D channel 513 434 8 For practical reasons, it is conceivable to switch off only the majority of the circuit. It is conceivable that, as shown in Figure 2, one has a common sample and hold unit.

Claims

10 15 20 25 30 513 434 9 PATENT REQUIREMENTS

Parallel comprising: analog to digital converter (ADC) - at least two A / D channels comprising a signal input and a signal output, where the analog input signal is converted to a digital output signal and where each of the signal inputs on the A / D channels is connected to a sample and hold device; a multiplexing unit comprising at least two inputs and an output, each said input being connected to the output of the A / D channel; a time control unit for clocking the calculation channels and for controlling the multiplexing unit, characterized in that the analog to the digital converter is arranged with means for switching between a so-called sleep mode and a so-called normal mode.

Parallel claim 1, characterized in that in idle mode analog to digital converter according to at least one A / D channel is completely or partially switched off.

Parallel claim 1, characterized in that in idle mode the analog to digital converter is lowered according to the clock frequency of the control unit.

Parallel claim 2, characterized in that the current to the A / D channel is reduced or completely switched off. analog to digital converter according to

A parallel analog to digital converter according to any one of the preceding claims, characterized in that at least one A / D channel Wié analog to the digital converter is arranged to detect an activation signal and to switch analog to the digital converter from a sleep mode to a normal mode. 10 15 20 25 30 513 45410

Parallel claims 1-4, analogous to digital, characterized in that analog to digital converter is arranged to switch to a sleep mode converter according to after a certain period of signal absence in at least one of the A / D channels.

Method for parallel analog to digital conversion comprising the steps of: - converting the analog input signal A / D channels signal input and one signal output and each of them to a digital output signal of at least two comprising one the signal inputs on the A / D channels is connected to a sample and hold device; - the digital outputs from each of the A / D channels are multiplexed together by a multiplexing unit; - that the A / D channels and the multiplexing unit are clocked and controlled by a time control unit, until the converter is switched between a so-called sleep mode and a so-called analog digital called normal mode.

A method for parallel analog to digital conversion according to claim 7, characterized in that at least one A / D channel is switched off completely or partially in the idle mode.

Method for parallel analog to digital conversion according to claim 7, characterized in that the clock frequency of the time control unit is lowered in the sleep mode.

A method of parallel analog to digital conversion according to claim 9, characterized in that the current to the A / D channel is reduced or switched off completely.

Method in parallel analog to digital conversion according to any one of claims 7-10, characterized in that an activation signal is detected by at least one A / D channel in analog to the digital converter and that analog to digital converter is switched from a sleep mode to a normal mode.

Method for parallel analog to digital conversion according to any one of claims 7-10, characterized in that after a certain period of time of signal absence in at least one of the A / D channels, analog to the digital converter switches over from normal mode to idle mode.