SE462823B - Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga - Google Patents

Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga

Info

Publication number
SE462823B
SE462823B SE8900139A SE8900139A SE462823B SE 462823 B SE462823 B SE 462823B SE 8900139 A SE8900139 A SE 8900139A SE 8900139 A SE8900139 A SE 8900139A SE 462823 B SE462823 B SE 462823B
Authority
SE
Sweden
Prior art keywords
signal
signals
clock signal
phase
clock
Prior art date
Application number
SE8900139A
Other languages
English (en)
Other versions
SE8900139D0 (sv
SE8900139L (sv
Inventor
L-G Svenson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE8900139A priority Critical patent/SE462823B/sv
Publication of SE8900139D0 publication Critical patent/SE8900139D0/sv
Priority to US07/450,430 priority patent/US4975660A/en
Priority to DE68915732T priority patent/DE68915732T2/de
Priority to EP89850438A priority patent/EP0378982B1/en
Priority to ES89850438T priority patent/ES2052968T3/es
Publication of SE8900139L publication Critical patent/SE8900139L/sv
Publication of SE462823B publication Critical patent/SE462823B/sv

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

462 'ID 15 20 25 825 2 varigenom en andra uppsättning fördröjda kopior av datasignalen bildas. De fördröjda kopiorna i den andra uppsättningen jämförs med varandra och vid avvikelse bildas en felsignal som används till att förstärka styrsignalen till oscillatorn.
I anordningen ingar en första uppsättning samplingsorgan, som samtliga erhåller den mottagna datasignalen men klocksignaler som är fasförskjutna sinsemellan.
Samplingsorganen alstrar den första uppsättningen fördröjda kopior av data- signalen. Den andra uppsättningen fördröjda kopior av datasignalen bildas i en andra uppsättning samplingsorgan, vilka erhàlller var sin av de fördröjda kopiorna i den första uppsättningen och en gemensam klocksignal.
Uppfinningen kännetecken framgår av patentkraven.
FIGURBESKRIVNING Uppfinningen kommer att beskrivas närmare nedan med hänvisning till rit- ningarna, pa vilka figur l visar ett utföringsexempel på en del av en anordning enligt uppfinningen, figur Z visar ett utföringsexempel på en komplett anordning enligt uppfinningen, figur 3 visar ett utföringsexempel på en anordning som är nagot förenklad jämfört med anordningen enligt figur Z och figurerna 4-8 är pulsdiagram som vart och ett visar signaler i olika punkter i anordningarna enligt figurerna 1-3 men för olika stora fasfel hos taktsignalen från oscillatorn.
FÖREDRAGEN UTFÖRINGSFORM I figurl visas ett utföringsexempel på en del av en anordning enligt upp- finningen. En mottagen datasignal som enligt exemplet är NRZ-kodad begränsas i en förstärkare Ll till en signal som betecknas l och tillförs därefter data- ingangarna pà tre D-vippor Dl-DB. Beträffande signaler hänvisas till i första hand figur ll. Datasignalen l tillförs även ett fördröjningsorgan Del som åstad- kommer en fördröjning som är lika stor som den ofränkomliga fördröjning som uppstår i vipporna Dl-Dl Datasignalen samplas av vipporna Dl-D3 med hjälp av tre sinsemellan fasförskjutna klocksignaler 2-4. Klocksignalerna härrör från en oscillator Os med styrbar frekvens, en s k spänningsstyrd oscillator (VCO).
Oscillatorns utgängssignal tillförs en förstärkare L2 med en inverterande och en 10 '15 20 25 30 462 823 3 icke inverterande utgång och även en förstärkare L3 via ett fasvridande organ Ph som åstadkommer 90 graders fasvrídning. Klocksignalerna 2-4 har därför de inbördes faslägena 0,90 respektive 180 grader.
De signaler som visas i figur4 är ett exempel på signaler som uppstår då oscillatorns Os utgångssignal och följaktligen även klocksignalernas 2-4 ligger i rätt fasläge, vilket markerats med 00 överst i figuren.
Vid fördröjningen och samplingarna av datasignalen l bildas fyra fördröjda kopior 5-8 av denna, vilka beroende på de olika klocksignalerna 2-4 dock är olika mycket fördröjda. I pulsdiagrammen har det även tagits hänsyn till den ofrånkomliga fördröjning som antas uppstå av andra skäl i vippor och grindar.
Signalerna 6 och 8 jämförs i en EXELLER-grind El, varvid ett pulståg 9 bildas.
Detta pulståg innehåller pulser vars pulslängd är lika med en halv bitlucka av datasignalens pulser oberoende av fasläget hos oscillatorns Os utgångssignal relativt fasläget hos den mottagna datasignalen. Detta beror på att klock- signalerna 2 och 4 till vipporna Dl ochD3 ligger i motfas till varandra. Pulserna i pulståget 9 kommer nedan att kallas referenspulserna.
Signalerna 5 och 7 jämförs i en EXELLER-grind E2, varvid ett pulståg 10 bildas.
Detta pulståg innehåller pulser vars pulslängd är beroende av fasläget hos oscillatorns Os utgångssignal. Detta beror på att signalen 5 som utgör en ren fördröjning av datasignalen 1 är oberoende av oscillatorsignalens fasläge, medan signalen 7 är beroende av oscillatorsignalens fasläge. Vid rätt fasläge (figur 4) kommer datasignalen l att samplas mitt i bitluckan av vippan D2 med klock- signalen 3, vilket får till följd att pulserna i pulståget 10 då blir lika långa som referenspulserna. Pulserna i pulståget l0 kommer nedan att kallas de variabla pulserna. Det kan nämnas att datasignalen vid rätt fasläge hos oscillatorns signal kommer att samplas tidigt i bitluckan av vippan Dl med klocksignalen 2 och sent i samma bitlucka av vippan D3 med klocksignalen 4.
Det anmärkes att fördröjningsorganet Del endast har till uppgift att kom- pensera för den ofrånkomliga fördröjning som uppstår i vipporna. Om för- dröjningen i vipporna är avsevärt mindre än tiden för en bitlucka kan fördröj- ningsorganet Del därför slopas. En fördröjning av en digital signal erhålls enklast genom införandet av exempelvis en grind. 462 10 15 2D 25 30 825 4 Referenspulserna 9 och de variabla pulserna lÛ integreras i två integratorer ll och I2. Integratorernas utgångssignaler tillförs ett skillnadsbildande organ S, som i sin tur alstrar en styrsignal till oscillatorn Os, varigenom dennas utgångs- signal styrs till rätt fasläge.
Som framgår av figur l tillförs integratorerna Il och I2 differentiella utgångs- signaler från grindarna El och EZ via fyra motstånd Rl-Rli. Detta ökar den faslåsta slingans inlåsningshastighet och är i och för sig känt genom ovan nämnda US 4 535 459.
Som nämnts ovan utgör anordningen enligt figur l en del av en anordning enligt uppfinningen. De variabla pulserna 10 alstras på i princip samma sätt som i den kända anordningen, i vilken två seriekopplade vippor utnyttjas. Referens- pulserna 9 alstras däremot på ett helt annat sätt än motsvarande pulser i den kända anordningen genom att datasignalen l samplas i flera olika faslägen.
Denna skillnad i sig åstadkommer inte någon snabbare inlåsning av den faslåsta slingan. Med den visade anordningen möjliggörs emellertid en snabbare inlåsning av slingan med hjälp av en tillagd del, som ingår i anordningen enligt figur 2.
I figur 2 visas således ett utföringsexempel på en komplett anordning enligt uppfinningen. Utöver de organ som visas í figurl ingår bl a tre D-vippor D4-D6. Dessa erhåller på sina dataingångar de fördröjda kopiorna 6-8 av datasignalen 1. Dessa fördröjda kopior samplas av vipporna D4-D6 med hjälp av en gemensam klocksignal ll, som härrör från en inverterande utgång på förstärkaren L.3 och som har passerat ett fördröjningsorgan De2 med lika stor fördröjning som organet Del. Fördröjningsorganet De2 kan dock slopas under samma förutsättningar som organet Del kan slopas. I sådana fall blir klock- signalerna 3 och ll motfasiga.
Genom samplingen av de fördröjda klocksignalerna 6-8 bildas ytterligare tre fördröjda kopior 12-14 av datasignalen l. Dessa kopior är dock lika mycket fördröjda i förhålande till den ursprungliga signalen l under förutsättning att fasfelet hos oscíllatorns Os utgångssignal, och därmed även hos klocksigna- lerna 2-4 och ll, underskrider 90 grader. Detta kommer att förklaras närmare i samband med figurerna 5-8. 10 15 20 25 30 462 823 5 Signalerna 12 och 13 jämförs i en EXELLER-grind E3, och signalerna 13 och 14 jämförs i en EXELLER-grind E4, varvid felsignaler 15 och 16 i /issa fall uppträder på grindarnas utgångar. Felsignalerna alstras lämpligen i form av differentiella signaler, vilket ökar känsligheten, och adderas till pulstågen 9 och 10 från grindarna El och EZ, såsom framgår av figur 2. Härvid utnyttjas ytterligare fyra motstånd, R5-R8. Vid ett fasfel som är mindre än 9D grader kommer dock inga felsignaler 15,16 att uppträda, på grund av att signa- lema 12-14 då är identiska.
I figurerna 5-8 visas exempel på signaler som uppstår då fasfelet hos oscil- Iatorns utgångssignal är +45,+l35,-45 och-l35 grader. Då fasfelet ökar i positiv riktning minskar pulslängden hos de variabla pulserna 10. Av de visade exemplen är pulslängden därför minst i figur 6 (+l35 grader) och störst i figur 8 (-l35 grader). Vid rätt fasläge (figur 4) är de Variable pulserna 10 lika långa som referenspulserna 9, vilket även framgått ovan.
Då fasfelet är mindre än 90 grader kommer vipporna Dl-D3 att sampla den mottagna datasignalen l i samma bitlucka. Detta framgår av figurerna 4,5 och 7 (Û,+45 och -45 grader). Enligt figur 5 (+45 grader) samplas datasignalen tidigt, enligt figur 4 (Û grader) samplas den i mitten och enligt figur 7 (-45 grader) samplas den sent i bitluckan. Då fasfelet är mindre än 90 grader kommer även de olika mycket fördröjda kopiorna 6-8 av datasignalen att samplas i samma bitlucka av vipporna D4-D6 med hjälp av den gemensamma klocksignalen ll.
Detta får till följd att signalerna 12-14 blir identiska, och att inga fel- signaler 15,16 kommer att alstras.
I figurerna 6 (+l35 grader) och 8 (-l35 grader) är fasfelet större än 90 grader. I dessa fall samplas datasignalen 1 inte längre i samma bitlucka av klock- signalerna 2-4. Detta resulterar i att signalerna 6-8 inte heller kommer att samplas i samma bitluolca av klocksignalen ll. Signalerna 12-14 från vipp- orna D4-D6 blir då inte längre identiska. Detta resulterar i sin tur i att felsignaler 15,16 kommer att alstras av grindarna E3,E4. Närmare bestämt uppträder i fallet med ett stort positivt fasfel enligt figur 6 en felsignal 15 och i fallet med ett stort negativt fasfel enligt figur B en felsignal 16. 462 823 10 15 20 6 Felsignalerna 15 och 16 är kraftigare än motsvarande signaler 9,10 från grin- darna El och EZ och försvinner dessutom vid sma fasfel. Genom att förstärk- ningen i integratorerna Il och I2 kan dimensioneras olika för signalerna 15,16 a ena sidan och signalerna 9,10 a andra sidan kan slingan snabbt styras till rätt fasläge med hjälp av signalerna 15,16 och sedan vid rätt fasläge få önskade egenskaper för en last slinga med hjälp av signalerna 9,10.
Det kan nämnas att signalen 13 fran vippan D5 även fungerar som anordningens utgangssignal, pa grund av att den fördröjda kopian 7 av datasignalen l alltid samplas mitt i bitluckan av klocksignalen ll. Detta beror pa att klock- signalerna3 och ll är motfasiga om hänsyn inte tas till fördröjningarna i vippan D2 och i fördröjningsorganet Del.
I figur 3 visas en anordning som är nagot förenklad jämfört med anordningen enligt figur 2. I stället för att låta EXELLER-grindarna El-Eli alstra bade icke inverterade och inverterade signaler 9,10 och 15,16 alstras endast de icke inverterade signalerna. Signalerna fran grindarna El och EB a ena sidan och fran grindarna EZ och Eli à andra sidan kombineras i tva ELLER-grindar 01 och 02.
Fran grindarna 01 och 02 leds sedan styrsignaler 17 och 18, lämpligen i diffe- rentiell form, till integratorerna Il och I2 via fyra motstånd R9-Rl2. Med denna anorching fas ett mindre antal förbindningar mellan faskomparator och integratorer.

Claims (6)

10 462 823 7 PATENTKRAV
1. l. Förfarande för automatisk fasjustering i en faslåst slinga omfattande en oscillator (Os) med styrbar frekvens för att alstra en taktsignal, varvid av taktsignalen och en mottagen datasignal (1) två pulståg(9,l0) bildas, vilka innehåller pulser med en pulslängd som i det ena pulståget (9) är oberoende av och i det andra pulståget (10) är beroende av taktsignalens fasläge relativt datasignalens (l) fasläge, och varvid de båda pulstågen utnyttjas för att bilda en styrsignal till oscillatorn (Os), k ä n n e t e c k n a t av att vid bildandet av de båda pulstågen (9,lÜ) utnyttjas en första uppsättning signaler (6-8) som bildas genom att datasignalen (1) samplas i flera olika faslägen, att en andra upp- sättning signaler (12-14) bildas genom att signalerna (6-8) i den första upp- sättningen samplas samtidigt, och att signalerna (12-14) i den andra upp- sättningen jämförs (E3,E4) med varandra för att vid avvikelse bilda en fel- signal (l5,l6), som utnyttjas tillsammans med nämnda två pulståg (9,lÜ) och samverkar med dessa vid bildandet av styrsignalen till oscillatorn (Os).
2. Förfarande enligt patentkrav l, k ä n n e t e c k n a t av att av taktsignalen bildas en första, andra och tredje klocksignal (2-4), vilka används vid samp- lingen av datasigna1en(l) och i tur och ordning har inbördes faslägen mot- svarande, åtminstone tillnärmelsevis, 0,90 och 180 grader, och att även en fjärde klocksignal(1l) bildas vilken används vid samplingen av nämnda första uppsättning signaler (6-8) och vilken har ett sådant fasläge relativt nämnda andra klocksignal (3) att den signal (7) som bildas vid samplingen med nämnda andra klocksignal (3), åtminstone tillnärmelsevis, kommer att samplas mitt i varje bitlucka vid samplingen med nämnda fjärde klocksignal (ll).
3. Anordning för automatisk fasjustering i en faslåst slinga omfattande en oscillator (Os) med styrbar frekvens för att alstra en taktsignal, organ- (L2,L3,Pl-|,Dl-D3,Del,El,E2) för att av taktsignalen och en mottagen data- signal (1) bilda två pulståg (9,lÜ) vilka innehåller pulser med en pulslängd som i det ena pulståget (9) är oberoende av och i det andra pulståget (lÛ) är beroende av (10) taktsignalens fasläge relativt datasignalens (l) fasläge, och organ (Il,I2,S) som erhåller de båda pulstågen (9,lÜ) och är anordnade att bilda en styrsignal till oscillatorn (Os), k ä n n e t e c k n a d av att anordningen omfat- tar organ (Ph,l_2,L3) för att av taktsignalen bilda ett antal sinsemellan fasför- 462 10 823 8 skjutna klocksignaler (2-4), en första uppsättning samplingsorgan (DI-DB) vilka vart och ett erhåller den mottagna datasignalen (l) och var sin av dessa klocksignaler (2-4), varigenom en första uppsättning, sinsemellan fasförskjutna, signaler (6-8) bildas, en andra uppsättning samplingsorgan (Då-DG) vilka er- håller var sin signal (6-8) ur den första uppsättningen och en gemensam klocksignal (ll), varigenom en andra uppsättning signaler (12-14) bildas, samt organ (E3,Eä) omfattande EXELLER-beroende logikelement för att jämföra signalerna (12-14) i den andra uppsättningen med varandra och vid avvikelse mellan dessa bilda en felsignal(l5,l6), och att nämnda organ (Il,I2,S) som erhåller nämnda två pulståg (9,l0) även erhåller felsignalen(l5,l6) och är anordnade på ett sådant sätt att en samverkan åstadkommas mellan felsig- nalen (l5,l6) och de två pulstågen(9,l0) vid bildandet av en styrsignal till oscillatorn (Os).
4. Anordning enligt patentkrav 3, k ä n n e t e c k n a d av att nämnda sin- semellan fasförskjutna klocksignaler omfattar en första, andra och tredje klocksignal (2-4) vilka i tur och ordning har inbördes faslägen motsvarande, åtminstone tillnärmelsevis, 0, 90 och 180 grader, och att nämnda gemensamma klocksignal (ll) har ett sådant fasläge relativt nämnda andra klocksignal (3) att den signal (7) som bildas vid samplingen med nämnda andra klocksignal (3), åtminstone tillnärmelsevis, kommer att samplas mitt i varje bitlucka vid samplingen med nämnda gemensamma klocksignal (ll).
5. Anordning enligt patentkrav 3, k ä n n e t e c k n a d av att nämnda or- gan (E3,E4) för att bilda en felsignal (l5,l6) omfattar en första EXELLER- grind (E3) för att jämföra en första (12) och en andra (13) signal ur den andra uppsättningen signaler (12-14) och en andra EXELLER-grind (Eli) för att jäm- föra nämnda andra signal (13) och en tredje signal (14) ur den andra uppsätt- ningen signaler (12-14).
6. Anordning enligt patentkrav 5, k ä n n e t e c k n a d av att nämnda organ för att bilda tva pulståg (9,lÛ) har två utgångar, av vilka den ena (9) och en utgång från den första EXELLER-grinden (ES) är förbundna med en första ELLER-grind (01), och den andra (10) och en utgång från den andra EXELLER- grinden (Eli) är förbundna med en andra ELLER-grind (02).
SE8900139A 1989-01-16 1989-01-16 Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga SE462823B (sv)

Priority Applications (5)

Application Number Priority Date Filing Date Title
SE8900139A SE462823B (sv) 1989-01-16 1989-01-16 Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga
US07/450,430 US4975660A (en) 1989-01-16 1989-12-14 Method and apparatus for automatic phase adjustment in a phase locked loop
DE68915732T DE68915732T2 (de) 1989-01-16 1989-12-18 Verfahren und Anordnung zur automatischen Phasenregelung in einer Phasenregelschleife.
EP89850438A EP0378982B1 (en) 1989-01-16 1989-12-18 Method and apparatus for automatic phase adjustment in a phase locked loop
ES89850438T ES2052968T3 (es) 1989-01-16 1989-12-18 Metodo y aparato para ajuste automatico de fase en un bucle de enclavamiento de fase.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8900139A SE462823B (sv) 1989-01-16 1989-01-16 Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga

Publications (3)

Publication Number Publication Date
SE8900139D0 SE8900139D0 (sv) 1989-01-16
SE8900139L SE8900139L (sv) 1990-07-17
SE462823B true SE462823B (sv) 1990-09-03

Family

ID=20374765

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8900139A SE462823B (sv) 1989-01-16 1989-01-16 Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga

Country Status (5)

Country Link
US (1) US4975660A (sv)
EP (1) EP0378982B1 (sv)
DE (1) DE68915732T2 (sv)
ES (1) ES2052968T3 (sv)
SE (1) SE462823B (sv)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120990A (en) * 1990-06-29 1992-06-09 Analog Devices, Inc. Apparatus for generating multiple phase clock signals and phase detector therefor
US5084681A (en) * 1990-08-03 1992-01-28 Hewlett-Packard Company Digital synthesizer with phase memory
US5159291A (en) * 1990-11-13 1992-10-27 Level One Communications, Inc. Digitally controlled timing recovery loop with low intrinsic jitter and high jitter tolerance
US5068628A (en) * 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
US5252865A (en) * 1991-08-22 1993-10-12 Triquint Semiconductor, Inc. Integrating phase detector
JP3366032B2 (ja) * 1992-12-14 2003-01-14 パイオニア株式会社 キャリア同期用pll回路
US5506874A (en) * 1993-11-01 1996-04-09 Texas Instruments Incorporated Phase detector and method
US5493243A (en) * 1994-01-04 1996-02-20 Level One Communications, Inc. Digitally controlled first order jitter attentuator using a digital frequency synthesizer
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
US5712580A (en) * 1996-02-14 1998-01-27 International Business Machines Corporation Linear phase detector for half-speed quadrature clocking architecture
US6249557B1 (en) 1997-03-04 2001-06-19 Level One Communications, Inc. Apparatus and method for performing timing recovery
JP3327249B2 (ja) * 1999-05-11 2002-09-24 日本電気株式会社 Pll回路
US7463256B2 (en) * 2002-04-18 2008-12-09 Gateway Inc. Automatic phase adjustment for display
TW577992B (en) * 2002-05-20 2004-03-01 Mediatek Inc Jitter measuring method and apparatus
US7409027B1 (en) * 2002-06-14 2008-08-05 Cypress Semiconductor Corp. System and method for recovering a clock using a reduced rate linear phase detector and voltage controlled oscillator
US8711996B2 (en) 2010-07-16 2014-04-29 Rambus Inc. Methods and apparatus for determining a phase error in signals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380815A (en) * 1981-02-25 1983-04-19 Rockwell International Corporation Simplified NRZ data phase detector with expanded measuring interval
US4535459A (en) * 1983-05-26 1985-08-13 Rockwell International Corporation Signal detection apparatus
US4837781A (en) * 1987-04-07 1989-06-06 Gigabit Logic, Inc. Phase locked loop clock synchronizer and signal detector

Also Published As

Publication number Publication date
DE68915732D1 (de) 1994-07-07
SE8900139D0 (sv) 1989-01-16
DE68915732T2 (de) 1994-09-15
SE8900139L (sv) 1990-07-17
US4975660A (en) 1990-12-04
ES2052968T3 (es) 1994-07-16
EP0378982B1 (en) 1994-06-01
EP0378982A1 (en) 1990-07-25

Similar Documents

Publication Publication Date Title
SE462823B (sv) Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga
US5799048A (en) Phase detector for clock synchronization and recovery
US5633899A (en) Phase locked loop for high speed data capture of a serial data stream
Sonntag et al. A digital clock and data recovery architecture for multi-gigabit/s binary links
US5815016A (en) Phase-locked delay loop for clock correction
Lee et al. A CMOS serial link for fully duplexed data communication
EP0494984B1 (en) Phase detector for phase-locked loop clock recovery system
CN101867368B (zh) 时钟数据恢复电路和倍频时钟生成电路
US4881165A (en) Method and apparatus for high speed data transmission between two systems operating under the same clock with unknown and non constant skew in the clock between the two systems
US6711226B1 (en) Linearized digital phase-locked loop
US7039147B2 (en) Delay locked loop circuitry for clock delay adjustment
US8442178B2 (en) Linear phase detector and clock/data recovery circuit thereof
JPH05191225A (ja) 広帯域デジタル位相整列器
US20090257542A1 (en) Dual loop clock recovery circuit
WO1980000901A1 (en) A method of and an arrangement for regulating the phase position of a controlled signal in relation to a reference signal in a telecommunication system
JPH022214A (ja) ディジタル位相ロック・ループ及びディジタル・システム
JPH06303096A (ja) デジタル的に制御された位相シフト方法およびデジタル的に制御可能な継続的可変長の遅延ライン位相シフタ回路
JPH0347779B2 (sv)
US6320436B1 (en) Clock skew removal apparatus
US9748961B2 (en) Single cycle asynchronous domain crossing circuit for bus data
USRE38482E1 (en) Delay stage circuitry for a ring oscillator
US5608357A (en) High speed phase aligner with jitter removal
US5694062A (en) Self-timed phase detector and method
US5506874A (en) Phase detector and method
US6417698B1 (en) Linearized digital phase-locked loop method

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8900139-0

Format of ref document f/p: F

NUG Patent has lapsed