SE446359B - Forfarande for overforing av en signalladdning och anordning for utforande av forfarandet - Google Patents

Description

8002776-6 Ändamålet med uppfinningen är att åstadkomma ett nytt förfarande av in- ledningsvis nämnt slag, vilket möjliggör överföring av laddníngspaket av båda polariteterna och som med fördel kan användas i olika laddningsöverföringsan- ordningar.

För detta ändamål kännetecknas uppfinningen därav, att sígnalladdningen ligger inom ett sådant område av värden att den antingen adderas till eller subtraheras från nämnda bygynnelsereferensladdning på den första kapacitansen och omfattande en första fas, i vilken transistorkretsen är så förspänd att laddningsöverföring från den första punkten till kapacitansen är möjlig på sådant sätt, att den första kapacitansen kan uppladdas till nämnda tröskelnivå från den första punkten, och en andra fas i vilken transistorkretsen är så förspänd att den första kapacitansen urladdas till nämnda tröskelnivå mot den första punkten.

Uppfinningen är baserad på insikten om det faktum att överföring av ladd- ningspaket av båda polariteter är möjlig genom att ladda upp den först nämnda första kapacitansen från den första punkten och därefter urladda den till en nivå som är bestämd av tröskelnivån. Då den första kapacitansen varje gång se- dan förfarandet har genomförts åter uppladdas till nämnda tröskelnivå blir net- toladdningsöverföringen under utförandet av förfarandet lika med den laddning som har tillförts eller bortförts från den första kapacitansen mellan två ar- betscykler av förfarandet. Detta betyder att båda positiva och negativa ladd- ningspaket kan överföras och att den första kapacitansens laddningstillstånd automatiskt återställes. Emedan transistorkretsen efter avslutandet av ladd- ningsöverföringen inte är ledande och även emedan inga förspänningsströmmar krävs, såsom är fallet då en operationsförstärkare användes, ger uppfinningen de ytterligare fördelarna att effektförbrukningen minimeras. Då urladdning un- der den andra fasen sker över nämnda tröskelnivå tills en termisk jämnvikt har nåtts blir bruset som följer med laddningsöverföringen mycket litet relativt de kändametoderna som utnyttjar operationsförstärkaren.

Uppfinningen avser också en anordning för utförande av förfarandet, vilken anordning kännetecknas av en första punkt, en första kapacitans med en begyn- nelsereferensladdning, en transistorkrets inkopplad mellan den första kapaci- tansen och den första punkten samt klocksignalorgan för att förspänna transis- torkretsen qnder en första fas på sådant sätt att laddningsöverföring sker från den första punkten till den första kapacitansen och för att förspänna transis- torkretsen under en andra fas på sådant sätt att under denna andra fas den förs- ta kapacitansen urladdas mot nämnda första punkt till en tröskelnivå, som är be- stämd av transistorkretsen under den andra fasen. 3 8002776-6 Vad gä11er transistorkretsens förspänning kan anordningen enligt uppfin- ningen vidare kännetecknas därav, att transistorkretsen innefattar en första transistor med en första och en andra huvude1ektrod samt en styreïektrod, var- vid den första huvudeiektroden är ansiuten ti11 den första kapacitansen, den andra huvudeïektroden är ans1uten ti11 den första punkten och styreïektroden är ansiuten ti11 en första spänningskäiïa åtminstone under nämnda andra fas för att bestämma tröske1nivån, medan kïocksignaïorganen innefattar en omkoppïings- spänningskäïïa, som är koppïad tiiï den första punkten för att förspänna nämnda första punkt under den första fasen ti11 en sådan spänning att ïaddningsöverfö- ring från den första punkten ti11 den första kapacitansen inträffar och för att förspänna nämnda första punkt under den andra fasen ti11 en sådan spänning att ïaddningsöverföring från den första kapacitansen ti11 den första punkten in- träffar över nämnda tröskeïnivå.

En aiternativ utföringsform kan vara kännetecknad därav, att transistorns innefattar en första transistor med en första och en andra huvudeiektrod och en styreïektrod, varvid den första huvudeïektroden är ansïuten ti11 en andra punkt via den första kapacitansen, den andra huvudeïektroden är ansïuten ti11 den första punkten och styre1ektroden är ansïuten ti11 en tredje punkt, och att kïocksignaïorganen innefattar en första omkoppïingsspänningskäïia som är kopp- ïad ti11 den andra och den tredje punkten för att stä11a om spänningen på den andra och den tredje punkten ti11 sådana nivåer under den första fasen att ïaddningsöverföring från den första punkten till den första kapacitansen in- träffar under nämnda första fas och stä11a om spänningen på den andra och tred- je punkten ti11 sådana nivåer under den andra fasen att Iaddningsöverföring är möjïig från den första kapacitansen tili den första punkten, varvid nämnda tröskeïnivå är bestämd av spänningen på den tredje punkten under den andra fa- sen.

Anordningen enïigt uppfinningen kan ïämpiigen användas för att återstäïïa ïaddningar på kapacitanser oberoende av signaiïaddningens storïek och poïari- tet. Den nämnda första punkten kan därvid vara ansïuten direkt ti11 en spän- ningskäïïa som kan vara omkopplingsbar e11er inte. Om den signaïiaddning som överföres ska1I håïias kvar så möjiiggöres detta genom att kopp1a en kondensa- tor ti11 den första punkten, på viiken den överförda ïaddningen uppträder sedan metoden har genomförts. En sådan anordning kan användas såsom en integrator och kännetecknas därvid av att en transistorströmstäïïare är inkoppïad me11an en signaïïaddningsingång och den första kapacitansen, viïken strömstäïïare är koppiad ti11 kïocksignaïorganen på sådant sätt att den är oïedande under den första och den andra fasen och ïedande under en fas före den första fasen.

I anordningen enïigt uppfinningen är det aïternativt möjïigt att mata 8002776-6 4 en signal till den första transistorns styrelektrod, så att nämnda första kapa- citans laddas till en nivå som är bestämd av nämnda signal efter genomförandet av förfarandet enligt uppfinningen. En sådan anordning kan t.ex. tjäna såsom samplingskrets för sampling av laddning som överföres till en kapacitans i en- lighet med förfarandet enligt uppfinningen och kännetecknas därför av, att samplingskretsen innefattar en andra transistor med en styrelektrod och en första och en andra huvudelektrod, varvid styrelektroden är ansluten till samp- lingskretsens ingång, medan den första elektroden är ansluten till en utgång och till en femte kapacitans och den andra huvudelektroden är ansluten till en omkopplingspunkt som är kopplad till klocksignalorganen på sådant sätt att spänningen på nämnda omkopplingspunkt under den tredje fasen ställes om så att laddningsöverföring från nämnda omkopplingspunkt till den femte kapacitansen först är möjlig och att därefter den femte kapacitansen i nämnda omkopplings- punkt kan urladdas till en nivå som är bestämd av en spänning som uppträder på ingången.

Bland annat för utläsning av nämnda CCD-anordningar kan anordningen enligt uppfinningen vara kännetecknad därav att den första kapacitansen är ansluten till en signalingång med den sida som är vänd mot den första transistorn via en tredje transistor, vars styrelektrod är ansluten till en punkt med fast spän- ning, och en tredje kapacitans, varvid nämnda fasta spänning är så vald att den tredje kapacitansen under den första fasen också tar emot laddning från den första punkten och under den andra fasen urladdas till den första punkten till en nivå som är bestämd av den fasta spännigen.

Den nämnda tredje kapacitansen kan därvid bilda en del av nämda CCD-anord- ning.

En sådan anordning detekterar spegelladdningar av en given polaritet. En anordning för att detektera spegelladdningar av den andra polariteten kan vara kännetecknad därav att den första punkten via en tredje transistor är ansluten till en punkt med en sådan spänning att, då den tredje transistorn leder, den första och den andra kapacitansen kan uppladdas till nämnda spänning, medan den tredje transistorns styrelektrod är kopplad till klocksignalorganen för att slå till transistorn under en fas som föregår den första fasen.

En anordning i enlighet med uppfinningen för att detektera spegelladd- ningar av båda polariteterna kan vara kännetecknad därav att den första punkten är ansluten till en fjärde punkt via en tredje transistor, i vilken tredje transistor styrelektroden är ansluten till klocksignalorganen för att slå ifrån den tredje transistorn under den första och den andra fasen, att en fjärde ka- pacitans är ansluten till den fjärde punkten och att den fjärde punkten är an- sluten till en femte punkt via en fjärde transistor, varvid den fjärde tran- 5 8002776-6 sistorns styrelektrod är ansluten till klocksignalorganen för att slå ifrån nämnda transistor under den första och den andra fasen, vilken fjärde transis- tor kopplas till under en fas som föregår den första fasen, varvid den femte punkten mottar en sådan spänning att den första, den andra och den tredje kapa- citansen laddas till nämnda spänning över den tröskel som bildas av den första, tredje och fjärde transistorn, varefter spänningen i nämnda femte punkt ställes om till ett sådant värde att den första kapacitansen urladdas till nämnda femte punkt till en tröskelnivå som är bestämd av den första transistorn, medan den andra kapacitansen laddas ur till en nivå som är bestämd av den tredje transis- torn och den tredje kapacitansen till en nivå som är bestämd av den fjärde transistorn.

En anordning i enlighet med uppfinningen för att detektera en skillnad mellan två laddningar kan vara kännetecknad av första medel för att bringa sig- nalladdning att matas från en första ingång till den första kapacitansen under en tredje fas som föregår den första fasen, en andra kapacitans, andra medel för att bringa signalladdning att matas från en andra ingång till den andra kapacitansen under den tredje fasen, strömställarorgan för att ansluta den första och den andra kapacitansen i serie under en fjärde fas mellan den tredje och den första fasen samt strömställarorgan för att koppla den andra kapacitan- sen till den första punkten under den första och den andra fasen.

En alternativ utföringsform av en sådan anordning kännetecknas i enlighet med uppfinningen av första medel för att bringa signalladdning att matas från en första ingång till den första kapacitansen under en tredje fas som föregår den första fasen, en andra kapacitans, andra medel för att bringa signalladd- ningen att matas från en andra ingäng till den andra kapacitansen under den tredje fasen, första strömställarorgan för att ansluta den första och den andra kapacitansen parallellt under en fjärde fas mellan den första och den tredje fasen samt andra strömställarorgan för att koppla den andra kapacitansen till den första punkten under den första och den andra fasen.

I jämförelse med den föregående anordningen har denna anordning den för- delen att den första och den andra kapacitansens kapacitansvärden inte behöver vara lika för att bestämma skillnaden mellan två laddningar.

En mycket enkel anordning i enlighet med uppfinningen för att bestämma skillnaden mellan två laddningar kan vara kännetecknad av en första signalin- gång som är kopplad till en fjärde punkt mellan den första kapacitansen och den första transistorn, en andra signalingâng som är kopplad till en femte punkt, en tredje kapacitans mellan den femte punkten och den andra punkten med fast potential, varvid den första kapacitansen är inkopplad mellan nämnda andra punkt med fast potential och den fjärde punkten, medan den femte punkten är 8002776-6 6 kopplad till den första transistorns styrelektrod.

En mycket enkel anordning i enlighet med uppfinningen för att detektera både en positiv och en negativ laddning kan vara kännetecknad därav att den andra transistorn är inkopplad mellan den första transistorn och den första punkten genom en tredje transistor mellan förbindningspunkten för den första och den andra transistorn samt en tredje punkt, vilken tredje punkt är ansluten till en andra punkt via en tredje kapacitans, att den andra kapacitansen är inkopplad mellan den första punkten och en femte punkt samt att den första ka- pacitansen är inkopplad mellan en ingångsklämma och en fjärde punkt, varvid den tredje transistorns styrelektrod är ansluten till klocksignalorganen för att slå till den tredje transistorn under den tredje fasen.

En sådan anordning kan ha formen av en differentialladdningsförstärkare och för detta ändamål kännetecknas den av en första och en andra anordning av sistnämnda typ, varvid den andra punkten i varje anordning är ansluten till den fjärde punkten, vilken fjärde punkt är ansluten till nämnda första omkopplings- spänningskälla, varvid den första kapacitansen i den första anordningen också utgör den tredje kapacitansen i den andra anordningen och den tredje kapacitan- sen också utgör den första kapacitansen i den andra anordningen, och varvid den andra transistorns styrelektrod i den första anordningen är ansluten till den tredje transistorns styrelektrod i den andra anordningen och den tredje tran- sistorns styrelektrod i den första anordningen är ansluten till den andra tran- si storns styrelektrod i den andra anordningen.

Förfarandet i enlighet med uppfinningen kan också användas i en fördröj- ningsledning, "bucket brigade"-minne eller laddningskopplad anordning. En sådan samverkan med ett flertal likadana an- anordning kännetecknas därav att den 1 ordningar bildar en seriekoppling, varvid den första punkten i varje anordning är kopplad till den första kapacitansen i en efterföljande anordning, vilka anordningar omväxlande tillhör en första och en andra grupp, varvid varje grupp är gemensamt kopplad till klocksignalorganen, och varvid den första fasen i den första gruppen följer den andra fasen i den andra gruppen och den första fasen i den andra gruppen följer den andra fasen i den första gruppen.

Det observeras att användningen av sådana uttryck såsom uppladdning, ur- laddning o.s.v. inte innebär nâgra begränsningar vad gäller typen av laddnings- bärare (majoritetsladdningsbärare eller minoritetsladdningsbärare) eller pola- riteten på de spänningar som svarar mot dessa laddningar.

Uppfinningen beskrivs i detalj med hänvisning till ritningarna, där fig_l visar en känd integratorkrets, jïg_§ visar de klocksignaler som uppträder i kretsen enligt fig 1, fig¿§ visar en känd laddningsförstärkare, jj¿¿¿§ visar ett känt "bucket brigade"-minne, jjg_§ åskådliggör laddningsöverföringen i kret- 1 8002776-6 sen eniigt fig 4,_jig_§ visar ett principieiït kretsarrangemang i eniighet med uppfinningen, fig_Z åskådiiggör iaddningsöverföringen i kretsen enïigt fig 6, fig_§ visar en integratorkrets som utnyttjar principen i eniighet med uppfin- ningen, jj¿L2_visar de kïocksignaïer som är förenade med kretsen eniigt fig 8, jjg_lQ visar en första variant av kretsen enïigt fig 8, jig_ll visar en tran- sistorstruktur avsedd för användning i kretsen enïigt fig 8, fig_l2 visar en andra variant av kretsen eniigt fig 8, jig_l§ visar de kïocksignaïer som är förenade med kretsen enïigt fig 12, fig_l4 åskådiiggör iaddningsöverföringen i kretsen eniigt fig 12, jig_l§ visar en tredje variant av kretsen enïigt fig 8, jïg_l§ visar de kiocksignaier som är förenade med kretsen enïigt fig 15, fig_¿1 âskådiiggör ïaddningsöverföringen i kretsen eniigt fig 15, jig_l§ visar en krets eniigt fig 8 i en utïäsningskrets, fjg_lg visar de kïocksignaïer som är förenade med kretsen eniigt fig 18, jïg_2Q visar en dynamisk sampiingskrets som utnyttjar principen eniigt uppfinningen, fig_2l visar de kïocksignaier som är förenade med kretsen eniigt fig 20, jjg_22 åskâdiiggör iaddningsöverföringen i kretsen eniigt fig 20, fig_2§ visar en ïaddningsförstärkare som utnyttjar prin- cipen enïigt uppfinningen, fig 24 visar de kiocksignaïer som är förenade med kretsen eniigt fig 23, fig_2§ åskådïiggör ïaddningsöverföringen i kretsen en- ïigt fig 23, jjg_2§ visar en första variant av kretsen eniigt fig 23, jj¿L21 visar de kiocksignaïer som är förenade med kretsen eniigt fig 26, fig 28 åskåd1iggör iaddningsöverföringen i kretsen eniigt fig 26,_fig_22 visar en and- ra variant av kretsen eniigt fig 23, flg_§Q visar de kiocksignaïer som är före- nade med kretsen enligt fig 29,_fig_§1 åskådliggör iaddningsöverföringen i kretsen enïigt fig 29, fig_§2 visar en första typ av differentiaiïaddningsför- stärkare som utnyttjar uppfinningens principer, jjg_§§ visar de kïocksignaler som är förenade med kretsen enïigt fig 32, fig¿§4 visar en första variant av kretsen enïigt fig 32, jjg_§§ visar de kiocksignaier som är förenade med kret- sen enïigt fig 34, fig_§§ visar en andra variant av kretsen eniigt fig 32, fig_ ål visar de kïocksignaier som är förenade med kretsen eniigt fig 36, jjg_§§ visar en andra typ av differentiaiiaddningsförstärkare som utnyttjar uppfin- ningens principer, jjg_ §2 visar de kiocksignaier som är förenade med kretsen eniigt fig 38, jjg_4Q visar en utläsningskrets som utnyttjar uppfinningens principer, jjg_4¿ visar kretsen eniigt fig 40 utvidgad tiii en differentiai- iaddningsförstärkare, fig_42 visar en återstäïïningskrets för användning i kretsen enïigt fig 38,40 eïier 41, jjg_4§ visar ett "bucket-brigade“-minne som utnyttjar uppfinningens principer, fjg_44 visar de klocksignaïer som är förena- de med kretsen enïigt fig 43, jig_4§ åskådliggör iaddningsöverföringen i kret- sen enïigt fig 43, fig_4§ visar en variant av kretsen enïigt fig 43, fig_4Z visar de signaier som är förenade med kretsen eniigt fig 46 och jjg_4§ åskåd- 8002776-6 a liggör laddningsöverföringen i kretsen enligt fig 41.

Fig 1 visar en känd integratorkrets som har en ingång 11 och en utgång 12.

Ingången 11 är ansluten till en kondensator C11 via en transistorströmställare T11, vars styrelektrod är ansluten till en omkopplingsingång 15 till vilken en klocksignal G15 matas. Via en transistorströmställare T12, vars styrelektrod är ansluten till en omkopplingsingång 16 till vilken en klocksignal ø16 ma- tas, är nämnda kondensator C11 ansluten till den inverterande ingången (-) på en operationsförstärkare A, vars utgång är ansluten till utgången 12. Nämnda operationsförstärkare A erhåller negativ återkoppling via en kondensator C12 mellan utgången och den inverterande ingången (-). Operationsförstärkarens A ej inverterande ingång (+) är ansluten till en punkt med referenspotential (i fö- religgande exempel jord).

Fig 2 åskådliggör klocksignalerna E15 och øl6 som uppträder i kopp- lingsanordningen enligt fig 1. Vid en tidpunkt tl blir klocksignalen 015 låg och transistorn Tll kopplas till. Kondensatorn C11 uppladdas därvid till spän- ningen på ingången 11. Vid tidpunkten t2 kopplas därefter transistorn T11 ifrån och kondensatorn C11 innehåller därvid en laddningsmängd som är proportionell mot ingångsspänningen och proportionell mot kondensatorns C11 kapacitansvärde.

Vid tidpunkten t3 kopplas transistorn T12 till och kondensatorn C11 urladdas till referensspänningen på den ej inverterande ingången (+) till följd av ope- rationsförstärkarens A negativa återkoppling. Denna laddning flyter därvid till kondensatorn C12. Varje gång denna arbetscykel upprepas adderas en laddnings- mängd, som är proportionell mot ingångsspänningen, till den laddning som finns på kapacitansen C12 så att spänningen på utgången 12 blir integralen av signa- len på ingången 11.

Fig 3 visar en känd laddningsförstärkare som har en ingång 21 och en ut- gång 22. Via en kondensator C21 är ingången 21 ansluten till den inverterande ingången (-) på en operationsförstärkare A.°Denna operationsförstärkares A ut- gång är ansluten till utgången 22 och är negativt återkopplad till den inverte- rande ingången (-) via en kondensator C22. Operationsförstärkarens A ej inver- terande ingång (+) är ansluten till en punkt med referenspotential.

En signalspänning V1 på ingången 21, t.ex. spänningen på ett kanaluttag på en laddningskopplad anordning (CCD) varvid kondensatorn C21 bildar en del av nämmnda CCD¿ tillför en laddning q till kondensatorn C21 så att: q = V1.C21.

Till följd av operationsförstärkarens A negativa återkoppling flyter spegel- laddningen till kondensatorn C22, så att följande gäller för utgångsspänningen V2:V2 =-Vl.C21/C22.Medelst en transistor T25 kan kretsen återställas genom att kortsluta kondensatorn C22.

Fig 4 visar en känd laddningsöverföringsanordning, även kallad "bucket 9 8002776-6 brigade"-minne. Den innefattar en grupp av seriekoppiade transistorer, av viika tre betecknade med T31,T32 och T33 är visade. Meiian styreiektroden i varje transistor och förbindningspunkten meiian denna transistor och nästa transistor finns aiitid inkoppiad en kondensator (C31,C32 respektive C33). Transistorernas styreiektroder mottar konsekutivt puiser med en sådan poiaritet att de aktueiia transistorerna koppias tiii så att en iaddning som finns på en kondensator överföres tiii nästa kondensator, viiket iiiustreras medeist fig 5.

Fig 5 åskådiiggör schematiskt iaddningsöverföringen i anordningen eniigt fig 4. Diagrammen a,b och c representerar konsekutiva faser vid iaddningsöver- föringen, varvid den vänstra stapein i varje diagram representerar iaddningsin- nehåiiet på en given kondensator, t.ex. C31, mittstapein representerar den tröskei som biidas av transistorn, t.ex. T32, som föijer efter nämnda kondensa- tor, och den högra stapein representerar iaddningsinnehâiiet på nästföijande kondensator, t.ex. C32. I frånvaro av signai är aiia kondensatorer iaddade tiii en referensnivå VL. I fig 5a har antagits att kondensatorn C31 innehâiier ett signaiiaddningspaket q. Om, såsom är visat i fig 5b, spänningen på transistorns T32 styreiektrod minskas tiii spänningen VL (med antagandet att transistorns T32 och aiia andras transistorers tröskeispänning Vth är 0 voit) så att en iika stor spänningsminskning erhâiies i förbindningspunkten meiian transistorn T32 och transistorn T33 via kondensatorn C32 så kommer signaiiaddningen q att fiyta tiii kondensatorn C32. En ökning av spänningen på transistorns T32 styreiektrod âterstäiier kretsen tiii det ursprungiiga tiiiståndet, varefter medeist en puis på transistorns T33 styreiektrod signaiiaddningspaketet q kan överföras tiii kondensatorn C33.

Fig 6 visar principdiagrammet för en koppiingsanordning som utnyttjar iaddningsöverföringsförfarandet i eniighet med uppfinningen. Denna anordning innefattar en kapacitans C41 meiian en punkt 41 och en transistor T40 som är inkoppiad meiian kapacitansen C41 och en kiämma 42. Transistorns T40 styreiek- trod är ansiuten tiii en punkt 43. Eventueiit kan en kapacitans C42, som är inkoppiad meiian punkten 42 och en punkt 44, vara tiiikoppiad i punkten 42.

Förfarandet eniigt uppfinningen förkiaras med hänvisning tiii fig 7 där fig 7a âskådiiggör begynneisetiiiståndet. I detta begynneisetiiistånd innehåi- ier kondensatorn C41 en referensiaddning Q0 och på denna en positiv signaiiadd- ning +q (en iaddning utöver referensiaddningen Q0) eiier en negativ signaiiadd- ning -q (en iaddningsbrist reiativt referensiaddningen Q0) Transistorn T40 re- presenterar en tröskei VL meiian en kondensator C41 och kondensatorn C42 genom att spänningen på styreiektrodiedningen 43 om man ignorerar tröskeispänningen Vth i transistorn T40 sjäiv är iika med VL eiier genom att just innan det i fig 7a visade tiiiståndet begynnte spänningen i punkten 43 stäiits om från värdet soo277s-6 m VH till värdet VL. Kondensatorn 42 innehåller en referensladdning Q1.

I det i fig 7a visade tillståndet överföras en positiv signalladdning +q om sådan finnes omedelbart till kondensatorn C42 över tröskelN VL, vilket är samma situation som den som är visad i fig 5b. En negativ signalladdning -q blir kvar i kondensatorn C41. För att möjliggöra överföringen av negativa sig- nalladdningar matas en positiv spänningspuls till punkten 44, vilken via kon- densatorn C42 överföres till punkten 42. Det tillstånd som då erhålles är an- givet i fig 7b. I detta tillstånd är både kondensatorn C42 och kondensatorn C41 fyllda med laddning över tröskeln VL. Om spänningen i punkten 44 därefter mins- kas till den ursprungliga nivån erhålles det i fig 7c visade tillståndet varvid kondensatorn C41 har tömts till tröskelnivån VL så att: - kondensatorn C41 är laddad till sin referensnivå VL med en referensladdning 00, - Varje positiv (+q) eller negativ (-q) signalladdning har överförts från kon- densatorn C41 till kondensatorn C42.

Om en klocksignal matas till transistorns T40 styrelektrod kan denna klocksignal väljas så att spänningen i punkten 43 efter laddningsöverförings- förloppet, som är visat i fig 7a,7b och 7c, ökar så att en isolering erhålles mellan kondensatorerna C41 och C42. Därefter kan spänningen i puntken 44 ökas genom en spänning VL - VRL, varvid spänningen VRL är spänningen i punkten 42 då referensladdningen Ql finns på kondensatorn C42 i tillståndet enligt fig 7a.

Detta ger tillståndet enligt fig 7d i vilket laddningsnivån i kondensatorn C42 svarar mot laddningsnivån i kondensatorn C41 i tillståndet enligt fig 7a. Om så önskas kan spänningsförstärkning erhållas genom att välja kondensatorns C42 kapacitansvärde mindre än kondensatorns C41. Överföring av en signalladdning q från en kondensator C41 med ett kapacitansvärde C1 till en kondensator C42 med ett kapacitansvärde C2 innebär en signalspänningsförstärkning som är lika med C1/C2.

Om kretsen enligt fig 6 endast användes för att återställa referensladd- ningen Q0 i kondensatorn C41 kan kondensatorn C42 utelämnas och en omkopplings- spänning, som ställes om mellan nivåerna VRL och VRH kan matas till punkten 42.

Tillståndet vid avslutningen av laddningsöverföringsförloppet blir då det som är angivet i fig 7e, varvid referensladdningen Q0 i kondensatorn C41 har åter- ställts och signalladdningen har förstörts (tömts till källan från vilken om- kopplingsspänningen i punkten 42 erhållits).

Spänningsvariationerna som är visade i fig 7 skall betraktas i förhållande till varandra. Istället för att pulsstyra spänningen i punkten 42 eller punkten 44 är det alternativt möjligt att upprätthålla nämnda punkt 42 eller 44 på en 11 8002776-6 fast spänning och att kortvarigt reducera spänningen i punkten 41 och punkten 43, varigenom den i fig 7 angivna laddningsöverföringen också erhålles.

Fig 8 visar en första applikation av principen enligt uppfinningen i en kopplingsanordning med en liknande funktion som den kända integratorkretsen enligt fig 1. Denna kopplingsanordning enligt fig 8 innefattar en ingång 51 och en kondensator C51 med en omkopplingstransistor T51 som har en styrelektrodled- ning 55 mellan nämnda ingång och nämnda kondensator. Denna transistor T51 har en liknande funktion som transistorn T11 i fig 1, nämligen att mata laddnings- paket, som är bestämda av en signalspänning på ingången 51, till kondensatorn C51 på order av en klocksignal 055 på ledningen 55. Via en transistor T52 med en styrelektrodledning 56 och en transistor T50 vars styrelektrod är ansluten till en punkt med fast potential, i föreliggande exempel jord, är kondensatorn C51 ansluten till en utgång 52. Mellan utgången 52 och en omkopplingspunkt 54 är en kondensator C52 inkopplad.

I kretsen enligt fig 8 utför transistorn T52 samma funktion som transis- torn T12 i kretsen enligt fig 1, nämligen överföring av laddning på kondensa- torn C51 till kondensatorn C52, likaväl som den omkopplingsfunktion som disku- terats med hänvisning till fig 7 för att isolera kondensatorerna C51 och C52 vid avslutningen av laddningsöverföringsförloppet. Transistorn T50 utför samma funktion som transistorn T40 i kretsen enligt fig 6, nämligen alstring av en tröskel VL mellan kondensatorn C51 och kondensatorn C52 (då transistorn T52 är ledande), varvid tröskelspänningen VL svarar mot tröskelspänningen Vth i tran- sistorn T50 i det fall att transistorns T50 styrelektrod är ansluten till jord (OV).

Fig 9 visar klocksignalerna E55, ø56 pch ø54 i omkopplingspunkterna 55,56 och 54. Vid tidpunkten tl kopplas transistorn T51 till så att kondensa- torn C51 laddas eller urladdas till ingångens 51 spänning. Vid tidpunkten t2 spärras transistorn T51 och transistorn T52 kopplas till, varefter laddnings- överföringsförloppet som beskrivits med hänvisning till figurerna 6 och 7 kan äga rum. För detta ändamål ökas spänningen i punkten 54 medelst klocksignalen 054 vid nämnda tidpunkt, vilken tidpunkt ej är kritisk och kan uppträda ti- digare eller senare. Som följd härav överföres laddning från kondensatorn C52 till kondensatorn C51 över tröskeln VL för att fylla på en negativ signalladd- ning -q, om sådan finnes, motsvarande det i fig 7b visade tillståndet. Vid tid- punkten t3 minskas spänningen i punkten 54 återigen så att kondensatorn C51 urladdas till tröskelnivån VL-tillståndet därefter svarar mot det i fig 7c vi- sade tillståndet. Vid tidpunkten t4, som skall uppträda en tillräcklig tid ef- ter tidpunkten t3 för att tillåta kondensatorn C51 att fullständigt urladda sig till nivån VL, kopplas transitorn T52 från medelst klocksignalen 056. Vid soo277s-6 R denna tidpunkt adderas den positiva eller negativa signalladdningen som finns i kondensatorn C51 vid tidpunkten t2 till den laddning som redan finns i konden- satorn C52 och laddningen i kondensatorn C51 âterställes till referensnivån Q0.

Funktionen hos kopplingsanordningen enligt fig 8 svarar således fullständigt mot funktionen hos en kopplingsanordning som är visad i fig 1, varvid opera- tionsförstärkaren A har utelämnats med alla därav följande fördelar, såsom: - mindre effektförbrukning - mindre komponentuppbåd - mindre brus.

Under de perioder då transistorn T52 inte är ledande kan klocksignalen ø54 ha nivåer som är andra än de i fig 9 visade förutsatt att detta inte bringar transistorerna T50 och T52 att bli ledande. Exempelvis är det möjligt att lämna 054 "hög" under nämnda perioder vilket ger den visade klocksignalen ø54', vilket har fördelen att spänningsnivân på utgången 52 är "hög" under nämnda perioder vilket kan vara fördelaktigt för sampling av signalen på ut- gången 52 eller eventuellt för en ytterligare överföring av signalladdning. För att förhindra att transistorerna T50 och T52 kopplas till kan en spänningspuls därvid matas till transistorns T50 styrelektrod. En annan möjlighet är att bringa klocksignalen att anta referensnivån under nämnda perioder, vilken nivå svarar mot en utgångsspänning omkring nivån VL såsom är visat i fig 7, vilket ger ett tillstånd enligt fig 7d vid slutet av en utläsningsperiod efter tid- punkten t4. En sådan klocksignal ø54"som är visad i fig 9 har den fördelen att referensnivåerna på ingången 51 och utgången 52 blir lika.

I fallet med integratorer kan det vara önskvärt att integrera ett flertal signaler tillsammans. I kopplingsanordningen enligt fig 8 är detta bl.a. möj- ligt genom att koppla ett flertal ingångskretsar, såsom den visade kretsen med ingången 61, transistorerna T61 och T62 samt kondensatorn C61, till förbind- ningspunkten C mellan transistorn T52 och transistorn T50. Signalladdningarna på kondensatorerna C51 och C61 kan överföras till kondensatorn C52 genom att koppla till transistorerna T52 och T62 samt att mata en puls till punkten 54.

Fig 10 visar en variant av kretsen enligt fig 8, varvid transistorerna T52 och T50 är ersatta med en transistor T70. Denna krets arbetar på liknande sätt som kretsen enligt fig 8 med det förbehållet att tröskeln VL, vilken i kretsen enligt fig 8 utgöres av tröskelnivån i transistorn T50, utgöres av den "låga" nivån i klocksignalen som matas till transistorns T70 styrelektrod i kretsen enligt fig 10.

I kopplingsanordningarna enligt uppfinningen kan tekniker som är kända från laddningskopplade anordningar (CCD) användas, nämligen metoden att ar- rangera ett flertal styrelektroder på en kanal för att därigenom bilda de 13 8002776-6 olika transistorerna och kondensatorerna (kanal/styrelektrodkapacitans). Fig 11 visar en sådan möjlighet för kretsen enligt fig 8 varvid fem styrelektroder är anordnade på en kanal mellan ingången 51 och utgången 52, så att kondensatorer C51 och C52 samt transistorer T51,T52 och T50 bildas. Den elektrod som motsva- rar kondensatorn C51 skall därvid vara ansluten till en negativ'spännin9 (-) så att den också kan innehålla negativa signalladdningar; detta emedan kanalen i föreliggande exempel är av p-typ. I kretsen enligt fig 8 är det exempelvis ock- så möjligt att ersätta transistorerna T50 och T52 med en enda transistor med tvâ styrelektroder på en kanal.

Fig 12 visar en variant av kretsen enligt fig 8 varvid kondensatorn C81 är pulsstyrd istället för kondensatorn C82. Kretsen är identisk med kretsen enligt fig 8 med det undantaget att kondensatorn C81 är ansluten till transistorns T82 styrelektrod istället för jord, att kondensatorn C82 är inkopplad mellan ut- gången 82 och en punkt med fast potential. t.ex. jord, samt att transistorns T80 styrelektrod är ansluten till en omkopplingspunkt 83.

För att illustrera kretsens enligt fig 12 funktion visar fig 13 tidsför- hållandet mellan signalerna 885, 086 och G83 i punkterna 85,86 respektive 83 medan fig 14 visar laddningstillståndet efter tidpunkterna t2,t3,t4 respek- tive t5. Mellan tidpunkterna t1 och t2 är transistorn T81 ledande och en posi- tiv (+q) eller negativ (-q) signalladdning kan matas till kondensatorn C81 (fig l4a). Vid tidpunkten t3 reduceras spänningarna i punkterna 86 och 83 så att trösklarna i transistorerna T82 och T80 faller under laddningsnivån på konden- satorn C82 och laddningsöverföring åt vänster är möjlig (fig 14b) vilken ladd- ningsöverföring åt vänster inte äger rum i verkligheten om kondensatorn C81 innehåller en sådan stor positiv signalladdning att den överstiger laddningen på kondensatorn C82. Vid tidpunkten t4 ökas spänningen i punkten 86 så att kon- densatorn C81 tömmes över den tröskel som bildas av transistorn T82 i fallet med en "hög" klocksignal ø86 så att referensladdningen på kondensatorn C81 återställes och signalladdningen har strömmat till kondensatorn C82 (fig 14c).

Vid tidpunkten t4 kopplas transistorn T80 ifrån för att isolera kondensatorerna C81 och C82 (fig 14d).

Pâ liknande sätt som i kretsen enligt fig 8 är flera varianter av kretsen enligt fig 12 möjliga, bl.a. med avseende på klocksignaler och liknande.

Fig 15 visar en sådan variant i vilken jämfört med fig 12 transistorerna T80 och T82 har kombinerats till entransistor T90, medan kondensatorn C91 ej längre är ansluten till transistorns T90 styrelektrod utan till en separat om- kopplingspunkt 96.

För att illustrera kretsens enligt fig 14 funktion visar fig 16 klocksignalerna ø95, G96 och E93 i punkterna 95,96 respektive 93 medan 8002776-6 14 fig 17 visar laddningstillståndet efter tidpunkterna t2,t3,t5 respektive t6.

Mellan tidpunkterna t1 och t2 är transistorn T91 ledande och signalladdning kan matas till kondensatorn C91 (fig 17a). Vid tidpunkten t3 reduceras spänningen på transistorns T90 styrelektrod så att laddning kan flyta från kondensatorn C92 till kondensatorn C91 (fig 17b). Vid tidpunkten t4 höjes spänningen på transistorns T90 styrelektrod varefter medelst klocksignalen 096 spänningen i punkten 96 ökas, så att kondensatorn C91 över tröskeln VL i transistorn T90, som är tillordnad "hög" nivå hos klocksignalen 093, urladdar sig till refe- rensnivån och signalladdningen överföres till kondensatorn C92 (fig l7c). Tid- punkten t5 kan därvid sammanfalla med tidpunkten t4. Vid tidpunkten t6 minskar spänningen i punkten 96 och kondensatorn C91 ligger återigen på den ursprung- liga nivån och isolerad från kondensatorn C92 (fig l7d).

Fig 18 visar en möjlighet att sampla utgångssignalen i en krets enligt uppfinningen. Mellan en ingång 101 och en utgång 102 är kretsen helt identisk med kretsen enligt fig 8 bortsett från förbindningen från transistorns T10O styrelektrod till en omkopplingspunkt 103. Utgången 102 är ansluten till styr- elektroden i en transistor T103 som innehåller ett motstånd R i emitterelek- trodkretsen. Transistorns T103 emitterelektrod är ansluten till en annan utgång 107 via en samplingatransistor T104 vars styrelektrod är ansluten till en om- kopplingspunkt 108.

För att illustrera samplingsmetoden i enlighet med fig 18 visar fig 19 klocksignalerna 0105, 0106, 0103, 0104 och 0108 i punkterna 105,106,103,104 respektive 108. Mellan tidpunkterna t0 och tl höjes spänningen i punkten 104 vilket betyder en nivåförskjutning på utgången 102, varvid spän- ningen på transistorns Tl00 styrelektrod också höjes för att förhindra en ladd- ningsöverföring åt vänster. Mellan dessa tidpunkter är vidare transistorn T104 ledande så att signalspänningen på utgången 102 är tillgänglig på utgången 107.

Denna samplingsperiod t0 och t1 kan också apvändas för att mata en ny signal- laddning till kondensatorn C101 för vilket ändamål*transistorn T101 är ledande mellan tidpunkterna t0 och tl. Efter tidpunkten tl är signalladdningsöverföring från kondensatorn C101 till kondensatorn C102 möjlig såsom beskrivits tidigare därigenom att spänningen på transistorns T101 styrelektrod vid tidpunkten t1 reduceras för att bilda tröskeln VL, medan transistorn 102 kopplas till och spänningen i punkten 104 är hög, så att laddningsöverföring åt vänster sker.

Vid tidpunkten t2 minskar spänningen i punkten 104 så att kondensatorn C101 urladdar sig över tröskeln VL och vid tidpunkten t3 kopplas transistorn T102 från, varefter en ny sampling kan utföras.

Den statiska samplingen enligt fig 18 med emittermotståndet R kan ersättas med en dynamisk sampling i enlighet med fig 20. 15 8002776-6 I kretsen enligt fig 20 är utgången 112 från en laddningsöverföringsanord- ning, t.ex. i enlighet med fig 8, ansluten till styrelektroden i en transistor T113, vars ena huvudelektrod är ansluten till en klänma 119 och vars andra hu- vudelektrod är ansluten till en punkt med fast spänning (jord) via en kapaci- tans C113. Nämnda andra elektrod är också ansluten till en utgång 117 via en samplingstransistor T114 med en styrelektrodledning 118. Fig 20 visar bara transistorn Tl10 och utgångskapacitansen C112 av laddningsöverföringskretsen.

Utläsningstransistorn T113 arbetar helt i överensstämmelse med den princip som angivits med hänvisning till fig 6 och 7 med det förbehållet att kapacitan- sen C113 svarar mot kapacitansen C41, klämman 119 svarar mot klämman 42 och utgången 112 svarar mot klämman 43. I kretsen enligt fig 20 urladdas således kapacitansen C113 till en tröskelnivå sedan en puls har matats till punkten 119, vilken nivå om man bortser från transistorns T113 egen tröskelspänning Vth svarar mot signalen på utgången 112.

Detta åskådliggöres med hänvisning till fig 21 som visar klocksignalerna 0113, 0114, 0119 och 0118 i punkterna 113,114,119 respektive 118 medan fig 22 visar ett antal laddningstillstånd. Vid tidpunkten t0 ökas spänningen i punkten 113 så att transistorn T110 slås ifrån och samtidigt höjes spänningen i punkten 114 för att erhålla en förskjutning av signalnivån på utgången 112.

Tillståndet är då det som är visat i fig 22a om signalen i punkten 112 över- stiger laddningsnivån på kondensatorn C113 och det som är visat i fig 22b om spänningen i punkten 112 (vilken bestämmer tröskelnivån i transistorn T113) överstiger laddningsnivån på kondensatorn C113. Vid samma tidpunkt t0 (eller eventuellt senare) höjes spänningen i punkten 119 så att kondensatorn C113 lad- das till nämnda spänning i punkten 119 (fig 22c). Vid tidpunkten tl reduceras spänningen i punkten 119 så att kondensatorn C113 urladdar sig till den nivå som är bestämd av spänningen på utgången 112 (fig 22d). Efter tidpunkten t2 har kondensatorn C13 således laddats till spänningen på utgången 112 (minus tran- sistorns T113 tröskelspänning Vth). Därefter minskas spänningen i punkten 113 för att mata en ny signal till kondensatorn C112 och spänningen i punkten 114 förblir hög för att åstadkomma en laddningsöverföring från kondensatorn C112 åt vänster. Vid tidpunkten t4 minskar spänningen i punkten 114 så att en ny sig- nalladdning strömmar till kondensatorn C112. Efter tidpunkten t2, t.ex. mellan tidpunkterna t3 och t5, kopplas transistorn T114 till för att överföra signalen till utgången 117 via kondensatorn C113.

Fig 23 visar en laddningsutläsnings- och återställningskrets, vilken t.ex. kan användas för ej destruktiv utläsning av laddningskopplade förstärkare och vilken med avseende på sin funktion motsvarar kretsen enligt fig 3.

Kretsen har en ingång 121 till vilken en laddning +q kan matas efterföljd 8002776-6 16 av en laddning -q, så att för varje arbetscykel ingen laddning tas ut från en källa som är ansluten till ingången 121. Via en kondensator C121 är ingången 121 ansluten till en transistor T120 vars styrelektrod är ansluten till en punkt med konstant spänning VL. Å andra sidan är transistorn T120 ansluten till en punkt D vilken via en kondensator C122 är ansluten till en punkt med kon- stant potential (jord). Vidare är punkten D ansluten till en omkopplingspunkt 122 via en transistor T126 vars styrelektrod är ansluten till en omkopplings- punkt 123.

Fig 24 visar signalen VA på ingången 121, spänningen i punkten B och klocksignalerna i punkterna 123 och 122, medan fig 25 visar laddningstillstån- den vid tidpunkten tl och efter tidpunkterna t1,t2,t3,t4 respektive t5. Vid tidpunkten tl är kretsen i ett begynnelsetillstånd, varvid kondensatorns C121 elektrod som är förbunden med transistorn T120 är uppladdad till en referensni- vå vilken om man bortser ifrån tröskelspänningen Vth i själva transistorn T120 svarar mot spänningen VL, medan kondensatorn C122 är uppladdad till en refe- rensnivå V1 som svarar mot den tröskel som utgöres av transistorn T125 vid en låg nivå på klocksignalen ø126 (fig 25a). Vid tidpunkten tl matas en laddning +q (fig 25b) till ingången 121. Den motsvarande spegelladdningen flyter till kondensatorn C122 över den tröskel som utgöres av transistorn T120. Vid tid- punkten t2 återställes spänningen VA på ingången 121 till den ursprungliga ni- vån. Då kondensatorn C121 har urladdats tills punkten B fått en spänning VL kan laddningen q ej tömmas över, emedan transistorn T120 därvid är spärrad och spänningen i punkten B minskar till en spänning som svarar mot en laddning -q.

Det tillstånd som därvid erhållits är visat i fig 25c. Vid tidpunkten t3 kopp- las transistorn T125 till och bildar en tröskelspänning V1 mellan kondensatorn C122 och punkten 122. Till punkten 122 matas en positiv spänningspuls. Det tillstånd som därvid erhålles är visat i fig 25d i vilket tillstånd kondensato- rerna C121 och C122 har laddats till den höga nivån i punkten 122. Vid tidpunk- ten t4 minskar spänningen i punkten 122 så att kondensatorerna C121 respektive C122 urladdar sig över tröskeln VL och V1 (fig 25e); nettoladdningen som där- vid överförts till kondensatorn C121 är lika med q och en laddning som är lika med q flyter tillbaka till ingången 121. On transistorn T125 kopplas från vid tidpunkten t5 återställes det ursprungliga tillståndet (fig 25f). Laddnings- tillståndet_i kretsen återställes således utan att laddning tas ut från en käl- la som är ansluten till ingången 121. Den positiva signalladdningen kan samplas mellan tidpunkterna t2 och t3, För detta ändamål är en emitterföljare med en transistor T123 och ett emittennotstånd R ansluten till punkten D. Emittersig- nalen i punkten 127 kan därvid samplas mellan tidpunkterna t2 och t3, t.ex. på ett liknande sätt som angivits för kretsen enligt fig 18. Istället för den -17 8002776-6 samplingskrets som användes i fig 23 kan den dynamiska samplingskretsen enligt fig 20 användas.

I kretsen enligt fig 23 kan laddningar från flera källor summeras, t.ex. genom att punkten B mellan kondensatorn C121 och transistorn T120 ansluts till ett flertal ingångar via en kondensator. _ I kretsen enligt fig 23 kan den positiva signalladdningen +q detekteras.

Fig 26 visar en liknande krets men anpassad för att detektera den negativa sig- nalladdningen -q. Jämfört med kretsen enligt fig 23 är kondensatorn C132 an- sluten till omkopplingspunkten 134, medan punkten 132 är ansluten till en punkt med referensspänning V2 i kretsen enligt fig 26.

Fig 27 visar ingångssignalen VA och klocksignalerna 0134 och ø136 i punkterna 134 och 136.

Fig 28 visar laddningstillståndet före tidpunkten tl, vid tidpunkten t3, före tidpunkten t4, efter tidpunkten t4 respektive efter tidpunkten t5. Vid tidpunkten tl laddas kondensatorerna C131 och C132 till en referensnivå VL re- spektive V2 och transistorn T135 är ledande (fig 28a). En positiv laddning som tillföres mellan tidpunkterna t1 och t2 flyter till punkten 132 över den trös- kel VL som bildas av transistorn T130. Efter tidpunkten t2 vid tidpunkten t3 kopplas transistorn T135 ifrån (fig 28b). En negativ signalladdning -q tas från kondensatorn C131 vid tidpunkten t2 (eller senare, i varje fall före tidpunkten t4) (fig 28c). Vid tidpunkten t4 matas en positiv spänningspuls till punkten 134 så att kondensatorn C131 uppladdas (fig 28d). Vid tidpunkten t5 minskar spänningen i punkten 134 och kondensatorn C131 urladdas till nivån VL och den negativa signalladdningen -q har överförts till kondensatorn C132 (fig 28e).

Vid tidpunkten t6 kopplas transistorn T135 åter till så att kondensatorn C132 uppladdas till nivån V2 och kretsen återställes till sina ursprungliga nivåer (fig 28a). Detektering av den negativa signalladdningen i punkten E kan ske på ett liknande sätt som i kretsen enligt fig 22, nämligen mellan tidpunkterna t5 och t6.

Fig 29 visar en kombination av kretsarna enligt fig 23 och fig 26 vilken möjliggör att både en positiv signalladdning +q och en negativ signalladdning -q detekteras. Kretsen innefattar en kondensator C141 mellan en ingång 141 och en transistor T140. Transistorn T140 är vidare ansluten till en punkt E vilken är förbunden med en omkopplingspunkt 145 via en kondensator C142. Transistorns T140 styrelektrod är ansluten till en punkt 143 som har en konstant spänning VL. Via en transistor T145 är punkten E ansluten till en punkt D och styrelek- troden i transistorn T145 är ansluten till omkopplingspunkten 145. Via en kon- densator C143 är punkten D ansluten till en punkt med referenspotential (jord) och via en transistor T146, vars styrelektrod är ansluten till en omkopplings- 8002776-6 18 punkt 146, till en omkopplingspunkt 142.

Fig 30 visar en ingångssignal VA på ingången 141 och klocksignalerna i omkopplingspunkterna 145, 146 och 142 medan fig 131 visar laddningstillstândet efter tidpunkten tl vid tidpunkten t3, efter tidpunkten t3, efter tidpunkten t4, efter tidpunkten t5 och efter tidpunkten t6. Kretsen återställes genom att en positiv spänningspuls matas till punkten 142 vid tidpunkten tl, varvid tran- sistorerna T145 och T146 blir ledande (fig 31a). Vid tidpunkten t2 reduceras spänningen i punkten 142 så att kondensatorn C141 urladdas till nivån VL som är bestämd av transistorn T140, kondensatorn C142 urladdas till nivån V2 som är bestämd av transitorn T145 vid "låg" nivå på klocksignalen ø145, kondensatorn C143 urladdas till nivån V1 som är bestämd av transistorn T146 vid "låg" nivå på klocksignalen 0146, varefter transistorn T146 vid tidpunkter t3 kopplas ifrån (fig 31b). Efter tidpunkten t4 matas en positiv laddning +q till konden- satorn T141 varvid den motsvarande spegelladdningen flyter till kondensatorn C143 via transistorerna T140 och T145 (fig 31c). Efter tidpunkten t4 matas den negativa signalladdningen -q till kondensatorn C141 (fig 31d). Vid tidpunkten t5 höjes spänningen i punkten 145 så att kondensatorn C141 uppladdas (fig 31e).

Vid tidpunkten t6 minskas spänningen i punkten 145 återigen och den negativa laddningen -q på kondensatorn C141 överföres till kondensatorn C142 (fig 31f).

Strax efter tidpunkten t6 uppträder den positiva signalladdningen i kondensa- torn C143 och den negativa signalladdningen i kondensatorn C142, varefter de båda signalerna kan samplas. Laddningstillståndet kan sedan återställas genom att koppla till transistorn T146 och mata en positiv spänningspuls till punkten 142.

Fig 32 visar en differentialladdningsförstärkare för att detektera skill- naden mellan två positiva signalladdningar ql och q2. Kretsen består i huvudsak av två kretsar enligt fig 23 med en ingång 151a, en kondensator C151a, en punkt 153, en transistor T150a, en kondensator C152a, en transistor T155a, en punkt 153a respektive en punkt 152 samt en ingång 151b, en kondensator C15b, punkten 153, en transistor Tl50b, en kondensator C1S2b, en transistor T155b, en punkt 153b samt punkten 152 svarande mot ingången 152, kondensatorn C121, punkten 123, transistorn T120, kondensatorn C122, transistorn T125, punkten 123 samt punkten 122. Kondensatorerna C152a och C152b är emellertid anslutna till en punkt B. Denna punkt B är ansluten till punkten 152 via en transistor T156.

Styrelektroden i transistorn T156 är ansluten till en punkt 156 till vilken en klocksignal ø156 matas.

Fig 33 visar klocksignalerna ø156, ø153b, ø153a och ø152 i punk- terna 153b, 153a respektive 152. Vid en tidpunkt tO befinner sig kretsen i sitt begynnelsetillstånd. Spänningen i punkten 152 är därvid låg och transistorerna 19 8002776-6 T155a och T155b är spärrade medan transistorn T156 leder. Under en återställ- ningsfas som föregår nämnda tidpunkt urladdas punkten B till den låga nivån i punkten 156 via transistorn T156 (om man bortser ifrån tröskelspänningen Vth i nämnda transistor T156). Följaktligen hålles transistorn T156 just oledande. Om en positiv signalladdning q1 eller q2 efter tidpunkten t0 matas till ingångarna 151a respektive 151b kommer motsvarande spegelladdning att flyta till kondensa- torn C152a respektive C152b såsom beskrivits med hänvisning till figurerna 23-25, vilket förorsakar en signalspänning V1 och V2 över respektive kondensa- tor; laddningsströmmarna flyter därvid till punkten 152 via transistorn 156.

En därefter uppträdande negativ signalladdning blir kvar på kondensatorn C151a respektive C151b. Vid tidpunkten tl kopplas transistorn T155b till medan tran- sistorn T156 kopplas ifrån. Som följd härav antar punkten mellan transistorn Tl50b och transistorn T155b den låga potentialen i punkten 153b (om man bortser ifrån transistorns tröskelspänning Vth) och spänningen i punkten B minskar med V2. Transistorn T156 slås därvid ifrån och kondensatorerna Cl52a och C152b an- sluts i serie mellan punkten 153b och punkten D mellan transistorn T150a och transistorn T155a. Signalspänningen i punkten D blir därvid V1-V2 vid nämnda tidpunkt tl, vilken signalspänning kan samplas såsom beskrivits med hänvisning till fig 18 eller fig 20. Vid tidpunkten t2 kopplas transistorn T155a och tran- sistorn T156 till, medan transistorn T155b förblir ledande. Spänningen i punk- ten 152 ökas vid denna tidpunkt och reduceras återigen vid tidpunkten t3, så att kondensatorerna C151a, C15b, C152a och C152b återställes till en referens- nivå på det sätt som beskrivits med hänvisning till figurerna 22-24, varvid punkten B återställes via transistorn T156. Vid tidpunkten t4 kopplas transis- torerna T155a och T155b återigen från, varefter en ny detektering kan ske.

Punkten D och punkten mellan transistorerna Tl50b och T155b kan också återstäl- las till spänningen i punkten 152 vid en låg nivå på klocksignalen 0152, me- dan transistorn T155b kan kopplas till under utläsning på sådant sätt att se- riekopplingen av kondensatorerna Cl52a och C152b kopplas in mellan punkten D och punkten 152. Dessutom kan spänningen VL vara en omkopplingsbar spänning, vilket likaså exempelvis gäller för utföringsformerna enligt fig 23-34 samt 40 och 41.

Fig 34 visar en variant av differentialladdningsförstärkaren enligt fig 32. Ingångarna l61a och 161b är anslutna till en punkt Ea respektive Eb via kondensatorer Cl61a respektive C161b och transistorer T160a respektive T160b.

Transistorernas T160a och T160b styrelektroder är anslutna till en punkt 163 som har en konstant spänning VL. Punkterna Ea och Eb är anslutna till en om- kopplingspunkt 164 via kondensatorer C162a respektive C162b i serie med en transitor T165. Transistorns T165 styrelektrod är ansluten till en omkopplings- punkt 165. Punkterna Ea och Eb är sammankopplade via en transistor T167 vars 8002776-6 20 styrelektrod är ansluten till en omkopplingspunkt 167. Vidare är punkten Ea ansluten till punkten 164 via en transistor T166, vars styrelektrod är ansluten till en omkopplingspunkt 166.

Fig 35 visar klocksignalerna ø165, ø167, ø166 och ø164 i punkterna 165,l67,165 respektive 164. Vid en tidpunkt t0 uppladdas alla kondensatorer till en referensnivå. Transistorerna T166 och T167 slås sedan ifrån medan tran- sistorn T165 är ledande och punkten 164 har en låg spänning. Spegelladdningarna som svarar mot signalladdningarna ql och q2 på ingången 161a respektive 161b kan därvid flyta till kondensatorerna C162a respektive Cl62b via kondensatorer- na C161a respektive Cl61b och transistorerna T160a respektive T160b, vilket alstrar en signalspänning V1 och V2 över de förstnämnda kondensatorerna. En efterföljande negativ signalladdning tas ut från kondensatorn C162a respektive C161b vilket är helt i överensstämmelse med det som beskrivits med hänvisning till fig 23-25. Vid tidpunkten t1 kopplas transistorn T165 ifrån medan transis- torn T167 kopplas till, så att kondensatorerna C162a och C162b kopplas i serie mellan punkten 164 och punkten D. Signalspänningen i punkten D blir därvid lika med V1-V2 och kan samplas på beskrivet sätt. Vid tidpunkten t2 kopplas transis- torerna T165 och T166 till, medan transistorn T167 redan var ledande så att kondensatorerna C162a och C162b kortslutes och urladdas till en referensnivå.

Genom att samtidigt mata en positiv spänningspuls till punkten 164 âterupplad- das kondensatorerna C161a och C161b till referensnivån.

Kretsarna enligt fig 32 och 34 har den nackdelen att kondensatorerna C152a och Cl52b liksom kondensatorerna C162a och C162b skall vara i hög grad identis- ka, emedan signalspänningarna V1 och V2 blir bestämda av dessa kapacitansvär- den. Den ena signalladdningen ql alstrar i verkligheten en signalspänning V1=ql/Cl medan den andra signalladdningen alstrar en signalspänning V2=q2/C2 så att: _ V1-V2=q1/Cl-q2/C2, vilket är lika med 1/C0(q1-q2) om C1=C2=C0.

Kretsen enligt fig 36 har ingångar 171a och 171b som via en kondensator C171a och en transistor T170a samt via en kondensator C171b och en transistor Tl70b är anslutna till punkterna Ea respektive Eb. Transistorernas T170a och Tl70b styrelektroder är anslutna till en punkt 173 som har en konstant spänning VL. Punkten Ea är ansluten till en omkopplingspunkt 174 via en kondensator C172a i serie med en transistor T175. Transistorns T175 styrelektrod är anslu- ten till en omkopplingspunkt 175. Via en kondensator C172b är punkten Eb an- sluten till omkopplingspunkten 174. Via en transistor T177a är punkten Ea an- sluten till omkopplingspunkten 174, medan punkten Eb via en transistor T177b är ansluten till punkten mellan kondensatorn C172a och transistorn T175. Transis- torernas T177a och T177b styrelektroder är anslutna till en omkopplingspunkt 21 8002776-6 177.

För att åskådliggöra kretsens enligt fig 36 funktion visar fig 37 klock- signalerna 0175, 0177 och 0174 i punkterna 175,177 respektive 174. Vid en tidpunkt t0 uppladdas kondensatorerna Cl71a,C171b,C172a och C172b till en re- ferensnivå. Transistorn T175 är ledande och transistorerna Tl77a och Tl77b är spärrade. Den positiva signalladdning +q1 eller +q2 som matas till ingången 17la respektive 17lb flyter till kondensatorn C172a respektive C172b såsom be- skrivits med hänvisning till föregående figurer, medan den efterföljande nega- tiva signalladdningen -ql eller -q2 tas från kondensatorn Cl71a respektive C171b. Vid tidpunkten t1 kopplas transistorn T175 ifrån medan transistorerna Tl77a och T177b kopplas till så att kondensatorn C172a kopplas antiparallellt med kondensatorn C172b. Signalladdningarna ql och q2 på dessa kondensatorer kombineras och en signalladdning som är lika med q2-ql blir kvar på nämnda an- tiparallellkoppling, vilken laddning alstrar en signalspänning som är lika med 1/CP (q2-q1) i punkten Eb, varvid Cp är kapacitansvärdet för parallellkoppling- en av C172a och C172b. Denna signalspänning kan samplas på tidigare beskrivet sätt. Vid tidpunkten t2 kopplas transistorn T175 till så att kondensatorerna C172a och C172b kortslutes. Genom att mata en positiv spänningspuls till punk- ten 174 vid samma tidpunkt eller senare återställes också laddningen på konden- satorerna C171a och C161b på samma sätt som beskrivits med hänvisning till fö- regâende figurer. Efter spärrning av transistorerna Tl77a och Tl77b vid tid- punkten t3 är kretsen åter redo för en efterföljande laddningsdetektering.

Fig 38 visar ett alternativ för differentialladdningsförstärkaren enligt fig 32,34 och 36, varvid kondensatorerna ej kopplas i serie eller parallellt.

För att illustrera en tänkbar användning av en differentialladdningsförstärkare visar denna figur två laddningskopplade anordningar BBD1 och BBD2, i förelig- gande exempel "bucket brigade"-minnen. Som bekant består sådana minnen av en seriekoppling av ett flertal transistorer, var och en med en kondensator mellan styrelektroden och kollektorelektroden. I varje minne bildar en kondensator C181a eller C181b en del av differentialladdningsförstärkaren istället för att vara ansluten till den tillordnade transistorns styrelektrod. Liknande applika- tioner är också tänkbara med differentialladdningsförstärkarna enligt fig 32,34 och 36 och för den ej destruktiva utläsningen av ett BBD-minne med kretsarna enligt fig 23,26 och 29.

I differentialladdningsförstärkaren enligt fig 38 är kondensatorerna C18la och C181b anslutna till punkter Ea och Eb via transistorer T180a respektive T180b. Transistorernas T180a och T180b styrelektroder är anslutna till en om- kopplingspunkt 183. Punkterna Ea och Eb är anslutna till en punkt med fast po- tential (jord) via kondensatorer C182a respektive C182b. Via en transistor 8Û02776-6 H T185 är punkten Ea ansluten till utgångspunkten 182 vilken via en kondensator C183 är ansluten till en omkopplingspunkt 184. Transistorns T185 styrelektrod är ansluten till punkten Eb.

För att åskådliggöra kretsens enligt fig 38 funktion visar figur 39 en signal q som representerar en fas av laddningsöverföringen av en laddning ql i BBD1 eller av en laddning q2 i BBD2 vid punkterna 181a respektive 181b samt klocksignalerna 0183 och 0184 i omkopplingspunkterna 183 respektive 184.

Vid tidpunkten tl överföres en laddning +q1 och +q2 i BBD1 respektive BBD2 (p-kanals) till kondensatorerna C181a respektive C181b vilka är anslutna till punkterna 181a respektive 181b. Spegelladdningarna ql och q2 flyter därvid till kondensatorerna C182a och C182b via transistorns T180a resp.T180b vid "låg" klocksignal på styrelektroden. Om denna laddning ql eller q2 i punkterna 181a resp. 181b vid tidpunkten t2 överfördes vidare av BBD1 respektive BBD2 skulle detta inte vara möjligt, emedan den sida av kondensatorn C181a eller C181b, som är vänd mot transistorerna T180a respektive T180b, är ansluten till transistorn T180a eller T180b som därvid inte är ledande, så att spänningen på dessa elektroder minskar med ett värde som motsvarar nämnda negativa signalladdning.

Vid tidpunkten t2 spärras transistorerna T180a och T180b för att förhindra en alltför tidig återställning av laddningen på kondensatorerna C181a och C181b.

Till punkten 184 matas en positiv puls. Som följd härav uppladdas kondensatorn C182a ytterligare. Då spänningen i punkten 184 åter minskar vid tidpunkten t3 urladdas kondensatorn C182a till en nivå som är bestämd av laddningen på kon- densatorn C182b. Om kondensatorerna C182a och C182b är identiska blir netto- laddningsöverföringen till kondensatorn C183 lika med q1-q2. Vid tidpunkten t4 minskar spänningen i punkten 183 åter till VL. En efterföljande återställnings- fas, t.ex. med kretsen enligt fig 42, möjliggör för BBD-kretsarna att åter av- lägsna laddningarna ql och q2, varvid motsvarande spegelladdningar flyter till kondensatorerna C181a och C181b.

Fig 40 visar ett alternativ till kretsen enligt fig 29 för lagring av både den positiva och den negativa spegelladdningen i en kondensator C191. Via en transistor T190, vars styrelektrod är ansluten till en punkt 193 som har en fast spänning VL, är nämnda kondensator C191 ansluten till en punkt A. Via en transistor T195, vars styrelektrod är ansluten till en omkopplingspunkt 195 till vilken en klocksignal 0195 matas, är nämnda punkt A ansluten till en punkt Ea, vilken via en kondensator C192 är ansluten till en punkt 194, och via en transistor T196, vars styrelektrod är ansluten till en omkopplingspunkt 196 till vilken en klocksignal 0196 matas, är den ansluten till en punkt Eb vil- ken via en kondensator C193 är ansluten till en omkopplingspunkt 197 till vil- ken en klocksignal 0193 matas. 23 8002776-6 Då en positiv laddning +q matas till kondensatorn C191 och transistorn T195 kopplas till flyter denna laddning +q till kondensatorn C192, varvid punk- ten 194 kan vara ansluten till en punkt med fast potential. Laddningen -q som därefter uppträder på kondensatorn C191 kan överföras till kondensatorn C193 genom att slå ifrån transistorn T195, slå till transistorn T196 och mata en positiv spänningspuls till punkten 197. Då transistorerna T195 och T196 inte kan leda samtidigt kan punkterna 197 och 194 även vara sammankopplade.

I det föregående har antagits att den positiva laddningen uppträder först och därefter den negativa laddningen. Om följden inte är känd skall en positiv spänningspuls också tillföras punkten 194 då transistorn T195 slås till.

Flera varianter av kretsen enligt fig 40 är möjliga liksom exempelvis av kretsen enligt fig 8. Som exempel kan tröskeltransistorn T190 undvaras om den låga nivån av klocksignalerna i punkterna 195 och 196 användes såsom tröskel men den menliga effekten av en skillnad mellan transistorernas T195 och T196 tröskelspänningar Vth blir därvid större. Alternativt kan tröskeltransistorer istället för en transistor T190 mellan punkten A och kondensatorn C191 vara inkopplade mellan punkten A och transistorerna T195 och T196, vilka tröskel- transistorer kan bildas på enkelt sätt genom att anordna en extra styrelektrod på kanalerna i transistorerna T195 och T196.

Fig 41 visar en differentialladdningsförstärkare som utnyttjar principen i enlighet med fig 40. Denna förstärkare innefattar två kretsar enligt fig 40 med gemensamma kondensatorer C202 och C203 samt transistorer T205a och T205b liksom transistorer T206a och T206b som gemensamt ställs om medelst en klocksignal 0205 respektive 0206. En spegelladdning som svarar mot laddningarna ql re- spektive q2 som tillförts kondensatorerna C201a och C201b (oberoende av polari- teten) överföres till kondensatorerna C202 respektive C203 genom att slå till transistorerna T205a och T205b och mata en positiv spänningspuls till punkten 204. Den efterföljande komplementära spegelladdningen -ql och -q2 överföres till kondensatorerna C203 och C202 genom att slå till transistorerna T206a och T206b och mata en positiv spänningspuls till punkten 204. Som följd härav blir nettoladdningsöverföringen till kondensatorn C202 q1-q2 medan nettoladdnings- överföringen till kondensatorn C203 blir q2-q1.

Fig 42 visar en möjlig utföringsfonn av en krets för att återställa ladd- ningstillstândet i kopplingsanordningarna enligt fig 38,40 och 41. För detta ändamål är punkten Ea ansluten till en punkt 212 via en transistor T217 vars styrelektrod är ansluten till en omkopplingspunkt 217, medan punkten Eb är an- sluten till punkten 212 via en transistor T218 vars styrelektrod är ansluten till omkopplingspunkten 217. Laddningen på de kondensatorer (C182a,C182b,C192, Cl93,C202 och C203) som är anslutna till punkterna Ea och Eb kan âterställas 8002776-6 24 till en nivå V1 och laddningen på de tillhörande ingångskondensatorerna (C18la,C181b,C191,C201a och C201b) kan återställas till nivån V1 (spänningen på transistorernas T180a,Tl80b,Tl90,T200a och T200b styrelektroder) om omkopp- lingstransistorerna T180a,T180b,T195,T196,T205a,T205b,T206a,T206b bringas att leda genom att mata en positiv puls till punkten 212 och reducera spänningen i punkten 217 till nivån V1 (om man bortser ifrån transistorernas T217 och T2l8 tröskelspänning) varvid nivån V1 skall vara lägre än eller lika med nivån VL.

Liksom i kretsarna enligt fig 40 och 41 har de båda spegelladdningarna (+q och -q) överförts och laddningen på ingångskondensatorerna C191,C201a och C201b har redan återställts vid slutet av utläsningsförloppet om alla läckurladd- ningar ignoreras. I detta fall räcker det att återställa laddningen på konden- satorerna C192,C193,C202 och C203 vilket kan utföras på de olika sätt som be- skrivits, t.ex. genom att mata en spänning V1 till punkten 212 och kortvarigt slå till transistorerna T217 och T218. _ I kretsarna enligt fig 40 och 41 är signalladdningen på kondensatorerna C192 respektive C202 komplementär till signalladdningen på kondensatorerna C193 respektive C203. I dessa kretsar kan laddningen i den ena kondensatorn åter- ställks medelst laddningen i den andra kondensatorn, för vilket ändamål punk- terna Ea och Eb kan kortslutas via en transistor T2l9. För att återställa ladd- ningarna som kan ha läckt ut är det emellertid att föredra att utföra en lik- nande återställning via transistorerna T217 och T218.

Principen enligt uppfinningen kan också användas för att realisera en "bucket brigade“-krets (BBD) eller en laddningskopplad anordning (CCD) som kan överföra positiva och negativa signalladdningar. För detta ändamål är det inte möjligt att bara ansluta ett flertal anordningar i enlighet med fig 6 efter varandra emedan referensnivån (Q1) på utgången i kretsen enligt fig 6 är lägre än referensnivån (00) på ingången (fig 7a). Om klocksignalen som matas till punkten 44 är en trenivåsignal, "låg" nivå och "hög" nivå med en mellanliggande nivå, varvid referensnivån på utgången 42 svarar mot referensnivån på ingången (se laddningstillståndet i fig 7d) blir detta möjligt. Fig 43 visar en sådan möjlighet.

Fig 43 visar fyra steg av en fördröjningsledning enligt uppfinningens principer varvid varje steg innefattar en transistor T221,T222,T223 respektive T224 vilkas_styrelektroder är anslutna till en omkopplingspunkt 221,223, 225 respektive 227. En kondensator C220,C221,C222,C223... är ansluten till förbind- ningspunkten mellan två och två av transistorerna, medan de andra ändarna av kondensatorerna är anslutna till en omkopplingspunkt 220,222,224 respektive 226.

Fig 44 visar klocksignalerna 01,ø2,ø3 och 04 som matas till de zs 8002776-6 olika omkopplingspunkterna, varvid klocksignalen 01 matas till styrelektroden i transistorn T221 som är ansluten till omkopplingspunkten 221 och varje gång styrelektroden i varannan efterföljande transistor, medan klocksignalen 02 matas till kondensatorns C221 omkopplingspunkt och till den omkopplingspunkt som är ansluten till varannan efterföljande kondensator, klocksignalen G3 matas till styrelektroden i transistorn T222 vilken elektrod är ansluten till omkopplingspunkten 223 och varje gång till styrelektroden i varannan efterföl- jande transistor och klocksignalen 04 matas till omkopplingspunkten 224 och till omkopplingspunkten som är ansluten till varannan kondensator som följer efter kondensatorn C222. Fig 45 visar laddningstillstånden vid tidpunkterna tO,t1,t2 och t3 för kloëksignalerna enligt fig 44.

Vid tidpunkten t0 är klocksignalen 01 "hög" och G3 är "låg“; alla transistorer T22l,T223 o.s.v. är därvid spärrade medan transistorerna T220,- T222,T224 o.s.v. är ledande och vid denna tidpunkt har klocksignalen 02 mel- lannivån V0 och klocksignalen 04 är låg och alla kondensatorer innehåller en referensladdning 00, varvid kondensatorerna C221,C223 o.s.v. är laddade till nivån VL och de andra kondensatorerna till en låg nivå. För att förklara kret- sens enligt fig 43 funktion antages att kondensatorn C220 innehåller en positiv signalladdning +o och kondensatorn C222 en negativ signalladdning -q. Detta tillstånd är visat i fig 45a. Vid tidpunkten tl kopplas transistorn T221 och transistorn T223 (liksom varannan efterföljande transistor) till med en trös- kelnivå VL, medan transistorerna T220,T222,T224 o.s.v. slås ifrån. Samtidigt ökas spänningen i punkterna 222 och 226 (02 hög och spänningen i punkterna 220,224 o.s.v. inställes på referensnivån V0). Som följd härav uppladdas denna kondensator C220 från kondensatorn C221 och kondensatorn C222 från kondensatorn C223 (fig 45b). Vid tidpunkten t2 minskas spänningen i punkten 222 och punkten 226 så att kondensatorerna C220 respektive C222 urladdas till en nivå VL till kondensatorerna C221 respektive C223, så att laddningarna ql och q2 överföres till de respektive kondensatorerna C222 och C224, varefter vid tidpunkten t3 transistorerna T221 och T223 återigen slås ifrån (fig 45c). Vid tidpunkten t4 återställes spänningen i punkterna 222 och 226 till en referensnivå V0 (fig 45d). Laddningstillståndet är då återigen det som visas i fig 45a men alla sig- nalladdningar har överförts till nästa kondensator. Vid samma tidpunkt kan näs- ta fas begynna, varvid samma arbetscykel upprepas förskjutet ett steg.

Kretsen enligt fig 23 har den nackdelen att klocksignaler (02 och ø4) med tre nivåer krävs. Fig 46 visar en variant som utnyttjar klocksignaler med enbart två nivåer. Kretsen är identisk med den i fig 43 visade kretsen med un- dantag av att klocksignalen för punkterna 231,235 och alla efterföljande punk- ter i denna ordningsföljd är utelämnade och att en konstant spänning VR matas soo2776-6 “ till dessa punkter, vilken spänning är högre än den låga nivån VL av klocksig- nalen G1, som matas till styrelektroderna i transistorernas T232,T234 o.s.v., men lägre än den höga nivån.

Fig 47 visar klocksignalen ø1,D2 och ø3 som matas till punkterna 233,237 o.s.v., 230,234,238 o.s.v. respektive punkterna 232,236 o.s.v., medan fig 48 visar laddningstillståndet vid tidpunkterna t0,t1,t2,t3,t4 och t5. Vid begynnelsetidpunkten t0 är transistorerna T232 och T234 spärrade, spänningen i punkterna 230,234 ovh 238 är hög och spänningen i punkterna 232 och 236 är låg.

Det antas att en positiv signalladdning +q1 vid denna tidpunkt förefinnes på kondensatorn C230 och en negativ signalladdning -q2 på kondensatorn C232 (fig 48a). Den positiva signalladdningn +q1 kommer därvid omedelbart att strömma över till kondensatorn C231 över tröskeln VR. Vid tidpunkten tl ökas spänningen i punkterna 232,236 och 238 så att kondensatorerna C231 och C233 laddas över tröskeln VR (fig 48b). Vid tidpunkten t2 reduceras spänningen i punkterna 232 och 236 åter så att kondensatorerna C230,C232 och C234 urladdas till en refe- rensnivå VR. Signalladdningen +ql respektive -q2 har därvid överförts till näs- ta kondensator C231 respektive C233 (fig 48c). Vid tidpunkten t3 kopplas tran- sistorerna T230,T232 och T234 till med en tröskel VL som är tillräckligt långt under tröskeln VR. Därvid flyter laddning från kondensatorerna C230,C232 och C234 till de föregående kondensatorerna C229,C23l respektive C233 (fig 48d).

Vid tidpunkten t4 minskar spänningen i punkterna 230,234 och 238 så att konden- satorerna C229,C231 och C233 urladdas till referensnivån VL och signalladdning- en +q1 och -q2 överföres till kondensatorn C232 respektive C234 (fig 48e). Vid tidpunkten t5 kopplas transistorerna T230,T234 och alla andra följande transis- torer återigen ifrån och spänningen i punkterna 230,234 och 238 ökas åter (fig 48f). Tillståndet är då återigen det som är visat i fig 48a, varvid signalladd- ningarna har överförts två steg vidare och referensladdningarna på de olika kondensatorerna har återställts till nivåerha VL respektive VR under överfö- ringen. * Uppfinningen är ej begränsad till de visade utföringsformerna. Olika vari- anter är tänkbara. Istället för p-kanalstransistorer kan n-kanalstransistorer användas. En kombination av p- och n-kanalstransistorer är också tänkbar, i synnerhet i de beskrivna differentialladdningsförstärkarna. Alternativt kan uppfinningens principer tillämpas i samband med bipolära transistorer. Då fält- effekttransistorer med isolerat styre användes kan de tekniker som är kända från laddningskopplade anordningar (CCD) såsom framställningen av de olika transistorerna och de olika kondensatorerna genom att förse en kanal förses med ett flertal isolerade elektroder, också användas. Vidare kan klocksignalerna som är givna såsom exempel i de olika utföringsformerna ha olika former.

Claims (1)

1. .,.\ U 8002776-6 Patentkrav 'l. Förfarande för överföring av en signailaddning från en första kapacitans (Chi) med en begynnelsereferensladdning till en första punkt (h2) via en tran- sistorkrets (Th0) som uppvisar en första tröskelnivå (VL), åtminstone under nämnda överföring till den första punkten (h2), k ä n n e t e c k n a t av att signalladdníngen ligger inom ett sådant omrâde av värden att den antingen adderas till eller subtraheras från nämnda begynneisereferensladdning pâ nämn- da första kapacitans (Chi) och omfattande en första fas, i vilken transistor- kretsen (Th0) är så förspänd att laddningsöverföringen från den första punk- ten (h2) till den första kapacítansen (Chi) är möjlig på sådant sätt att den första kapacítansen (Chi) kan uppladdas till nämnda tröskelnivå (VL) från den första punkten (h2), samt en andra fas i vilken transistorkretsen (Thfl) är så förspänd att den första kapacítansen (Chi) urladdas till nämnda tröskelnivå (VL) mot den första punkten (h2). (Fig. 6) 2. Anordning för utförande av förfarandet enligt patentkravet i, k ä n n e- t e c k n a d av en första punkt (h2), en första kapacitans (Chi) med en be- gynnelsereferensladdning, en transistorkrets (Th0) inkopplad mellan den första kapacítansen (Chi) och den första punkten (h2) samt klocksignalorgan för att förspänna transistorkretsen (Th0) under en första fas på sådant sätt, att en laddningsöverföring sker från den första punkten (h2) till den första kapaci- tansen (Chi), och för att förspänna transistorkretsen (Th0) under en andra fas på sådant sätt att under nämnda andra fas den första kapacítansen (Chi) urlad- das mot nämnda första punkt (h2) till en tröskelnivå (VL) som är bestämd av transistorkretsen (Th0) under den andra fasen. (Fig. 6) 3. Anordning enligt patentkravet 2, k ä n n e t e c k n a d av att transis- torkretsen innefattar en första transistor (Thfl) med en första och en andra hu- vudelektrod och en styrelektrod (h3), varvid den första huvudelektroden är an- sluten till den första kapacitansen (Chi), den andra huvudelektroden är ansluten till den första punkten (h2) och styrelektroden (h3) är ansluten till en första spänningskälla, åtminstone under nämnda andra fas för att definiera nämnda trös- kelnivâ (VL), och att klocksignalorganen innefattar en omkopplingsspänningskälla, vilken källa är kopplad till den första punkten (h2) för att förspänna den första punkten (h2) under den första fasen till en sådan spänning, att laddningsöver- föring sker från den första punkten till den första kapacítansen (Chi), och för att förspänna den första punkten (h2) under den andra fasen till en sådan spän- ning att laddningsöverföring från den första kapacítansen (Chi) till den första punkten (h2) sker över nämnda tröskeinivå (VL). (Fig.6) 8002776-6 zs Ä. Anordning enligt patentkravet 3, k ä n n e t e c k n a d av att en andra kapacitans (CÄ2) är inkopplad mellan den första punkten (42) och den första om- kopplingsspänningskällan. (Fig. 6) 5. Anordning enligt patentkravet 3 eller 4, k ä n n e t e c k n a d av att klocksignalorganen innefattar en andra omkopplingsspänningskälla. vilken andra källa är kopplad till den första transistorns (Tüü) styrelektrod (h3) för om- ställning av den första transistorn (TÄO) till nämnda tröskelnivå (VL) under den andra fasen och för att slå ifrån den första transistorn (TÄO) under en tredje fas som föregår den första fasen. (Fig. ß) 6. Anordning enligt patentkravet 3 eller Ä, k ä n n e t e c k n a d av att mellan den första punkten (52) och den första kapacitansen (C51) är inkopplad en andra transistor (T52) i serie med den första transistorn (T50) och att klock- signalorganen innefattar en andra omkopplingsspänningskälla, vilken andra källa är kopplad till den andra transistorns (T52) styrelektrod (56) för att slå till den andra transistorn under den första och den andra fasen och slå ifrån den andra transistorn (T52) under en tredje fas som föregår den första fasen. (Fig. 8) 7. Anordning enligt patentkravet 2, k ä n n e t e c k n a d av att transis- torkretsen innefattar en första transistor (T40) med en första och en andra hu- vudelektrod och en styrelektrod (43), varvid den första huvudelektroden är an- sluten till en andra punkt (41) via den första kapacitansen (Chi), den andra hu- vudelektroden är ansluten till den första punkten (A2) och styrelektroden är an- sluten till en tredje punkt (43), och att klocksignalorganen innefattar en första omkopplingsspäninngskälla, vilken källa är kopplad till den andra (hl) och den tredje (H3) punkten för att ställa om spänningen i den andra (hl) och tredje (A3) punkten till sådana nivåer under den första fasen, att laddningsöverföring från den första punkten (ü2) till den första kapacitansen (Chi) är möjlig under nämn- da första fas, och att ställa om spänningen i den andra (H1) och tredje (#3) punk- ten till sådana nivåer under den andra fasen att laddningsöverföring från den första kapacitansen (Chi) till den första punkten (#2) är möjligt, varvid nämnda tröskelnivå är bestämd av spänningen i den tredje punkten (43) under den andra fasen. (Fig. 6) 8. Anordning enligt patentkravet 7, k ä n n e t e c k n a d av att den första punkten (H2) är ansluten till en punkt med fast spänning via en andra kapacitans (CÅZ). (Fig. 6) 8002776-6 29 9. Anordning enligt patentkravet 7 eller 8, k ä n n e t e c k n a d av att klocksignalorganen är utförda att slå ifrån den första transistorn (TÄO) under en tredje fas som uppträder utanför den första och den andra fasen. 10. Anordning enligt patentkravet 7 eller 8, k ä n n e t e c k n a d av att mellan den första punkten (52) och den första kapacitansen (C51) är inkopplad en andra transistor (T52) i serie med den första transistorn (T50) och att klock- signalorganen innefattar en andra omkopplingsspänningskälla, vilken andra källa är kopplad till den andra transistorns (T52) styrelektrod (56) för att slå till nämnda andra transistor (T52) under den första och den andra fasen och slå ifrån den andra transistorn (T52) under en tredje fas som är belägen utanför den första och den andra fasen. (Fig. 8) 11. Anordning enligt något av patentkraven 2-10, k ä n n e t e c k n a d av att den första kapacitansen (C51) är ansluten till en signalladdningsingâng (51) med den sida som är vänd mot transistorketsen (T523 T50). (Fig. 8) 12. Anordning enligt något av patentkraven 2-10, k ä n n e t e c k n a d av att den första kapacitansen (CÅ1) är ansluten till en signalladdningsingâng (hl) med den sida som är vänd från transistorkretsen (TÄO). (Fig. 6) 13. Anordning enligt något av patentkraven 3-10, k ä n n e t e c k n a d av att den första transistorns (T113) styrelektrod, åtminstone under den andra fa- sen, är ansluten till en signalspänningsingâng (112) så att nämnda tröskelnivå är bestämd av nämnda signalspänning. (Fig. 20) lä. Anordning enligt något av patentkraven 3-10, k ä n n e t e c k n a d av att en tredje kapacitans (C112) är ansluten till den första transistorns (T113) styrelektrod, vilken tredje kapacitans är kopplad till en signalingång (T110) för att ta emot en signalladdning. (Fig. 20) 15. Anordning enligt patentkraven A och 11 eller 8 och 11, k ä n n e t e c k- n a d av att mellan nämnda signalladdningsingâng (101) och den första kapaci- tansen (C101) är inkopplad en transistorströmställare (T101) som är kopplad till klocksignalorganen (5 105) på sådant sätt att strömställaren är ej ledande under den första och den andra fasenoch är ledande under en fas som föregår den första fasen. (Fig. 18)) 80112776-6 30 J6. Anordning enligt patentkravet 15, k ä n n e t e c k n a d av att den första punken (102) är ansluten till ingången av en samplingskrets (Tl03). (Fig. 18) 17. Anordning enligt patentkravet 16, k ä n n e t e c k n a d av att en fjärde punkt (10ü) på den sida av den andra kapacitansen (C102) som är vänd bort från den första transistorn (T100) är ansluten till klocksïgnaiorganen (0 10A) för att förskjuta nivån hos spänningen i den första punkten (102) under en tredje fas som föregår den andra fasen. (Fig 18) 18. Anordning enligt patentkraven 16 och 17, k ä n n e t e c k n a d av att samplingskretsen innefattar en tredje transistor (T113) med en styrelektrod och en första och en andra huvudelektrod, varvid styrelektroden är ansluten till den första punkten (112), den första huvudelektroden är ansluten till en utgång och till en tredje kapacitans (C113), medan den andra huvudelektroden är ansluten till en omkopplingspunkt (119) som är kopplad till klocksignalorganen (0119) på sådant sätt att under en tredje fas, som följer på den andra fasen, spänningen i nämnda omkopplingspunkt (119) ställes om så att laddningsöverföring är möjlig från omkopplingspunkten (119) till den tredje kapacitansen (C113) och under en fjärde efterföljande fas på sådant sätt att den tredje kapacitansen (C113) kan urladda sig till en nivå som är bestämd av laddningen på den andra kapacitan- sen. (Fig. 20) 19. Anordning enligt patentkravet 5 eller 6, k ä n n e t e c k n a d av att den första kapacitansen (C122) med den sida som är vänd mot den första transis- torn (T125) är ansluten till en signalingâng (iZi) via en tredje transistor (T120), vars styrelektrod (123) är ansluten till en punkt med fast spänning (VL), samt en tredje kapacitans (C121), varvid nämnda fasta spänning är så vald att den tredje kapacitansen (C121) under den första fasen också tar emot laddning från den första punkten (122) och under den andra fasen urladdar sig till den första punkten (122) till en nivå som är bestämd av den fasta spänningen (VL).(Fig. 23) 20. Anordning enligt patentkravet 19, k ä n n e t e c k n a d av att den första kapacitansen (C122) är ansluten till ingången av en samplingskrets (T123) för sampling av laddningen på den första kapacitansen (C122) under en fas som föregår den första fasen. (Fig. 23) '21. Anordning enligt patentkravet 20, k ä n n e t e c k n a d av att samp- lingskretsen innefattar en fjärde transistor (T1l3) med en styrelektrod (112) 3' 8002776-6 och en första och en andra huvudelektrod, varvid styrelektroden (112) är an- sluten till den sida av den andra kapacitansen (C112), som är vänd mot den första transistorn (Tllü), den första huvudelektroden är ansluten till en ut- gång och till en fjärde kapacitans (C113) och den andra huvudelektroden är an- sluten till en omkoplingspunkt (119) som är kopplad till klocksignalorganen (ø119) på sådant sätt att under nämnda fas, som föregår den första fasen, spän- ningen i nämnda omkopplingspunkt (119) ställes om så att först en laddnings- överföring från omkopplingspunkten (119) till den fjärde kapacitansen är möj- lig och att därefter den fjärde kapacitansen (C113) kan urladda sig till om- kopplingspunkten till en nivå som är bestämd av laddningen på den andra ka- pacitansen (C112). (Fig. 23 i kombination med Fig. 20) 22. Anordning enligt patentkraven H och 12 eller 8 och 12, k ä n n e t e c k- n a d av att den första punkten (E) via en tredje transistor (Tl36) är an- sluten till en punkt med en sådan spänning (VL) att den första (C131) och den andra (C132) kapacitansen då den tredje transistorn (T135) är ledande kan upp- laddas till nämnda spänning (VL), varvid den tredje transistorns (T135) styr- elektrod (136) är kopplad till klocksignalorganen (0136) för att slå till tran- sistorn under en fas som föregår den första fasen. (Fig 26) 23. Anordning enligt patentkravet 22, k ä n n e t e c k n a d av att den första punkten (E) är ansluten till ingången av en samplingskrets för att samp- la spänningen på den andra kapacitansen (C132) under en fas som följer efter den andra fasen. (Fig 26) 2%. Anordning enligt patentkraven R och 12 eller 8 och 12, k ä n n e t e c k- n a d av att den första punkten (E) via en tredje transistor (TIÄS) är anslu- ten till en fjärde punkt (D), i vilken tredje transistor (T1h5) styrelektro- den (1h5) är ansluten till klocksignalorganen för att slå ifrån den tredje transistorn (TlA5) under den första och den andra fasen, en fjärde kapaci- tans (C1H3) är ansluten till den fjärde punkten (D) och att den fjärde punk- ten (D) via en fjärde transistor (Tlh6) är ansluten till en femte punkt (1ü2), varvid styrelektroden (1Ä6) i den fjärde transistorn (TlB6) är ansluten till klocksignalorganen för att slå ifrån transistorn under den första och den andra fasen, medan den fjärde transistorn (T1h6) slås till under en fas som föregår den första fasen och den femte punkten (1Ä2) tar emot en sådan spänning att den första, den andra och den tredje kapacitansen (Clül, C1A2, C1ä3) uppladdas till nämnda spänning över den tröskel som bildas av den första, den tredje och den fjärde transistorn (T1A0, T1ä5, T1k6), varefter spänningen i nämnda femte punkt (1A2) ställes om till en sådan spänning att den första kapacitansen (Clkl) urladdar sig till nämnda femte punkt (1h2) till en tröskelnivå (VL) som är be- stämd av den första transistorn (Tlßü), medan den andra kapacítansen (C142) 8002776-6 2 urladdas till en nivå som är bestämd :V den tredje transistorn (Tlbå) och den tred- je kapacitansen (C143) till en nivå som är bestämd av den fjärde transistorn (TlA6). Fig. 29) ' 25. Anordning enligt patentkravet ZA, k ä n n e t e c k n a d av att styr- elektroden i den tredje transistorn (TIAS) är ansluten till den sida av den andra kapacitansen (CIÅZ) som är vänd bort från den första punkten (E). (Fig 29) 26. Anordning enligt patentkravet 24 eller 25, k ä n n e t e c k n a d av att den tredje punkten är ansluten till en första samplingskrets och att den fjärde punkten är ansluten till en andra samplingskrets. 27. Anordning enligt patentkravet 2 eller 3, k ä n n e t e c k n a d av första medel för att bringa signalladdning att matas från en första ingång 1 'á (lSla) till den första kapacitansen (Cl52a) under en tredje fas som föregår den första fasen, en andra kapacitans (Cl52b), andra medel för att bringa sig- ' nalladdning att matas från en andra ingång (l5lb) till den andra kapacitansen (Cl52b) under den tredje fasen, omkopplingsorgan för att ansluta den första (Cl52a) och den andra (ClS2b) kapacitansen i serie under en fjärde fas, som ligger mellan den tredje och den första fasen, samt omkopplingsorgan för att koppla den andra kapacitansen (ClS2b) till den första punkten (152) under den första och den andra fasen. (Fig. 32) 28. Anordning enligt patentkravet 2 eller 3, k ä n n e t e c k n a d av första medel för att bringa signalladdning att matas från en första ingång (l7la) till den första kapacitansen (Cl72a) under en tredje fas som föregår den första fasen, en andra kapacitans (l72b), andra medel för att bringa sig- nalladdning att matas från en andra ingång (l72b) till den andra kapacitansen (Cl72b) under den tredje fasen, första omkopplingsofgan för att ansluta den första (Cl72a) och den andra (Cl72b) kapacitansen parallellt under en fjärde fas, som ligger mellan den första och den tredje fasen, samt andra omkopplings- organ för att koppla den andra kapacitansen (Cl72b) till den första punkten (l7ü) under den första och den andra fasen. (Fig 36) 29. Anordñing enligt patentkravet 27 eller 28, k ä n n e t e c k n a d av att nämnda första medel innefattar en andra transistor (Tl50a; Tl7Ua), i vil- ken en första huvudelektrod är ansluten till den första kapacitansen(Cl52a; Cl72a), den andra huvudelektroden är ansluten till den första signalingången (l5la; l7la) via en tredje kapacitans (Cl5la; Cl7la) och styrelektroden (l53; 173) till en punkt med konstant potential (VL), och att nämnda andra medel innefattar en tred- je transistor (Tl5Db; Tl70b) i vilken en första huvudelektrod är ansluten till den andra kapacitansen (Cl52b; Cl72b), den andra huvudelektroden är ansluten 33 8002776-6 till den andra signalingångan(l5lb; 17lb) via en fjärde kapacitans (Cl5lb; C17lb) och styrelektroden (i53; 173) till en punkt med konstant potential (VL). (Fï9- 32; 36) 30. Anordning enligt patentkravet 29 i den mån detta är beroende av patent- kravet 28, k ä n n e t e c k n a d av att den första kapacitansen (C172a) är inkopplad mellan den första (Tl75) och den andra (Ti70a) transistorn, den andra kapacitansen (C172b) mellan den tredje transistorn (Tl70b) och den första punk- ten (17ü) och att de första och andra omkopplingsorganen innefattar en fjärde (177a) och en femte (177b) transistor för korsvis anslutning av den första (C172a) och den andra (Cl72b) kapacitansens elektroder under den fjärde, första och an- dra fasen, medan den första transistorn (T175) slås ifrån under den fjärde fa- sen. (Fig. 36) 31. Anordning enligt patentkravet 30, k ä n n e t e c k n a d av att förbind- ningspunkten mellan den andra kapacitansen (Cl72b) den tredje transistorn(T170b) är ansluten till ingången av en samplingskrets för att sampla spänningen i nämn- da punkt under den fjärde fasen. (Fig. 36) 32. Anordning enligt patentkravet 29 i den mån detta är beroende av patent- kravet 27' k 5 U H 9 ï 6 C R U 8 d BV att den första (Cl52a) och den andra (C152b) kapacitansen är anslutna till den första punkten (152) via en fjärde transistor (Tl56) med den sida som är vänd bort från den andra (T150a) och den tredje (Tl50b) transistorn, varvid styrelektroden i nämnda fjärde transistor är ansluten till en punkt med konstant potential, och att de första och andra omkopplingsorganen utgöres av en femte transistor (T155b) som är inkopplad mel- lan den sida av den andra kapacitasen (C152b) som är vänd mot den tredje tran- sistorn (TlS0b) och den första punkten (152). (Fig. 32) 33. Anordning enligt patentkravet 29 i den mån detta är beroende av patent- kravet 27, k ä n n e t e c k n a d av att den första kapacitansen (Cl62b) är inkopplad mellan den första (Tl65) och den andra (Tl60b) transistorn, att den andra kapacitansen (C162a) är inkopplad mellan den tredje transistorn (Tl60a) och den första punkten (lóh), att de första omkopplingsorganen utgöres av en fjärde transistor (T167) inkopplad mellan den första huvudelektroden i den an- dra och tredje transistorn (T160b, Tl60a), vilken fjärde transistor (T167) ock- så slås till under den första och den andra fasen, och att de andra omkopplings- "organen utgöres av en femte transistor (TI66) som är ansluten parallellt med 8002776-6 34 den andra kapacitansen (Cl62a). (Fig 3A) 3h. Anordning enligt patentkravet 32 eller 33, k ä n n e t e c k n a d av att förbindningspunkten (D) mellan den första transistorn (Tl55a) och den för- sta kapacitansen (Cl53a) är ansluten till ingången av en samplingskrets för att sampla spänningen i nämnda punkt under den fjärde fasen. (Fig 32) 35. Anordning enligt patentkravet H eller patentkravet 4 och något av patent- kraven 5 och 6, k ä n n e t e c k n a d av en första signalíngång som är kopp- lad till en fjärde punkt (Ea) mellan den första kapacitansen (Cl82a) och den första transistorn (Tl85), en andra signalíngång som är kopplad till en fem- te punkt (Eb), en tredje kapacitans (Cl82b) mellan den femte punkten (Eb) och den andra punkten med fast potential, varvid den första kapacitansen (Cl82a) är inkopplad mellan nämnda andra punkt med fast potential och den fjärde punk- ten (Ea) och den femte punkten (Eb) är kopplad till styrelektroden i den första transistorn (Tl8S). (Fig 38) 36. Anordning enligt patentkravet 8 eller patentkravet 8 och något av pa- tentkraven 9 och 10, k ä n n e t e c k n a d av en första signalïngångsom är kopplad till en fjärde punkt (Ea) mellan den första kapacitansen (Cl82a) och den första transistorn (Tl85), en andra signalíngång som är kopplad till den tredje punkten (Eb) som är ansluten till styrelektroden i den första transis- torn (Tl8S), en tredje kapacitans (Cl82b) mellan en andra punkt, vilken via den första kapacitansen är ansluten till fjärde punkten (Ea), och den tredje punkten (Eb), varvid den andra punkten är ansluten till nämnda första omkopp- lingsspänningskälla. (Fig 38) 37. Anordning enligt patentkravet 35 eller 36, k ä n n e t e c k n a d av att mellan den första signalingången och den fjärde punkten (Ea) är inkopplade i nämnd ordning en tredje kapacitans (Cl8la) och en tredje transístor (Tl80a) och att mellan den andra signalingången och den tredje punkten (Eb) är inkopp- lade i nämnd ordning en fjärde kapacitans (Cl8lb) och en fjärde transistor (Ûl80b), varvid styrelektroderna i den tredje och den fjärde transistorn (Tl80a, Tl80b) är kopplade till klocksignalorganen (5183) för att slå ifrån den tredje och den fjärde transistorn (Tl80a, Tl80b) under den första och den andra fasen. (Fï9-38) 35 8002776-6 38. Anordning enligt patentkravet 35 eller 36, k ä n n e t e c k n a d av att den tredje punkten (Eb) är ansluten till en femte punkt (A) via en femte transístor (T196) och att den fjärde punkten (Ea) är ansluten till den femte punkten (A) via en sjätte transístor (Tl95), i vilka sjätte (TlS5) och femte (Tl96) transistorer styrelektroderna är anslutna till klocksignalor- ganen (0195, Dl96) för att slå till den sjätte (Tl95) och den femte (Tl96) transistorn under en fjärde fas som följer efter den andra fasen. (Fig. 40) 39. Anordning enligt patentkraven 4 och 6 eller patentkraven 8 och 10, k ä n n e t e c k n a d av att en andra transístor (T200b) är inkopplad mellan den första transistorn (T206b) och den första punkten, en tredje tran- sistor (T205b) är inkopplad mellan förbindningspunkten mellan den första (T206b) och den andra transistorn (T200b)och en tredje punkt (Eb), vilken tredje punkt via en tredje kapacitans (C203) är ansluten till en andra punkt (204), att den andra kapacitansen (C200b) är inkopplad mellan den första punkten och den fem- te punkten (20lb) och att den första kapacitansen (C202) är inkopplad mellan en ingångsklämna (Ea) och en fjärde punkt (ZOA), varvid styrelektroden i den tredje transistorn (T205b), är ansluten till klocksignalorganen (5205) för att slå till den tredje transistorn under den tredje fasen. (Fig.Ål) A0. Anordning enligt patentkravet 39 i den mån detta är beroende av patent- kraven Å och 6, k ä n n e t e c k n a d av att den andra punkten är ansluten till den fjärde punkten (20A), vilken fjärde punkt är ansluten till den nämnda första omkopplingsspänningskällan. (Fig. Al) hl. Anordning enligt patentkravet A0, k ä n n e t e c k n a d av en första och en andra anordning enligt patentkravet A0, i vilken första anordning den första kapacitansen (C202) är densamma som den tredje kapacitansen (C202) i den andra anordningen och den tredje kapacitansen (C203) är densamma som den första kapacitansen (C203) i den andra anordningen. A2. Anordning enligt något av patentkraven 39,40 och 41, k ä n n e t e c k- n a d av att mellan den första (Ea) och den tredje (Eb) punkten är inkopplad en fjärde transístor (T2l9), vars styrelektrod är ansluten till klocksignal- organen för att slå till nämnda transístor under en fjärde fas för att åter- ställa laddningen på den första och den andra kapacitansen. (Fig. #2) 8002776-6 se A3. Anordning enligt patentkravet 42, k ä n n e t e c k n a d av att den första punkten (Ea) är ansluten till en femte punkt (212) via en femte transistor (T217) och den tredje punkten (Eb) via en sjätte transistor (T218), varvid styrelektroderna i den fjärde (T217) och femte (T218) transistorn är anslutna till klocksignalorganen för att slå till den fjärde (T2l7) och den femte (T218) transistorn under den fjärde fasen. (Fig. H2) Ah. Anordning enligt patentkravet 38 eller A3, k ä n n e t e c k n a d av att den femte punkten (212) har en konstant potential. (Fig. 42) A5. Anordning enligt patentkravet 38 eller A3, k ä n n e t e c k n a d av att den femte punkten (212) är ansluten till klocksignalorganen för att puls- styra spänningen i den femte punkten (212) under den fjärde fasen. (Fig. A2) A6. Anordning enligt något av patentkraven 39 till A5, k ä n n e t e c k- n a d av att åtminstone den första punkten (Ea) är ansluten till ingången av en samplingskrets. #7. Anordning enligt patentkravet A6, k ä n n e t e c k n a d av att den tredje punkten (Eb) är ansluten till ingången av en samplingskrets. ÄB. Anordning enligt något av patentkraven 31,3Ä,ü6 eller H7, k ä n n e- t e c k n a d av att samplingskretsen innefattar en sjätte transistor med en styrelektrod och en första och en andra huvudelektrod, varvid styrelektroden är ansluten till ingången av en samplingskrets, den första huvudelektroden är ansluten till en utgång och till en femte kapacitans och den andra huvudelek- troden till en omkopplingspunkt som är kopplad till klocksignalorganen på så- dant sätt att spänningen på nämnda omkopplingspunkt under den tredje fasen ställes om så att först en laddningsöverföríng från nämnda omkopplingspunkt till femte kapacitansen är möjlig och att därefter den femte kapacitansen i nämnda omkopplingspunkt kan urladda sig till en nivå san är bestämd av den spänning som uppträder på ingången. A9. Anordning enligt patentkravet 2, k ä n n e t e c k n a d av den i före- ning med ett flertal likadana anordningar bildar en seriekoppling, varvid den första punkten i varje anordning är kopplad till den första kapacitansen (C220, C221, C222, C223) i en efterföljande anordning, och anordningarna omväxlande hör m5 37 8002776-6 till en första och andra grupp och är gemensamt kopplade till klocksígnalorganen i varje grupp, varvid den första fasen i den första gruppen följer efter den an- dra fasen i den andra gruppen och den första fasen i den andra gruppen följer efter den andra fasen i den första gruppen. (Fig. Å3) 50. Anordning enligt patentkravet Ä9, k ä n n e t e c k n a d av att anord- ningen innefattar första transistorer (T22l, T223) som alla tillhör den första gruppen och vilkas styrelektroder är anslutna till en andra punkt, andra tran- sistorer (T2Z2,T22Å) som alla tillhör den andra gruppen och vilkas styrelektro- der är anslutna till en fjärde punkt, vilka första och andra transistorer (T221, T22, T223, T22ü) omväxlande är kopplade i serie, första kondensatorer (C220, C222) som alla tillhör den första gruppen och som är anslutna till förbindnings- punkten mellan en första transistor (T222,T223) och en andra transistor och till en tredje punkt, samt andra kondensatorer (C221, C223) som alla tillhör den andra gruppen och som är anslutna till förbindningspunkten mellan en andra och en första transistor (T222, T22l; T22fi. T223) och till en femte punkt. (Fig. #3) 51. Anordning enligt patentkravet 50, k ä n n e t e c k n a d av att den andra, tredje, fjärde och femte punkten är anslutna till klocksígnalorganen (El, 03, ßü, 02) på sådant sätt att de första (T22l, T223) och andra (T222,T224) transistorerna konsekutívt omväxlande slås till med en förutbestämd tröskelnivâ, att spänningen i den femte punkten då de första transistorerna leder ligger på ett referensvärde, och att spänningen i den tredje punkten relativt referens- värdet ställes om så att först en laddningsöverföring sker från de första ka- pacitanserna (C220, C222) till de andra kapacitanserna (C221, C223) via de första transistorerna (T221, T223) och därefter laddningsöverföring sker från de andra kapacitanserna (C221, C223) till de förta kapacitanserna (C220, C222) över den tröskel som utgöres av de första transistorerna (T22l, T223) att spänningen i den tredje punkten då de andra transistorerna (T222, T22ü) leder ligger vid re- ferensvärdet samt att spänningen i den femte punkten relativt nämnda referens- värde ställes om så att först en laddningsöverföring sker från de andra kapaci- tanserna (C221, C223) till de första kapacitanserna (C220, C222) via de andra transistorerna (T22l, T223) och därefter laddningsöverföring sker från de första kapacitanserna (C220, C222) till de andra kapacitanserna (C221, C223) över den tröskel som utgöres av de andra transistorerna (T221, T223). (Fig #3) 52. Anordning enligt patentkravet 50, k ä n n e t e c k n a d av att den fjärde punkten är ansluten till en punkt med konstant potential (Vr) och att den andra, tredje och femte punkten är anslutna till klocksígnalorganen ' f' 8002776-6 3, (ßi, H3, ß2) på sådant sätt att de första transistorerna (T232, T23Å) konse- kutivt är ledande ï den första perioden med en första tröskelnivå och spärrade i en andra period, varvid den andra tröskelnivån i de andra transistorerna (T23i, T233), som förorsakas av potentialen i den fjärde punkten, är belägen mellan den första tröskelnivån och den tröskelnivå som bildas av de första transistorerna (T232, T23h) under den andra perioden, att spänningen i den tredje punkten under den första perioden ställes om så att färst en laddnings- överföring sker från de första kapacitanserna (C231, C233) till de andra ka- pacitanserna (C232, C23Ä) via de första transistorerna (T232, T23h) och där- efter laddningsöverföring sker från de andra kapacitanserna (C232, C23Å) till de första kapacitanserna (C231, C233) över den första tröskelnïvån som bildas av de första transistorerna (T232, T23#) samt att spänningen i den femte punkten under den andra perioden ställas om så att först en laddningsöverföring sker från de andra kapacitanserna (C232, C23b) till de första kapacitanserna (C231, C233) via de andra transistorerna (T23l, T233) och därefter laddningsöverföríng sker från de första kapacitanserna (C231, C233) till de andra kapacitanserna (C232, C23Ä) över den tröskelnivå som bildas av de andra transistorerna (T23l, 1233): (rig. Lie)