SE425705B - Anordning for att i en databasanleggning automatiskt forstora informationsinnehallet i dataminnen och programminnen - Google Patents

Description

15 ao 25 30 8009141-6 diskminnen utläsas.i andra datorer. Eftersom även alla program har ut- raderats.kan ej heller databasen utnyttjas för att sprida falska upp- gifter. Dessutom erhålls genom anordningen enligt uppfinningen en tek- niskt enklare och ekonomiskt fördelaktigare lösning än i kända anord- ningar.

FIGURBESKRIVNING Anordningen enligt uppfinningen beskrivs närmare härnedan med hjälp av ett utföringsexempel under hänvisning till bifogad ritning vilken utgör _ ett blockschema över en anordning enligt uppfinningen.

FöReoRAGEN uTFöRINesFoRMi Som framgår av figuren ingår en anordning enligt uppfinningen i en data- basanläggning innehållande ett datorsystem av känt slag som exempelvis beskrivs i AXE 10 System Survey, LME 118108 där en dator styr skrivning och läsning i anslutna dataminnen och programminnen. Sådan skrivning* och läsning är känd teknik och omfattas inte av uppfinningstanken men är omnämnd för att underlätta bedömningen av anordningen. I en databas- anläggning kan sådana data- och programminnen utgöras av exempelvis bandminnen, kassettminnen, diskettminnen, halvledarminnen, etc.

I anläggningen enligt figuren ingår ett antal dataminnen DS1-DSn för lagring av den information med vilken databasen arbetar. Minnena kan vara av olika typ och kan även innehålla olika slags information, dvs *kan betraktas som helt från varandra fristående funktionsenheter. Vi- dare ingår i databasen ett ytterligare antal minnen, nämligen program- minnen PS1-PSn. Även dessa minnen kan utgöra från varandra fristående funktionsenheter. I minnena PS1-PSn lagras de program som styr för- loppen i databasen. Samtliga minnen, data- såväl som programminnen mottager skriv- och läsorder från en ansluten men på figuren ej visad *dator CPU. Genom uppdelningen av minnena i funktionsenheter erhålls en mycket kort accesstid. Eftersom både data- och programinformation i en databas kan vara av mycket stort värde för en sabotör eller angripare _mâste förutom det rent fysiska skyddet, i anläggningen finnas en möj- lighet att förhindra obehörig åtkomst av den viktiga information som 10 15 20 25 30 35 3009141-6 finns lagrad på minnena. Som tidigare nämnts är sprängning av anlägg- ningen en både farlig och osäker metod. Anordningen enligt uppfinningen medger effektiv eliminering av data och program genom radering så att varken personal eller utrustning kommer till skada.

Av figuren framgår vidare att anordningen enligt uppfinningen innehåller en till adressingångarna på varje dataminne DS1-DSn och programminne PS1-PSn separat ansluten adressgenerator AD1-Abn respektive AP1-APn för utpekning av samtliga minnespositioner som förekommer i det anslutna minnet. Till dataingångarna på minnena är anslutna grindkretsar GD11-GDn4 respektive GP11-GPn¿, från vilka grindar logiska nollor skrivs in i varje position på en utpekad adress i minnet, då minnet erhåller skriv- puls på en skrivingång W. Idén med raderingen är således den att för varje utpekad adress i minnet skrivs enbart nollor in i de utpekade positionerna oavsett vad som står där tidigare, så att till slut hela minnet är fyllt av nollor.

Som framgår av figuren är utgången från en manöverpost M0 ansluten till set-ingången på en bistabil vippa SR1, vars uppgift är att vid aktive- ring avge en signal av en bestämd logisk nivå så länge ingen aktive- ringssignal tillförs vippans reset-ingång. Utgången på vippan är anslu- ten till ingångarna på ett antal adressgeneratorer AD1-ADn av fabrikat TEXAS INSTRUMENTS typ 74 LS 191. Var och en av adressgeneratorerna är på utgångarna separat ansluten till adressingångarna på ett motsvarande dataminne DS1~DSn av fabrikat INTEL typ 2114 L. Adressgeneratorerna har till uppgift att vid aktivering och under styrning av en för systemet gemensam klocka CL, generera samtliga adresser som kan förekomma i det anslutna dataminnet, och i tur och ordning peka ut varje adress i min- net. ï exemplet har antagits att varje ord som lagras i minnet är 4 bitar långt, givetvis kan minnena även vara utformade för andra ord- längder exempelvis 8 bitar. Detta påverkar dock inte principen för ra- dering. TiLl.var och en av dataingångarna på varje dataminne DS1-DSn är ansluten utgången från en grindkrets GD11-GDn4. Grindkretsarna ut- görs av logiska OCH-kretsar av fabrikat NATIONAL typ 74 LS 02 försedda med två ingångar varav den ena är inverterande. Utgången från nämnda vippa SR1 är ansluten till samtliga nämnda inverterande ingångar på OCH-kretsarna. Den andra ingången på var och en av OCH-kretsarna är -..............._...i . ._ 10 15 20 25 30 35 8009141-6 ansluten till en för minnena gemensam databuss DB genom vilken kommu- nikation upprätthålls mellan datorn CPU och minnena DS1-DSn. Enligt exemplet kan datorn utgöras av en mikroprocessor av fabrikat MOTOROLA typ MC_68000. Utgången från vippan SR1 är även ansluten till ena in~ gången på en.ELLER-krets 0R1~0Rn, vars andra ingång matas från datorn CPU. Utgången från nämnda ELLER-kretsar år ansluten till skrivingången på respektive tillhörande dataminne. Till datautgångarna på vart och ett av dataminnena är anslutet ett register RUleRDn av fabrikat TEXAS INSTRUMENTS typ ?4LS174. Registren innehåller Lika många positioner som dataordet dvs i det valda fallet 4. Utgångarna från registren är kopplade till motsvarande ingångar på OCH-kretsar OM -0Dn, vars ut- gångar är inverterande och anslutna till ingångar på en ytterligare OCH-krets 02. Kretsen 02 har lika många ingångar som antalet OCH-kret- sar OU1-0Dn, som i sin tur är beroende av antalet dataminnen. I det valda fallet är antalet minnen två DS1-DSn, vilket innebär två OCH- kretsar OUL-0Dn och således två ingångar på kretsen 02. Som framgår av märkningen av minnena kan givetvis fler än tvâ minnen förekomma.

Till utgången från vippan SR1 är även ansluten en för samtliga datamin~ nen gemensam räknare 31, som under styrning av systemklockan CL, då sista positionen i dataminnet utpekats avger en läspuls till dataminnet så att ordet i sista positionen i dataminnet utläses till respektive register RD1-RDn. För att under radering förhindra att data utläses ur minnet från någon annan adress än den sist utpekade är till dataminne- nas läsingångar anslutna blockeringskretsar Bi-Bn, bestående av OCH- kretsar vars ena ingång är inverterande och ansluten till utgången på vippan SR1, Kretsarnas B1~Bn andra ingång matas från datorn CPU, som under normala förhållanden ger läspuls på denna ingång. Utgången från OCH-kretsen 02 är ansluten till set-ingången på en andra bistabil vippa SR2, av samma typ som vippen SR1 och vars utgång, på exakt samma sätt som utgången från vippan SR1 matar en exakt likadan elektronisk krets som styr arbetet mot dataminnena men denna krets är nu avsedd för pro- gramminnena P81-PSn, vilka minnen är av samma typ som dataminnena. Ut- gången från vippen SR2 år således ansluten till ingångarna på adress- generatorer APi-APn, vilka adressgeneratorer är av samma typ som gene- ratorerna AD1-ADn. Var och en av adressgeneratorerna är ansluten till adressingângarna på ett motsvarande programminne PS1-PSn. Generatorernas 8009141-6 uppgift är att, som tidigare nämnts, under styrning av den gemensamma systemklockan generera samtliga adresser som kan förekomma i det anslut- na programminnet, och i tur och ordning peka ut varje adress i minnet.

Ordlängden i programminnena är densamma som i dataminnena dvs 4 bitar. 5 Till dataingångarna på programminnena år anslutna grindkretsar GP11-GPn4, - av samma typ som grindkretsarna GD11-GDn¿. Utgången från vippan SR2 är ansluten till den inverterande ingången på samtliga OCH-kretsar GPI1-GPn4.

En andra ingång på var och en av OCH-kretsarna är ansluten till en för programminnena gemensam styrbuss CB genom vilken datorn CPU i normal- 10 fallet utväxlar data med minnena PS1-PSn. Till skrivingângen på vart och ett av programminnena är ansluten utgången från en ELLER-krets ORPI-0RPn.

Ena ingången på varje ELLER-krets matas frân datorn CPU som ger skriv- puls vid normal drift. Den andra ingången på ELLER-kretsarna är anslutna till utgången från vippan SR2, varifrån skrivpuls erhålls vid radering. 15 Till datautgångarna på vart och ett av minnena PS1-PSn är anslutet ett register RP1-RPn av samma typ som registren RD1-RDn. Utgângarna från registren år kopplade till motsvarande ingångar på OCH-kretsar OP1-0Pn, vars utgångar är inverterande och anslutna till ingångar på ytterligare en OCH-krets 03. 20 Utgången på kretsen 03 är ansluten till.set-ingången på en tredje bi- stabil vippa SR3, av samma typ som vipporna SR1, SR2 och vars utgång är ansluten till en kontrollampa L. Till utgången på vippen SR2 är även i detta fall ansluten.en för samtliga prognamminnen gemensam räknare CZ, av samma typ som räknaren C1, som då sista positionen i programminnet 25 utpekats,.läser ut det utpekade ordet till respektive register RP1-RPn.

Till programminnenas.läsingångar är anslutna OCH-kretsar BP1-BPn för blockering av läsning i minnet under radering. Ena ingången på kretsar- na BP1-BPn är inverterande och matas från utgången på vippen SR2. foder normala förhållanden ger datorn CPU läspuls till minnena genom anslut- 30 ning till kretsarnas BP1-BPn andra ingång. Som nämnts häver räknaren C2 Läsblockeringen varje gäng sista adressen i minnet utpekats. I normala fall arbetar en dator CPU på känt sätt mot anslutna minnen DS1-Dsn res- pektive PS1~RSn. Skulle emellertid en sådan situation inträffa att in- formationen i samtliga minnen måste raderas ut, sker detta enligt nedan 35 beskrivna förlopp. 8009141-6 \ Operatören aktiverar en återfjädrande tryokknapp en s k "katastrofknapp", .vid en manöverpost MO. Därvid avges en positiv spänningspuls till set- ingången på den bistabila vippen SR1 som då ETT-ställs, dvs avger en lo- gisk ettsignal på utgången och förblir i detta läge om inte en noll- 5 ställningssignal tillförs vippans resetingång. Utsignaten från vippan SR1 aktiverar adressgeneratorerna AD1-ADn, som under styrning av signa- ler-från den gemensamma systemklockan CL börjar generera alla adresser som kan förekomma i de anslutna dataminnena DS1~DSn. Adressgeneratorer- na arbetar parallellt men var och en mot sitt eget dataminne. I tur och 10 ordning pekas samtliga adresser i dataminnena ut. Utsignalen från vip- pan SR1 aktiverar även de inverterande ingângarna på OCH-kretsarna GD11- GDn¿, varvid utgångarna från.nämnda OCH-kretsar beläggs med en logisk NOLL-signal. ETT-signalen från vippen SR1 tillförs ena ingången på ELLER~kretsarna OR1-0Rn vars utgångar därvid avger skrivpuls till skriv- 15 ingången W på respektive dataminne DS1-DSn. Då ett dataminne mottager skrivpuls skrivs nollorna från OCH-kretsarnas GD11-G0n4 utgångar in i varje minnesposition på den av adressgeneratorerna utpekade adressen.

Pâ detta sätt fortgår utpekning och inskrivning i varje minne tills hela minnet är fyllt av nollor oavsett vad som tidigare varit inskrivet. För 20 att dels erhålla kvittering på att minnena är helt raderade dvs full- skrivna med nollor, dels starta raderingsförloppet för programminnena PS1-PSn, läses information från respektive dataminnes sista adresspo- sition ut till registren RD1-RDn. Som tidigare nämnts är utläsningen från dataminnena spärrad i samtliga adresspositioner utom den sista. 25 Räknaren C1 som innehåller Lika många steg som antalet ord i dataminnet, påverkas av signalen från vippan SR1 och stegas under styrning av den gemensamma systemklockan, ett steg för varje utpekad adress i datamin- net. Då räknaren uppnått det läge som motsvarar.den sista adressposi- tionen i dataminnet avger den på utgången en signal som direkt påverkar 30 läsingången R på samtliga dataminnen DS1~DSn varvid innehållet i sista adresspositionen i varje dataminne matas till respektive register RD1- RDn. Itde övriga adresspositionerna spärras utläsningen genom att ETT- signalen från vippans SR1 utgång tillförs de inverterande ingångarna på OCH-kretsarna B1-En, varvid utgångarna från dessa kretsar avger noll- 35 signal till läsingången på respektive dataminne. På dessa adresser av- ges heller inte någon aktiveringssignal från räknaren C1. Utsignalerna från registren RD1-RDn tillförs motsvarande ingångar på OCH-kretsarna . f.. s n--w-...u n., ,.. f: . -..___ ...__.~_.............._......._. ___... _ 10 15 20 25 30 35 8009141-6 001-0Dn. Eftersom utgângarna på nämnda OCH-kretsar är inverterande av- ges från varje krets en logisk ETT~signal som tillförs en motsvarande ingång på en OCH-krets 02. Ingângarna till.kretsen 02 aktiveras således parallellt då sista adresspositionen i respektive dataminne utlästs.

Signalen från utgången på knetsen 02 tillförs ingången till vippan SR2 som då aktiveras och avger en ETT-signal pâ utgången. Denna signal ut- gör aktiveringssignal för radering i programminnena PS1-PSn. Förloppet är exakt detsamma som beskrivits vid radering i dataminnena DS1eDSn.

Signalerna frân vippan SR2 aktiverar adressgeneratorerna AP1-APn, som under styrning av systemklockan CL genererar samtliga adresser som kan förekomma i de anslutna programminnena PS1-PSn. I tur och ordning pekas samtliga adresser ut. Signalen från vippan SR2 aktiverar de inverterande ingângarna till OCH-kretsarna GP11-GPn¿, och avger dessutom skrivpuls till skrivingângen H på programminnena genom aktivering av ena ingången till ELLER-kretsarna ORP1~ORPn. De logiska nollor som vid radering upp- träder pâ minnenas dataingângar skrivs in på de av adressgeneratorerna utpekade adresserna, så att till slut även alla programminnen är fyllda med nollor. Raderingen är då avslutad och informationen i den sist ut-- pekade adresspositionen i varje programminne utläses till respektive register RP1~RPn, då läspuls erhålls frân.den synkront med adressgene- ratorerna stegande, för minnena gemensamma, räknaren CZ. Blockering av läsning i övriga minnespositioner erhålls genom att utsignalen från vippan SR2 aktiverar de.inverterande ingângarna på OCH-kretsarna BP1- BPn, varvid nollsignal erhâlls på minnenas läsingângar R eftersom även räknaren C2 i dessa adresspositioner avger nollsignal. Signalerna från registren RP1-RPn tillförs motsvarande ingångar till OCH-kretsarna OP1- 0Pn, vars inverterande utgångar avger signaler till motsvarande in~ gångar pâ en OCH-krets 03. Dä samtliga minnen raderats och ingångarna till kretsen D3 därvid aktiverats avger denna en utsignal till den tred- je bistabila vippan SR3, som då ETT-ställs och avger aktiveringssignal till lampan L som därvid tänds och visar att hela raderingsförloppet är avslutat.

Under normala förhållanden där samtliga vippor SR är nollstållda, dvs ingen radering pågår, sköter den på ritningen ej visade datorn CPU, skrivning och läsning 1 ELLER-kretsarna OR1-0Rn respektive ORP1-ORPn. Läsning sker genom minnena. Skrivning sker genom anslutning till 8009141-6 10 anslutning av datorn till OCH-kretsarna B1-En respektive BP1-BPn. Dâ nollsignal avges frân utgângarna pâ vipporna SR1 och SR2 till de inver- terande ingângarna på OCH-kretsarna GD11-GDn¿ respektive GP11-GPn4 styrs inmatning av information till minnena frân databussen DB och styrbussen CB helt av datorn CPU.

.Ytterligare fördelar med anordningen enligt uppfinningen är: Eftersom flera fysiska minnen utnyttjas skulle det ta läng tid att rade- ra all information om datorn själv skulle utföra detta med normala ac- .cessmetoder med ett ord i sänder. Genom parallell radering i minnena er- hålls en betydande tidsvinst.

Genom anordningen enligt uppfinningen avlastas datorn ett kapacitetskrä- vande arbete.

Kort accesstid genom uppdelning i flera minnen vilket även innebär modu- laritet vid eventuell expansion.

Claims (1)

1. ..._ ._ _-...=¿... ...__,...._....._._ 10 ß 20 80Û9141~6 P A T E N-T K R A«V Anordning för att i en databasanläggning, utan att förstöra utrustningen, automatiskt förstöra iniormationsinnehâllet i dataminnen och programmin- nen genom radering av informationen medelst inskrivning av ny förutbe- stämd information i minnena, k ä n n e t e c.k.n a d därav att ett manöverorgan (M0) vid aktivering avger en styrsignal dels till en första grupp parallellt arbetande adressgeneratorer (AD1~ADn) för succes- siv generering och utpekning av samtliga adresser i ett till var och en av generatorerna separat anslutet dataminne (DS1-DSn) ingående i en första minnesgrupp, dels till en andra grupp parallellt arbetande adress- generatorer.(APfl-APn> för successiv generering och utpekning av samtliga adresser i ett till var och en av adressgeneratorerna separat anslutet .programminne (PS1-PSn) ingående i en andra minnesgrupp, och att till da- taingângarna pâ varje minnesenhet i nämnda första minnesgrupp är anslut- na grindkretsar (GD11~GDn¿) genom vilka binära siffror av samma logiska nivå i ett första steg inskrivs pâ de i nämnda minnen i nämnda första minnesgrupp successivt utpekade adresserna, och att till dataingângarna pâ varje minnesenhet i nämnda andra minnesgrupp är anslutna grindkret- sar (GP11'GPU¿)genom vilka binära siffror av samma logiska nivâ i ett andra steg inskrivs pâ de i nämnda minnen i nämnda andra minnesgrupp successivt utpekade adresserna.