Claims (1)
1. Резервированный счетчик импульсов, содержащий m каналов, а в каждом канале n-разрядный счетчик, каждый разряд которого включает триггер, два элемента И и мажоритарный элемент, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, выходы которых подключены соответственно к S-входу и R-выходу триггера, прямой выход мажоритарного элемента каждого разряда, кроме n-го, соединен с C-входом триггера последующего разряда, прямой выход мажоритарного элемента каждого разряда каждого канала является выходом канала, соединенным с соответствующим выходом резервированного счетчика импульсов, выход триггеров одноименных разрядов всех каналов соединены с соответствующими входами мажоритарных элементов тех же разрядов, отличающийся тем, что в каждый канал введены генератор импульсов и последовательно соединенные (n+1)-ый мажоритарный элемент и элемент задержки, выход которого соединен с C-входом триггера первого разряда, входы (n+1)-го мажоритарного элемента каждого канала подключены к входам каналов и являются входами резервированного счетчика импульсов, выход (n+1)-го мажоритарного элемента в каждом канале соединен с управляющим входам генератора импульсов, выход которого соединен с вторыми входами первого и второго элементов И всех разрядов.1. A redundant pulse counter containing m channels, and in each channel an n-bit counter, each bit of which includes a trigger, two AND elements, and a majority element, the direct and inverse outputs of which are connected to the first inputs of the first and second AND elements, respectively, whose outputs connected respectively to the S-input and R-output of the trigger, the direct output of the majority element of each category, except for the nth, is connected to the C-input of the trigger of the next category, the direct output of the majority element of each category of each channel is is the channel output connected to the corresponding output of the redundant pulse counter, the output of the same-position triggers of all channels is connected to the corresponding inputs of the majority elements of the same categories, characterized in that a pulse generator and the (n + 1) -th majority element are connected in series and a delay element, the output of which is connected to the C-input of the trigger of the first category, the inputs of the (n + 1) -th majority element of each channel are connected to the channel inputs and are reserved inputs th pulse counter, the output (n + 1) -th majority element in each channel is connected to the control inputs of the pulse generator, whose output is connected to second inputs of first and second AND of all bits.