Claims (1)
Адаптивная дискретная система, содержащая пять ключей, восемь усилителей, шесть сумматоров, семь умножителей, семь блоков памяти, одиннадцать блоков сравнения, четыре блока деления, один блок кубической степени, выход первого блока памяти подключен к входу объекта управления, а вход - к выходу первого сумматора и выходу второго блока памяти, соединенному выходом с первым входом первого сумматора и входом третьего блока памяти, вход и выход третьего блока памяти подключены соответственно к первому и второму входам первого блока сравнения, соединенного выходом с первым входом первого блока деления, а второй вход этого блока деления соединен с выходом второго блока сравнения, первый и второй входы которого подключены соответственно к входу и выходу четвертого блока памяти, выход первого блока деления подключен к первому входу первого умножителя, соединенного выходом с вторым входом первого сумматора, второй вход первого умножителя соединен с выходом второго сумматора, первый вход которого подключен к выходу второго умножителя, первый вход этого умножителя соединен с выходом третьего сумматора, а второй вход второго множителя - с выходом второго блока деления, выход третьего блока сравнения подключен к входу первого ключа, а его вход - к выходу объекта управления, отличающаяся тем, что выход третьего блока сравнения подключен к входу второго основного ключа, а выход этого ключа - к первому входу третьего умножителя и входу пятого блока памяти, соединенного выходом с первым входом четвертого умножителя, выходы третьего и четвертого умножителей подключены соответственно к первому и второму входам третьего сумматора, в последовательно включенных шестом, седьмом и восьмом блоках памяти на четверть периода дискретности вход шестого блока памяти соединен с первым входом четвертого сумматора и с выходом первого ключа, а выход этого блока памяти параллельно подключен к первым входам четвертого блока сравнения, пятого сумматора и пятого умножителя, выход седьмого блока памяти соединен с вторыми входами четвертого блока сравнения и четвертого сумматора, выход восьмого блока памяти подключен к второму входу пятого сумматора, выходы четвертого и пятого сумматоров соединены соответственно с первым и вторым входами пятого блока сравнения, соединенного выходом с первым входом третьего блока деления, второй вход этого блока деления соединен с выходом четвертого блока сравнения, выход третьего блока деления непосредственно подключен к второму входу пятого умножителя и через первый усилитель - параллельно к входу первого из двух последовательно включенных первого и второго квадраторов, к первому входу шестого блока сравнения и через последовательно соединенные второй усилитель, седьмой блок сравнения по первому входу, третий усилитель, восьмой блок сравнения по первому входу и четвертый усилитель - к первому входу шестого умножителя, выходы четвертого сумматора и пятого умножителя соединены соответственно с первым и вторым входами девятого блока сравнения, соединенного выходом с первым входом четвертого блока деления, выход шестого блока сравнения подключен к второму входу четвертого блока деления, соединенного выходом с вторым входом шестого умножителя, выход которого соединен с входом четвертого блока памяти и первым входом седьмого умножителя, выход первого квадратора подключен к входу второго квадратора, выход и вход которого подключены соответственно к первому и второму входам десятого блока сравнения, а выход этого блока сравнения через пятый усилитель соединен с первыми входами шестого сумматора и второго блока деления, второй вход этого блока деления подключен к выходу восьмого блока сравнения, выход шестого сумматора параллельно соединен с первыми входами седьмого сумматора и восьмого умножителя и вторым входом седьмого блока сравнения, выход седьмого сумматора подключен к первому входу пятого блока деления, выход которого через два последовательно соединенные по первым входам одиннадцатый и двенадцатый блоки сравнения подключен к второму входу восьмого умножителя, соединенного выходом с первым входом восьмого сумматора, выход которого подключен к второму входу третьего умножителя, выход одиннадцатого блока сравнения соединен с вторым входом четвертого умножителя, а выход двенадцатого блока сравнения соединен с вторым входом седьмого умножителя, соединенного выходом с вторым входом второго сумматора.An adaptive discrete system containing five keys, eight amplifiers, six adders, seven multipliers, seven memory blocks, eleven comparison blocks, four division blocks, one cubic degree block, the output of the first memory block is connected to the input of the control object, and the input to the output of the first the adder and the output of the second memory unit, connected by the output to the first input of the first adder and the input of the third memory unit, the input and output of the third memory unit are connected respectively to the first and second inputs of the first comparison unit, connected by the output to the first input of the first division unit, and the second input of this division unit is connected to the output of the second comparison unit, the first and second inputs of which are connected respectively to the input and output of the fourth memory unit, the output of the first division unit is connected to the first input of the first multiplier connected by the output with the second input of the first adder, the second input of the first multiplier is connected to the output of the second adder, the first input of which is connected to the output of the second multiplier, the first input of this multiplier is connected to the output ohm of the third adder, and the second input of the second factor with the output of the second division block, the output of the third comparison unit is connected to the input of the first key, and its input is to the output of the control object, characterized in that the output of the third comparison unit is connected to the input of the second main key, and the output of this key is to the first input of the third multiplier and the input of the fifth memory block connected by the output to the first input of the fourth multiplier, the outputs of the third and fourth multipliers are connected respectively to the first and second inputs of the third in the sixth, seventh and eighth memory blocks in series for a quarter of the sampling period, the input of the sixth memory block is connected to the first input of the fourth adder and the output of the first key, and the output of this memory block is connected in parallel to the first inputs of the fourth comparison block, fifth adder and fifth multiplier, the output of the seventh memory unit is connected to the second inputs of the fourth comparison unit and the fourth adder, the output of the eighth memory unit is connected to the second input of the fifth adder, the outputs of the fourth and fifth the adders are connected respectively to the first and second inputs of the fifth comparison unit, connected by the output to the first input of the third division unit, the second input of this division unit is connected to the output of the fourth comparison unit, the output of the third division unit is directly connected to the second input of the fifth multiplier and through the first amplifier parallel to the input of the first of two series-connected first and second quadrators, to the first input of the sixth comparison unit and through a second amplifier, connected in series my comparison unit for the first input, the third amplifier, the eighth comparison unit for the first input and the fourth amplifier to the first input of the sixth multiplier, the outputs of the fourth adder and the fifth multiplier are connected respectively to the first and second inputs of the ninth comparison unit, connected by the output to the first input of the fourth block division, the output of the sixth comparison unit is connected to the second input of the fourth division unit connected by the output to the second input of the sixth multiplier, the output of which is connected to the input of the fourth memory unit and the first input of the seventh multiplier, the output of the first quadrator is connected to the input of the second quadrator, the output and input of which are connected respectively to the first and second inputs of the tenth comparison unit, and the output of this comparison unit through the fifth amplifier is connected to the first inputs of the sixth adder and the second division unit, the second input of this division unit is connected to the output of the eighth comparison unit, the output of the sixth adder is connected in parallel with the first inputs of the seventh adder and the eighth multiplier and the second input of the seventh comp The output of the seventh adder is connected to the first input of the fifth division unit, the output of which, through two eleventh and twelfth comparison blocks connected in series at the first inputs, is connected to the second input of the eighth multiplier connected by the output to the first input of the eighth adder, the output of which is connected to the second input of the third multiplier , the output of the eleventh comparison unit is connected to the second input of the fourth multiplier, and the output of the twelfth comparison unit is connected to the second input of the seventh multiplier connected output with the second input of the second adder.