RU93004578A - Аппаратная эмуляционная система - Google Patents

Аппаратная эмуляционная система

Info

Publication number
RU93004578A
RU93004578A RU93004578/09A RU93004578A RU93004578A RU 93004578 A RU93004578 A RU 93004578A RU 93004578/09 A RU93004578/09 A RU 93004578/09A RU 93004578 A RU93004578 A RU 93004578A RU 93004578 A RU93004578 A RU 93004578A
Authority
RU
Russia
Prior art keywords
emulation
configurable
mpis
cells
delay elements
Prior art date
Application number
RU93004578/09A
Other languages
English (en)
Inventor
Цайнер Манфред
Будини Михаэль
Original Assignee
Кроне Аг.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Кроне Аг. filed Critical Кроне Аг.
Publication of RU93004578A publication Critical patent/RU93004578A/ru

Links

Claims (1)

  1. Выполняемое в аппаратных средствах электронное устройство для создания прототипа матричной полупроводниковой интегральной схемы (МПИС) позволяет эмулировать интегральные схемы или соответственно МПИС, благодаря чему возможно испытание создаваемого стандартного блока в будущей аппаратной среде. Известные эмуляционные системы состоят из матрицы конфигурируемых логических блоков, конфигурируемых ячеек ввода/вывода и конфигурируемого монтажа. Указанные системы эмулируют только функциональное поведение желаемой схемы. Добавление программируемых элементов задержки в логические ячейки и применение программируемых полей сопряжения с элементами задержки для объединения образованных из множества логических ячеек логических модулей позволяет учесть временную характеристику МПИС при эмуляции, благодаря чему достигается полная эмуляция. Целенаправленным приведением всех входов к одному определенному логическому состоянию может быть достигнута эмуляция ошибок. Программируемые блоки задержки делают возможным распознавание проблем "гонки".
RU93004578/09A 1992-03-31 1993-03-30 Аппаратная эмуляционная система RU93004578A (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEP4211162.5 1992-03-31

Publications (1)

Publication Number Publication Date
RU93004578A true RU93004578A (ru) 1996-11-20

Family

ID=

Similar Documents

Publication Publication Date Title
US6034541A (en) In-system programmable interconnect circuit
US6980024B1 (en) I/O circuitry shared between processor and programmable logic portions of an integrated circuit
EP0898281B1 (en) Static random access memory circuits
TW357458B (en) Re-configurable application specific device
IL132984A0 (en) Distributed logic analyzer for use in a hardware logic emulation system
JPS641042A (en) Hardware simulator and its simulation method
US20140112083A1 (en) Random access memory for use in an emulation environment
MX9301808A (es) Emulador de prototipos asic.
JPS60186919A (ja) オ−トノ−マスタイマ回路
TWI505103B (zh) 具有可組態邏輯陣列之微控制器
KR960042413A (ko) 데이터 처리 시스템
US3538443A (en) General purpose logic package
RU93004578A (ru) Аппаратная эмуляционная система
US5023590A (en) 17-bit cascadable comparator using generic array logic
DE60001450D1 (de) Vorrichtung zur funktionellen Widergabe einer spezifischen integrierten Halbleiterschaltung und deren Verwendung als Emulationsvorrichtung
Rau et al. A statically scheduled VLSI interconnect for parallel processors
ES432837A1 (es) Un elemento de conmutacion electronica mejorado.
Gilbert et al. Will presently available system design approaches and electrical interconnect rules fulfill the performance requirements of high clock rate digital signal processors based on GaAs?
SU972500A1 (ru) Программируемое логическое устройство
JPS5444480A (en) Package for integrated circuit
RU1786481C (ru) Устройство дл ввода в ЭВМ дискретных сигналов
JP2968256B2 (ja) プログラム可能論理装置
SU1098001A1 (ru) Устройство управлени прерыванием
Hastings et al. A microcomputer interface for applications requiring large numbers of subjects
Tomek et al. Combining hardware simulation with hardware.