RU91651U1 - Полупроводниковое силовое устройство - Google Patents
Полупроводниковое силовое устройство Download PDFInfo
- Publication number
- RU91651U1 RU91651U1 RU2009116409/22U RU2009116409U RU91651U1 RU 91651 U1 RU91651 U1 RU 91651U1 RU 2009116409/22 U RU2009116409/22 U RU 2009116409/22U RU 2009116409 U RU2009116409 U RU 2009116409U RU 91651 U1 RU91651 U1 RU 91651U1
- Authority
- RU
- Russia
- Prior art keywords
- type
- cells
- regions
- layer
- gate
- Prior art date
Links
Landscapes
- Thyristors (AREA)
Abstract
1. Полупроводниковое силовое устройство, выполненное на основе кремниевой пластины, содержащее снизу вверх слой p-типа проводимости, слой n-типа проводимости, содержащий на поверхности множество ячеек прямоугольной формы, каждая из которых состоит из области p-типа проводимости прямоугольной формы, включающей по крайней мере одну область n+-типа проводимости, расположенную вблизи короткой стороны области p-типа, отличающееся тем, что внутри ячейки за пределами области n+-типа и на границах длинной стороны ячейки, а также вдоль длинных сторон ячеек между ячейками сформированы области p+-типа, а между областями p+-типа на поверхности слоя n-типа сформированы слой подзатворного диэлектрика и затвор. ! 2. Полупроводниковое силовое устройство по п.1, отличающееся тем, что на поверхности слоя n-типа между ячейками вдоль коротких сторон ячеек, а также частично над поверхностью областей p-типа и областей n-типа сформированы слой подзатворного диэлектрика и затвор. ! 3. Полупроводниковое силовое устройство по п.1, отличающееся тем, что область p+-типа имеет глубину залегания 0,3-1,0 мкм. ! 4. Полупроводниковое силовое устройство по п.1, отличающееся тем, что области p+-типа, сформированные на границах области p-типа и слоем подзатворного диэлектрика, являются стоком p-канального МОП-транзистора, а области p+-типа, сформированные между ячейками, являются истоком p-канального транзистора.
Description
Настоящая полезная модель относится к области мощных переключательных полупроводниковых устройств, конкретно к высоковольтным быстродействующим тиристорам.
Идеальное силовое переключательное полупроводниковое устройство должно характеризоваться простотой управления, высокой скоростью переключения, блокировать заданное (как правило, высокое) напряжение с малыми токами утечки в выключенном состоянии и пропускать очень высокие токи во включенном состоянии.
Такое идеальное, сочетающее все перечисленные признаки полупроводниковое устройство создать практически невозможно, можно говорить о выборе определенных соотношений между перечисленными характеристиками.
Известен тиристор («Gate-turn-off-thyristor with high blocking voltage and small device thickness» патент EP 0700095 от 03.06.1996 г., авторы F. Bauer, S. Eicher), содержащий n+p-эмиттер, управляющую p-базу, n-базу и np+-эмиттер, выключение которого осуществляется подачей выключающего тока, величина которого равна коммутируемому току, на управляющую базу запираемого тиристора (ЗТ, GТО - Gate-turn-off thyristor).
Устройство позволяет коммутировать высокие токи, однако характеризуется низким быстродействием и высокой мощностью в цепи управления.
Известен биполярный транзистор с изолированным затвором (БТИЗ, IGBT - insulated-gate-bipolar-transistor) («Power transistor device having deep increased concentration region» патент FR2695253 от 04.03.1994 г., авторы PERRY MERRIL; GOULD HERBERT J; «MOSFET with perimeter channel» от 30.07.1985 г., авторы FORD RAYMOND T; BRACKELMANNS NORBERT W; WHEATLEY JR CARL F; NEILSON JOHN M S), являющийся по конструкции ближайшим аналогом высоковольтного вертикального МОП-транзистора, изготавливаемого по технологии, использующей метод двойной диффузии, (ДМОП-транзистор). ДМОП-транзистор изготавливается с использованием структуры с высокоомным эпитаксиальным n-слоем, выращенным на низкоомной n+подложке. На лицевой поверхности эпитаксиального слоя формируется множество ячеек в виде p-областей, внутри которых самосовмещенно с их границами создаются n+-области, являющиеся истоками МОП-транзистора, а над поверхностью между n+-областями и границами p-областей, а также над поверхностью эпитаксиального слоя между p-областями, являющейся областью стока, формируется слои подзатворного диэлектрика и затвор. Под областями истока в p-областях создаются дополнительные p+-области для подавления паразитного биполярного npn-транзистора. На обратной стороне структуры изготавливается металлизация стока. При подаче на затвор положительного потенциала выше порогового напряжения между стоком и истоком формируется инверсный канал n-типа проводимости и транзистор открывается. При подаче на затвор потенциала ниже порогового напряжения канал инверсный исчезает и транзистор запирается.
Недостатком ДМОП-транзистора является высокое сопротивление в открытом состоянии, обусловленное высоким удельным сопротивлением эпитаксиального слоя, являющегося частью стоковой области. Для повышения блокирующего напряжения повышаются удельное сопротивление и толщина эпитаксиального слоя. Поэтому чем выше блокирующее напряжение, тем меньше удельная проводимость МОП-транзистора на единицу площади.
IGBT изготавливается подобным образом. Однако, на исходной структуре выполненной в виде n-слоя, расположенного над p-слоем. Таким образом конструкция IGBT содержит вертикальный pnp-транзистор, эмиттером, базой и коллектором которого являются, соответственно, p-слой исходной структуры, n-слой и p-области на поверхности n-слоя. При подаче на затвор положительного потенциала выше порогового напряжения МОП-транзистор открывается. Протекающий при этом ток отпирает эмиттерный pn-переход биполярного транзистора, электронный ток протекающий в этой цепи, вызывает инжекцию дырок в p-слой, что приводит к модуляции проводимости в n-слое и значительному снижению его удельного сопротивления, существенно повышая удельную проводимость прибора на единицу площади по сравнению с ДМОП-транзистором. Для выключения к затвору прикладывается потенциал, ниже порогового, что приводит к исчезновению инверсного канала и обрыву базового тока биполярного транзистора, который при этом выключается.
Принципиальным достоинствами IGBT является низкая потребляемая мощность в цепи управления и высокое быстродействие.
Недостатком IGBT является высокое (почти в два раза больше по сравнению с тиристором) остаточное напряжение во включенном состоянии на единицу площади при одинаковом токе.
Самое близкое решение («Insulated gate thyristor with gate turn on and turn off» патент США №US5381025 от 10.01.1995 г., автор ZOMMER NATHAN). Данное изобретение представляет улучшенный тиристор с изолированным затвором, включающийся и выключающийся управлением по изолированному затвору (IGTH), частично являясь аналогом IGBT. Сущность решения заключается в том, что в конструкции IGBT p/p+-области под истоками МОП-транзисторов ячеек имеют меньшую концентрацию, что позволяет в момент отпирания IGBT включиться биполярному npn-транзистору и включению, таким образом, тиристора. Некоторые p/p+-области маскируются во время формирования n+-истока и не содержат областей истоков, образуя таким образом специальные ячейки. Область n+-истока IGBT ячейки одновременно является эмиттером npn-транзистора тиристорной структуры. Затвор и подзатворный окисел, расположенные между специальной ячейкой и стандартной ячейкой IGBT, образуют горизонтальный p-канальный МОП-транзистор, предназначенный для выключения устройства при подаче отрицательного потенциала на затвор.
Однако данное техническое решение имеет ряд недостатков: специальная ячейка формируется одновременно с ячейкой IGBT, имеет такую же глубину залегания и расстояние до стандартной ячейки, что приводит к большим потерям активной площади IGTH и уменьшению удельной проводимости на единицу площади, а также влечет за собой низкую крутизну горизонтального p-канального МОП-транзистора, трудности с запиранием IGTH и низкое быстродействие.
Техническим результатом предлагаемого решения является увеличение крутизны и уменьшение сопротивления p-канального транзистора, что позволяет гарантированно запереть IGTH при подаче отрицательного потенциала на затвор, увеличить удельную проводимость включенного тиристора на единицу площади и повысить быстродействие прибора.
Технических результат достигается тем, что на поверхности слоя n-типа между ячейками вдоль коротких сторон ячеек, а также частично над поверхностью областей p-типа и областей n+-типа сформированы слой подзатворного диэлектрика и затвор, а также активные области ячеек тиристора содержат дополнительные мелко залегающие области p+-типа, сформированные внутри активных областей ячеек за пределами областей n+-типа и на границах длинных сторон ячеек, и вдоль длинных сторон активных областей ячеек между ячейками, а между этими областями p+-типа на поверхности слоя n-типа сформированы слой подзатворного диэлектрика и затвор. Области p+-типа, сформированные внутри активных областей ячейки является стоком горизонтального p-канального МОП-транзистора, а область p+-типа, сформированная между активными областями ячеек является истоком горизонтального p-канального МОП-транзистора. Уменьшение глубины залегания стоков и истоков горизонтальных p-канальных МОП-транзисторов позволяет увеличить удельную активную площадь ячеек и, таким образом, удельную проводимость устройства во включенном состоянии, увеличить крутизну и уменьшить сопротивление горизонтальных p-канальных МОП-транзисторов при подаче отрицательного потенциала на затвор, что позволяет увеличить быстродействие устройства.
На Фиг.1 изображен вид устройства сверху.
На фиг.2 изображен разрез структуры устройства в сечении А↔А.
На фиг.3 изображен разрез структуры устройства в сечении Б↔Б.
1 - p-слой, эмиттер pnp-транзистора, анод тиристора;
2 - n-слой, база pnp-транзистора, коллектор npn-транзистора;
4 - p+-область, пассивная база npn-транзистора, сток горизонтального p-канального МОП-транзистора;
5 - p+-область, исток горизонтального p-канального МОП-транзистора;
6 - n+-область, эмиттер npn-транзистора катод тиристора;
7 - слой подзатворного диэлектрика;
8 - слой затвора;
На Фиг.2, 3 схематически показаны соединенные параллельно металлическими шинами области анода и катода n+pnp тиристорных ячеек и параллельными поликремневыми шинами области управляющего затвора.
Предлагаемая конструкция работает следующим образом.
IGTH имеет 2 устойчивых состояния - состояние «включено», когда на затвор устройства подан положительный потенциал, по своей величине превышающий пороговое напряжение включения (например, плюс 15 В) IGBT сформированного на коротких сторонах прямоугольной тиристорной ячейки, и состояние «выключено», когда на затвор устройства подан отрицательный потенциал, по своей абсолютной величине превышающий пороговое напряжение включения (например, минус 15 В), горизонтального p-канального МОП-транзистора, сформированного на длинных сторонах прямоугольной тиристорной ячейки. Пороговое напряжение включения IGBT в составе тиристорной ячейки обычно составляет плюс 3-6 В, а пороговое напряжение включения горизонтального p-канального МОП-транзистора обычно составляет минус 3-6 В. Включение устройства осуществляется подачей на затвор положительного импульса напряжения от минус 15 В до плюс 15 В. При этом на поверхности 3 между областями 2 и 6 по короткой стороне ячейки формируется инверсионный канал n-типа проводимости и исчезает инверсионный канал p-типа проводимости между областями 4 и 5 по длинной стороне ячейки, шунтирующий в состоянии «выключено» эмиттерный pn-переход биполярного npn-транзистора. По цепи между областями 6 и 1 начинает протекать ток, смещая базовые pn-переходы npn- и pnp-транзисторов в составе тиристорной структуры в прямом направлении, в базовых областях 2 и 3 происходит накопление заряда неосновных носителей и тиристор переходит в состояние «включено». Выключение устройства осуществляется подачей на затвор отрицательного импульса напряжения от плюс 15 В до минус 15 В. При этом исчезает инверсионный канал n-типа проводимости на короткой стороне ячейки и формируется инверсионный канал p-типа проводимости между областями 4 и 5 по длинной стороне ячейки, шунтируя эмиттерный pn-переход биполярного npn-транзистора тиристорной структуры, что приводит на первом этапе выключения (этапе задержки) к уменьшению накопленного заряда, при этом анодный ток устройства практически не меняется. По окончании этапа задержки происходит восстановление центрального коллекторного перехода (между областями 3 и 4) и происходит быстрый спад анодного тока, сопровождающегося формированием области пространственного заряда. На третьем этапе выключения имеет место медленный спад анодного тока, определяемый рекомбинацией избыточных носителей в области 2. При выключении тиристора с помощью шунтирования эмиттерного pn-перехода биполярного npn-транзистора имеет значение сопротивление канала горизонтального p-канального МОП-транзистора. Чем меньше это сопротивление, тем больший ток может быть выключен.
Claims (4)
1. Полупроводниковое силовое устройство, выполненное на основе кремниевой пластины, содержащее снизу вверх слой p-типа проводимости, слой n-типа проводимости, содержащий на поверхности множество ячеек прямоугольной формы, каждая из которых состоит из области p-типа проводимости прямоугольной формы, включающей по крайней мере одну область n+-типа проводимости, расположенную вблизи короткой стороны области p-типа, отличающееся тем, что внутри ячейки за пределами области n+-типа и на границах длинной стороны ячейки, а также вдоль длинных сторон ячеек между ячейками сформированы области p+-типа, а между областями p+-типа на поверхности слоя n-типа сформированы слой подзатворного диэлектрика и затвор.
2. Полупроводниковое силовое устройство по п.1, отличающееся тем, что на поверхности слоя n-типа между ячейками вдоль коротких сторон ячеек, а также частично над поверхностью областей p-типа и областей n-типа сформированы слой подзатворного диэлектрика и затвор.
3. Полупроводниковое силовое устройство по п.1, отличающееся тем, что область p+-типа имеет глубину залегания 0,3-1,0 мкм.
4. Полупроводниковое силовое устройство по п.1, отличающееся тем, что области p+-типа, сформированные на границах области p-типа и слоем подзатворного диэлектрика, являются стоком p-канального МОП-транзистора, а области p+-типа, сформированные между ячейками, являются истоком p-канального транзистора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009116409/22U RU91651U1 (ru) | 2009-09-01 | 2009-09-01 | Полупроводниковое силовое устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009116409/22U RU91651U1 (ru) | 2009-09-01 | 2009-09-01 | Полупроводниковое силовое устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
RU91651U1 true RU91651U1 (ru) | 2010-02-20 |
Family
ID=42127415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2009116409/22U RU91651U1 (ru) | 2009-09-01 | 2009-09-01 | Полупроводниковое силовое устройство |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU91651U1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU189905U1 (ru) * | 2019-04-01 | 2019-06-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Биполярный кремниевый планарный транзистор |
-
2009
- 2009-09-01 RU RU2009116409/22U patent/RU91651U1/ru active IP Right Revival
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU189905U1 (ru) * | 2019-04-01 | 2019-06-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Биполярный кремниевый планарный транзистор |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
US6803627B2 (en) | Reverse-blocking power semiconductor component having a region short-circuited to a drain-side part of a body zone | |
US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
CN105322002B (zh) | 反向传导igbt | |
JP6253723B2 (ja) | スイッチング可能ダイオード領域およびスイッチング不能ダイオード領域を備えた半導体デバイス | |
US9246410B2 (en) | Integrated power semiconductor component, production method and chopper circuit comprising integrated semiconductor component | |
CN109103186B (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
US9299818B2 (en) | Insulating gate-type bipolar transistor | |
CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
JP6139312B2 (ja) | 半導体装置 | |
US20150187877A1 (en) | Power semiconductor device | |
CN112687744B (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
Nakamura et al. | Novel developments towards increased SiC power device and module efficiency | |
CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
CN112687746A (zh) | 碳化硅平面mosfet器件及制备方法 | |
CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
US11139391B2 (en) | IGBT device | |
CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
CN112687745B (zh) | 碳化硅沟槽mosfet器件及制备方法 | |
KR20150069117A (ko) | 전력 반도체 소자 | |
RU91651U1 (ru) | Полупроводниковое силовое устройство | |
CN112466935B (zh) | 一种具有集电极多晶硅电子通道的rc-igbt器件 | |
US9209287B2 (en) | Power semiconductor device | |
CN111697070A (zh) | 一种逆导型igbt器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20100426 |
|
NF1K | Reinstatement of utility model |
Effective date: 20110420 |
|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20140902 |
|
NF1K | Reinstatement of utility model |
Effective date: 20160127 |
|
PD1K | Correction of name of utility model owner |