RU70059U1

RU70059U1 - DIGITAL FREQUENCY SYNTHESIS

Info

Publication number: RU70059U1
Application number: RU2007130862/22U
Authority: RU
Inventors: Иван Петрович Усачев; Елена Ивановна Стецура; Евгений Григорьевич Борзаков; Павел Александрович Попов
Original assignee: Открытое акционерное общество "Концерн "Созвездие"
Priority date: 2007-08-13
Filing date: 2007-08-13
Publication date: 2008-01-10

Abstract

Полезная модель относится к радиотехнике и может использоваться в качестве малошумящего быстродействующего гетеродина широкодиапазонного приемника.The utility model relates to radio engineering and can be used as a low-noise high-speed local oscillator of a wide-range receiver.

Техническим результатом является получение высокой чистоты спектра выходного сигнала синтезатора при одновременном высоком быстродействии.The technical result is to obtain high purity of the spectrum of the output signal of the synthesizer while at the same time high speed.

Для этого в предлагаемое устройство введены: фильтр верхних частот, инвертирующий усилитель, интегратор, выходной усилитель, а также квадратурный модулятор, состоящий из фазовращателя на 90°, первого и второго балансного модулятора, сумматора и внутреннего усилителя.To do this, the proposed device includes: a high-pass filter, an inverting amplifier, an integrator, an output amplifier, as well as a quadrature modulator consisting of a 90 ° phase shifter, the first and second balanced modulator, adder, and internal amplifier.

Description

Известен цифровой синтезатор частот (ЦСЧ), построенный на основе системы импульсно-фазовой автоподстройки (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи (см. В.Манассевич "Синтезаторы частот" Теория и проектирование. М.: Связь, 1979, стр.33).Known digital frequency synthesizer (DSC), built on the basis of a pulse-phase-locked loop (IFAPH) with a frequency divider with a variable division ratio (DPKD) in the feedback circuit (see V. Manasevich "Frequency synthesizers" Theory and design. M .: Communication, 1979, p. 33).

Достоинством такого ЦСЧ с применением современных микросхем является возможность формирования на выходе его большого числа дискретных частот со стабильностью, равной стабильности одного опорного кварцевого генератора (ОКГ) при малых габаритах и малой потребляемой мощности постоянного тока.The advantage of this DSC with the use of modern microcircuits is the possibility of generating at its output a large number of discrete frequencies with stability equal to the stability of one reference crystal oscillator (OCG) with small dimensions and low power consumption of direct current.

Недостаток этого однокольцевого ЦСЧ состоит в том, что невозможно получить одновременно высокую чистоту спектра выходного высокочастотного (ВЧ) сигнала при перестройке в широком диапазоне частот с малым шагом сетки частот и высокое быстродействие при переключении с одной частоты на другую.The disadvantage of this single-ring DSC is that it is impossible to simultaneously obtain high purity of the spectrum of the output high-frequency (HF) signal when tuning in a wide frequency range with a small grid spacing and high speed when switching from one frequency to another.

Известно, что система ИФАПЧ ЦСЧ представляет собой фильтр нижних частот по отношению к шумам колебания опорной частоты и фильтр верхних частот по отношению к шумам ГУН. Поэтому параметры кольца ИФАПЧ выбираются такими, чтобы получить оптимальные характеристики фазовых шумов при минимальной стоимости системы и минимальных габаритах. Однако, если необходимо подавить шумы колебания опорной частоты до требуемых значений, надо использовать узкополосную петлю ИФАПЧ. В этом It is known that the IFAPC TSSCH system is a low-pass filter with respect to the noise of the oscillation of the reference frequency and a high-pass filter with respect to the noise of the VCO. Therefore, the parameters of the IFAPCH ring are chosen so as to obtain the optimal characteristics of phase noise with a minimum system cost and minimum dimensions. However, if it is necessary to suppress the noise of the oscillations of the reference frequency to the required values, it is necessary to use a narrow-band loop IFAPCH. In that

случае не будут выполняться требования по быстродействию и не компенсируются собственные шумы ГУН, для чего нужна широкополосная петля ИФАПЧ. С другой стороны, если спроектировать кольцо ИФАПЧ со сравнительно широкой полосой частот, что и требуется для быстродействующего синтезатора, тогда шумы опорного генератора после повышения частоты путем умножения пропорционально коэффициенту N до выходной частоты будут определять основные шумы на выходе синтезатора.In this case, the performance requirements will not be met and the own noise of the VCO will not be compensated, for which a wideband IFAPCH loop is needed. On the other hand, if you design an IFAPH ring with a relatively wide frequency band, which is required for a high-speed synthesizer, then the noise of the reference oscillator after increasing the frequency by multiplying in proportion to the coefficient N to the output frequency will determine the main noise at the output of the synthesizer.

Это основное противоречие однокольцевого ЦСЧ, которое не позволяет выполнить высокие современные требования к быстродействующему высокочастотному и малошумящему синтезатору частот.This is the main contradiction of the single-ring DSC, which does not allow to fulfill the high modern requirements for a high-speed high-frequency and low-noise frequency synthesizer.

Наиболее близким по технической сущности к предлагаемому является двухкольцевой ЦСЧ с частотной модуляцией (см. патент на полезную модель №56747 от 17.04.2006 года), который принят за прототип.The closest in technical essence to the proposed one is a two-ring DSC with frequency modulation (see patent for utility model No. 56747 dated 04/17/2006), which is adopted as a prototype.

Блок-схема устройства-прототипа приведена на фиг.1, где введены следующие обозначения:The block diagram of the prototype device is shown in figure 1, where the following notation is introduced:

1 - опорный генератор (ОГ);1 - reference generator (OG);

2, 7 и 14 - первый, второй и третий делители частоты с фиксированным коэффициентом деления (ДФКД);2, 7 and 14 - the first, second and third frequency dividers with a fixed division ratio (DPCD);

3, 8 и 15 - первый, второй и третий частотно-фазовые детекторы (ЧФД);3, 8 and 15 - the first, second and third frequency-phase detectors (ChFD);

4, 9 и 16 - первый, второй и третий фильтры нижних частот (ФНЧ);4, 9 and 16 - the first, second and third low-pass filters (low-pass filters);

5 и 11 - первый и второй управляемые генераторы (УГ);5 and 11 - the first and second controlled generators (UG);

6, 12 и 19 - первый, второй и третий делители частоты с переменным коэффициентом деления (ДПКД);6, 12 and 19 - the first, second and third frequency dividers with a variable division ratio (DPKD);

10 - источник модулирующего сигнала (ИМС);10 - source modulating signal (IC);

13 и 21 - первый и второй управляемые аттенюаторы (УА);13 and 21 - the first and second controlled attenuators (UA);

17, 18, 20 и 22 - первый, второй, третий и четвертый ключи (КЛ);17, 18, 20 and 22 - the first, second, third and fourth keys (KL);

23 - микроконтроллер (МК).23 - microcontroller (MK).

Устройство-прототип содержит последовательно соединенные опорный генератор (ОГ 1), первый делитель частоты с фиксированным коэффициентом деления (ДФКД 2), первый частотно-фазовый детектор ЧФД 3, первый фильтр The prototype device contains a series-connected reference generator (OG 1), the first frequency divider with a fixed division ratio (DFKD 2), the first frequency-phase detector CHFD 3, the first filter

нижних частот (ФНЧ 4), первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3, последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, первый ключ КЛ 17, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8; последовательно соединенные третий ДФКД 14, третий ЧФД 15, третий ФНЧ 16 и второй КЛ 18, выход которого соединен с выходом первого ключа КЛ 17 и с первым управляющим входом второго УГ 11, выход которого является выходом устройства и одновременно через третий ДПКД 19 соединен со вторым входом третьего ЧФД 15, последовательно соединенные источник модулирующего сигнала ИМС 10, первый управляемый аттенюатор УА 13, третий ключ КЛ 20, выход которого соединен с модулирующим входом первого УГ 5, последовательно соединенные второй УА 21 и четвертый ключ КЛ 22, выход которого соединен с модулирующим входом второго УГ 11, а также микроконтроллер МК 23.low frequencies (LPF 4), the first UG 5 and the first DPKD 6, the output of which is connected to the second input of the first PSD 3, connected in series to the second DFKD 7, the second PSD 8, the second LPF 9, the first key KL 17, the second UG 11 and the second DPKD 12, the output of which is connected to the second input of the second PSD 8; the third DFKD 14, the third ChFD 15, the third low-pass filter 16 and the second KL 18, the output of which is connected to the output of the first KL 17 key and to the first control input of the second UG 11, the output of which is the output of the device and simultaneously through the third DPKD 19 is connected in series with the second the input of the third ChFD 15, serially connected the source of the modulating signal IC 10, the first controlled attenuator UA 13, the third key KL 20, the output of which is connected to the modulating input of the first UG 5, serially connected to the second UA 21 and the fourth key KL 22, output One of which is connected to the modulating input of the second UG 11, as well as the microcontroller MK 23.

При этом выход первого УГ 5 соединен с сигнальными входами второго ДФКД 7 и третьего ДФКД 14, вход второго УА 21 соединен с выходом ИМС 10, первая выходная шина МК 23 соединена с управляющими входами первого ДПКД 6, второго ДПКД 12, третьего ДПКД 19, второго ЧФД 8, третьего ЧФД 15, второго ДФКД 7, третьего ДФКД 14, первого УА 13 и второго УА 21, а вторая выходная шина МК 23 соединена с управляющими входами первого КЛ 17, второго КЛ 18, третьего КЛ 20, четвертого КЛ 22 и вторым управляющим входом второго УГ 11.The output of the first UG 5 is connected to the signal inputs of the second DFKD 7 and the third DFKD 14, the input of the second UA 21 is connected to the output of the IC 10, the first output bus MK 23 is connected to the control inputs of the first DPKD 6, the second DPKD 12, the third DPKD 19, the second ChFD 8, third ChFD 15, second DFKD 7, third DFKD 14, the first UA 13 and the second UA 21, and the second output bus MK 23 is connected to the control inputs of the first KL 17, the second KL 18, the third KL 20, the fourth KL 22 and the second control input of the second UG 11.

Устройство-прототип работает следующим образом.The prototype device operates as follows.

В этом частотно-модулированном (ЧМ) ЦСЧ на основе двух последовательно включенных колец ИФАПЧ первое кольцо узкополосное, работает на одной фиксированной частоте и выполнено на основе первого УГ 5, выходной сигнал которого является опорным для второго кольца и поступает во второе кольцо на сигнальные входы второго ДФКД 7 и третьего ДФКД 14. Второе кольцо ИФАПЧ на основе второго УГ 11 двухканальное - оно может работать или по каналу быстрого переключения частот по заданной программе In this frequency-modulated (FM) CSC, based on two IFAPC rings in series, the first ring is narrow-band, operates at one fixed frequency and is based on the first UG 5, the output signal of which is a reference for the second ring and enters the second ring at the signal inputs of the second DFKD 7 and the third DFKD 14. The second IFAPCH ring based on the second UH 11 is two-channel - it can work either on the channel of fast frequency switching according to a given program

с использованием второго (дробного) ДПКД 12, второго ЧФД 8 и второго ФНЧ 9 или по каналу обычной работы ЦСЧ с использованием третьего (целочисленного) ДПКД 19, третьего ЧФД 15 и третьего ФНЧ 16. Диапазон выходных частот и шаг сетки частот по обоим каналам одинаковый. Различие их в том, что частота сравнения F_cp на опорном входе второго ЧФД 8 в канале быстрого переключения частот формируется с помощью второго ДФКД 7 от первого УГ 5 и выбирается максимально возможной - во много раз больше заданного шага сетки частот (F_cp»F_ш) для получения максимального быстродействия (из-за использования дробного ДПКД). А во втором канале на основе третьего (целочисленного) ДПКД 19 с помощью третьего ДФКД 14 формируется от первого УГ 5 частота сравнения F_cp, не превышающая заданный шаг сетки частот. В этом канале быстродействие значительно меньше, чем в первом канале.using the second (fractional) DPKD 12, the second ChFD 8 and the second low-pass filter 9 or through the channel of normal operation of the DSC using the third (integer) DPKD 19, the third ChFD 15 and the third low-pass filter 16. The range of output frequencies and the frequency grid spacing on both channels is the same . Their difference is that the comparison frequency F _cp at the reference input of the second PSD 8 in the channel of fast switching of frequencies is formed using the second DPCD 7 from the first UG 5 and is selected as high as possible - many times greater than the specified step of the frequency grid (F _cp »F _w ) to obtain maximum performance (due to the use of fractional DPKD). And in the second channel, on the basis of the third (integer) DPKD 19, using the third DFKD 14, the comparison frequency F _cp is formed from the first UG 5, not exceeding the specified frequency grid step. In this channel, the performance is much less than in the first channel.

Частотная модуляция в каждом канале осуществляется по двухточечной схеме, когда модулирующий сигнал поступает от ИМС 10 одновременно через первый УА 13 и третий КЛ 20 на модулирующий вход первого УГ 5 и через второй УА 21 и четвертый КЛ 22 - на модулирующий вход второго УГ 11.Frequency modulation in each channel is carried out according to a two-point scheme, when the modulating signal arrives from the IC 10 simultaneously through the first UA 13 and the third KL 20 to the modulating input of the first UG 5 and through the second UA 21 and the fourth KL 22 to the modulating input of the second UG 11.

Включение первого или второго канала осуществляется с помощью соответствующих ключей: первого КЛ 17 или второго КЛ 18, которые переключаются по управляющим сигналам, поступающим по второй управляющей шине от МК 23.The first or second channel is switched on using the appropriate keys: the first KL 17 or the second KL 18, which are switched by control signals received via the second control bus from MK 23.

Достоинство этого двухкольцевого ЦСЧ состоит в следующем.The advantage of this two-ring TSSCH is as follows.

В двухкольцевом ЦСЧ с последовательным включением колец происходит значительное уменьшение уровня шумов ОКГ в выходном сигнале по сравнению с однокольцевым ЦСЧ. Известно, что в однокольцевом ЦСЧ происходит умножение уровня шумов ОКГ пропорционально коэффициенту деления N в ДПКД. Поясним это на примере. Пусть выходная частота ЦСЧ f_вых=720 МГц и f_окг=10 МГц. Тогда коэффициент умножения опорной частоты в однокольцевом ЦСЧ K₁=720/10=72. Во столько же, т.е. в 72 раза умножаются и шумы ОКГ. В двухкольцевом ЦСЧ с последовательным включением колец In a two-ring DSC with sequential inclusion of rings, there is a significant decrease in the level of noise of the laser in the output signal compared to a single-ring DSC. It is known that in a single-ring CSC, the noise level of the laser is multiplied in proportion to the division coefficient N in the DPKD. Let us illustrate this with an example. Suppose that the output frequency f _O TSSCH = 720 MHz and f = 10 MHz _laser. Then the multiplication factor of the reference frequency in the single-ring CSC K ₁ = 720/10 = 72. In the same amount, i.e. laser noise is multiplied by 72 times. In a two-ring CSC with sequential inclusion of rings

общий коэффициент умножения частоты ОКГ перераспределяется между кольцами К_общ=K₁К₂, где K₁ и К₂ - соответственно коэффициенты умножения первого и второго колец. Если, например, выходная частота первого кольца f_вых1=120 МГц, то K₁=120/10=12, a K₂=720/120=6, т.е. К_общ=12###U14686=72. Значит, во втором кольце умножение частоты опорного сигнала (источником которого является первое кольцо) происходит всего в 6 раз вместо 72, если бы был однокольцевой ЦСЧ. В то же время поскольку первое кольцо работает на одной частоте и является узкополосным, то в нем происходит относительное снижение уровня шумов ОКГ (как бы общий "сброс" уровня шумов ОКГ) с учетом того, что выходная частота первого кольца в 12 раз выше частоты ОКГ. the total coefficient of multiplication of the frequency of the laser is redistributed between the rings K _total = K ₁ K ₂ , where K ₁ and K ₂ are the multiplication factors of the first and second rings, respectively. If, for example, the output frequency of the first ring f _ex1 = 120 MHz, then K ₁ = _120/10 = 12, and K ₂ = 720/120 = 6, i.e. To _total = 12 ### U14686 = 72. So, in the second ring, the frequency of the reference signal (the source of which is the first ring) is multiplied only 6 times instead of 72 if there were a single-ring CSC. At the same time, since the first ring operates at the same frequency and is narrow-band, then there is a relative decrease in the level of noise of the laser (like a general "reset" of the noise level of the laser), taking into account the fact that the output frequency of the first ring is 12 times higher than the frequency of the laser .

Недостаток известного устройства состоит в следующем.A disadvantage of the known device is as follows.

Для получения требуемого в настоящее время предельно высокого быстродействия в ЦСЧ на основе системы ИФАПЧ необходимо иметь не только высокую частоту сравнения на входе ЧФД, которую можно обеспечить только в современных микросхемах с дробным ДПКД (например, микросхемы LMX2364 фирмы National Semiconductor, ADF4252 фирмы Analog Devices и другие), но и широкую полосу пропускания кольца ИФАПЧ. Только одновременное обеспечение широкой полосы петли ИФАПЧ и высокой частоты сравнения дает возможность получить требуемое в настоящее время предельно высокое быстродействие.To obtain the currently required extremely high speed performance in a digital frequency converter based on the IFAP system, it is necessary to have not only a high comparison frequency at the input of the PFD, which can be provided only in modern microcircuits with fractional DPKD (for example, LMX2364 microcircuits from National Semiconductor, ADF4252 from Analog Devices and others), but also the wide passband of the IFAPH ring. Only the simultaneous provision of a wide band IFAPCH loop and a high comparison frequency makes it possible to obtain the currently required extremely high speed.

Но при широкой полосе пропускания кольца ИФАПЧ с дробным ДПКД (ДДПКД) невозможно обеспечить высокую чистоту спектра выходного сигнала, т.к. в ЦСЧ с ДДПКД есть так называемая "помеха дробности" с достаточно низкой частотой даже в современных микросхемах с △Σ компенсатором этих помех. В сущности, для подавления "помех дробности" до требуемых значений необходим почти такой же инерционный петлевой фильтр, как и при использовании обычного целочисленного ДПКД. Это, в свою очередь, значительно уменьшает быстродействие при переключении частот.But with a wide passband of the IFAPCH ring with fractional DPKD (DDKPD), it is impossible to ensure high purity of the output signal spectrum, because in a digital clock circuit with a DDPKD there is a so-called “fractional noise” with a fairly low frequency even in modern microcircuits with a △ Σ compensator for these interference. In fact, to suppress "fragmentation interference" to the required values, almost the same inertial loop filter is needed as with a conventional integer DPKD. This, in turn, significantly reduces performance when switching frequencies.

Для устранения указанного недостатка в устройство, содержащее последовательно соединенные опорный генератор, первый делитель частоты с To eliminate this drawback in a device containing a series-connected reference generator, a first frequency divider with

фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор и второй фильтр нижних частот; последовательно соединенные второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора, при этом выход первого управляемого генератора соединен со входом второго делителя частоты с фиксированным коэффициентом деления, а также микроконтроллер, управляющая шина которого соединена с управляющими входами второго делителя частоты с фиксированным коэффициентом деления, второго частотно-фазового детектора, первого и второго делителей частоты с переменным коэффициентом деления, в него введены последовательно соединенные фильтр верхних частот, инвертирующий усилитель и интегратор, а также буферный усилитель, вход которого соединен с выходом второго управляемого генератора; выход второго фильтра нижних частот соединен со входом второго управляемого генератора и входом фильтра верхних частот; последовательно соединенные квадратурный модулятор и выходной усилитель, выход которого является выходом устройства, причем квадратурный модулятор состоит: из фазовращателя на 90°, синфазный выход которого через первый вход первого балансного модулятора соединен с первым входом сумматора, а квадратурный выход фазовращателя на 90° через первый вход второго балансного модулятора соединен со вторым входом сумматора, выход которого через внутренний усилитель квадратурного модулятора соединен со входом выходного усилителя устройства. При этом на второй вход первого балансного модулятора поступает единичное опорное напряжение, а второй вход второго балансного модулятора соединен с выходом интегратора, вход фазовращателя a fixed division ratio, a first frequency-phase detector, a first low-pass filter, a first controlled oscillator and a first frequency divider with a variable division ratio, the output of which is connected to the second input of the first frequency-phase detector; a second frequency divider with a fixed division coefficient, a second frequency-phase detector and a second low-pass filter connected in series; the second controlled oscillator and the second frequency divider with a variable division ratio, the output of which is connected to the second input of the second frequency-phase detector, connected in series, the output of the first controlled generator connected to the input of the second frequency divider with a fixed division coefficient, as well as a microcontroller, the control bus of which connected to the control inputs of the second frequency divider with a fixed division ratio, the second frequency-phase detector, the first and second delhi firs variable frequency dividing ratio, it administered serially connected high-pass filter, an inverting amplifier and integrator, and a buffer amplifier having an input connected to the output of the second controlled oscillator; the output of the second low-pass filter is connected to the input of the second controlled generator and the input of the high-pass filter; connected in series with a quadrature modulator and an output amplifier, the output of which is the output of the device, and the quadrature modulator consists of: a 90 ° phase shifter, whose common mode output is connected to the first input of the adder through the first input of the first balanced modulator, and a 90 ° phase shifter quadrature output through the first input the second balanced modulator is connected to the second input of the adder, the output of which through the internal amplifier of the quadrature modulator is connected to the input of the output amplifier of the device. In this case, the unit voltage is supplied to the second input of the first balanced modulator, and the second input of the second balanced modulator is connected to the integrator output, the input of the phase shifter

на 90°, являющийся входом квадратурного модулятор, соединен с выходом буферного усилителя.at 90 °, which is the input of the quadrature modulator, connected to the output of the buffer amplifier.

Блок-схема предлагаемого устройства приведена на фиг.2, где введены следующие обозначения:The block diagram of the proposed device is shown in figure 2, where the following notation is introduced:

1 - опорный генератор (ОГ);1 - reference generator (OG);

2, 7 - первый и второй делители частоты с фиксированным коэффициентом деления (ДФКД);2, 7 - the first and second frequency dividers with a fixed division ratio (DPCD);

3, 8 - первый и второй частотно-фазовый детектор (ЧФД);3, 8 - the first and second frequency-phase detector (ChFD);

4, 9 - первый и второй фильтр нижних частот (ФНЧ);4, 9 - the first and second low-pass filter (low-pass filter);

5, 11 - первый и второй управляемый генератор (УГ);5, 11 - the first and second controlled generator (UG);

6, 12 - первый и второй делитель частоты с переменным коэффициентом деления (ДПКД);6, 12 - the first and second frequency divider with a variable division ratio (DPKD);

23 - микроконтроллер (МК);23 - microcontroller (MK);

24 - фильтр верхних частот (ФВЧ);24 - high-pass filter (HPF);

25 - инвертирующий усилитель (ИНВ УС);25 - inverting amplifier (INV US);

26 - интегратор (ИНТ);26 - integrator (INT);

27 - буферный усилитель (БУ);27 - buffer amplifier (BU);

28 - квадратурный модулятор (КМ);28 - quadrature modulator (KM);

29 - выходной усилитель устройства (ВЫХ УС);29 - the output amplifier of the device (OUT US);

30 - фазовращатель на 90° (ФВ);30 - phase shifter 90 ° (PV);

31 - первый балансный модулятор (БМ1);31 - the first balanced modulator (BM1);

32 - второй балансный модулятор (БМ2);32 - second balanced modulator (BM2);

33 - сумматор (СУМ);33 - adder (SUM);

34 - внутренний усилитель квадратурного устройства (УС КМ);34 - internal amplifier quadrature device (US KM);

Предлагаемое устройство содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8 и второй ФНЧ 9; последовательно соединенные второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8, при этом выход первого The proposed device contains a series-connected reference generator OG 1, the first DPCD 2, the first ChFD 3, the first low-pass filter 4, the first UG 5 and the first DPKD 6, the output of which is connected to the second input of the first ChFD 3; connected in series to the second DPCD 7, the second ChFD 8 and the second low-pass filter 9; connected in series to the second UG 11 and the second DPKD 12, the output of which is connected to the second input of the second PSD 8, while the output of the first

УГ5 соединен со входом второго ДФКД7, а также микроконтроллер МК23, управляющая шина которого соединена с управляющими входами второго ДФКД7, второго ЧФД8, первого ДПКД6 и второго ДПКД12; последовательно соединенные ФВЧ 24, инвертирующий усилитель ИНВ УС 25 и интегратор ИНТ 26; а также буферный усилитель БУ27, вход которого соединен с выходом второго УГ11 и входом второго ДПКД12; последовательно соединенные квадратурный модулятор КМ28 и выходной усилитель устройства ВЫХ. УС 29, выход которого является выходом устройства, причем КМ8 состоит: из ФВ30, синфазный выход которого через первый вход первого БМ31 соединен с - первым входом СУМ33, а квадратурный выход ФВ30 через первый вход второго БМ32 соединен со вторым входом СУМ33, выход которого через внутренний усилитель ВН УС 34 квадратурного модулятора соединен со входом выходного усилителя устройства ВЫХ УС 29. При этом на второй вход первого БМ31 поступает так называемое единичное опорное напряжение "+1" (обычно равное половине напряжения питания всего КМ28), а второй вход второго БМ32 соединен с выходом ИНТ26 и вход ФВ30, который является входом КМ28, соединен с выходом БУ27.UG5 is connected to the input of the second DFKD7, as well as the MK23 microcontroller, the control bus of which is connected to the control inputs of the second DFKD7, second ChFD8, the first DPKD6 and the second DPKD12; a series-connected high-pass filter 24, an inverting amplifier INV INV US 25 and an integrator INT 26; as well as a buffer amplifier BU27, the input of which is connected to the output of the second UG11 and the input of the second DPKD12; the KM28 quadrature modulator and the output amplifier of the EXIT device are connected in series. US 29, the output of which is the output of the device, and KM8 consists of: ФВ30, the common-mode output of which through the first input of the first BM31 is connected to the first input of SUM33, and the quadrature output FV30 through the first input of the second BM32 is connected to the second input of SUM33, the output of which is via internal the VN US amplifier 34 of the quadrature modulator is connected to the input of the output amplifier of the OUTPOS device 29. In this case, the so-called unit reference voltage "+1" (usually equal to half the supply voltage of the entire KM28) is supplied to the second input of the first BM31; One of the second BM32 is connected to the output of INT26 and the input of ФВ30, which is the input of КМ28, is connected to the output of БУ27.

Предлагаемое устройство работает следующим образом.The proposed device operates as follows.

В ЦСЧ функционируют два последовательно соединенных кольца ИФАПЧ и схема автокомпенсации побочных составляющих выходного сигнала.In the DSC, two IFAPCH rings are connected in series and an auto-compensation scheme for the side components of the output signal.

Первое кольцо ИФАПЧ узкополосное, работает на одной фиксированной частоте и выполнено на основе последовательно соединенных первого УГ5, первого ДПКД6, первого ЧФД3 и первого ФНЧ 4, выход которого соединен с управляющим входом УТ5. На опорный вход первого ЧФДЗ поступает от ОГ1 через первый ДФКД2 опорный импульсный сигнал с достаточно высокой частотой сравнения, что при узкой полосе пропускания кольца позволяет осуществить значительное подавление помех, кратных частоте сравнения в управляющем сигнале, поступающем с выхода первого ФНЧ 4 на управляющий вход УГ5, и получить на его выходе спектрально чистый сигнал, который является опорным для второго кольца ИФАПЧ.The first IFAPCH ring is narrow-band, operates at one fixed frequency and is based on the series-connected first UG5, the first DPKD6, the first ChFD3 and the first low-pass filter 4, the output of which is connected to the control input of UT5. The reference input signal of the first ChFDZ receives from OG1 through the first DFKD2 a reference pulse signal with a sufficiently high comparison frequency, which, with a narrow passband of the ring, allows significant suppression of interference multiples of the comparison frequency in the control signal from the output of the first low-pass filter 4 to the control input of UG5, and get at its output a spectrally pure signal, which is the reference for the second IFAPH ring.

Второе кольцо ИФАПЧ на основе последовательно соединенных второго УГ11, второго ДПКД12, второго ЧФД8, второго ФНЧ9, выход которого соединен с управляющим входом УГ11 является быстродействующим, может работать в диапазоне очень высоких частот. На опорный вход второго ЧФД8 поступает с выхода первого УГ5 через второй ДФКД7 достаточно чистый сигнал со сравнительно высокой частотой сравнения (при работе с дробным ДПКД). Тем самым происходит уменьшение коэффициента умножения во втором кольце и соответствующее снижение уровня шумов на выходе синтезатора.The second IFAPCH ring, based on the second UG11, the second DPKD12, the second ChFD8, the second low-pass filter 9, connected in series with the control input of the UG11, is fast-acting and can operate in the very high frequency range. A sufficiently clean signal with a relatively high comparison frequency (when working with fractional DPKD) is supplied to the reference input of the second ChFD8 from the output of the first UG5 through the second DFKD7. Thus, a decrease in the multiplication coefficient in the second ring and a corresponding decrease in the noise level at the output of the synthesizer.

В синтезаторе второй УГ11 промодулирован по частоте управляющим напряжением с выхода второго ФНЧ9, в котором есть составляющие от "помехи дробности", т.е. имеется паразитная частотная модуляция (ПЧМ), а значит паразитная фаза сигнала меняется по закону интеграла от этой частоты. Для значительного ослабления возникшей ПЧМ сигнала УГ11 управляющее напряжение с выхода ФНЧ9 поступает через ФВЧ24 (т.е. разделительный конденсатор, не пропускающий постоянную составляющую управляющего напряжения), инвертирующий усилитель ИНВ УС25 (для формирования противофазного компенсирующего сигнала) и интегратор 26 на второй вход второго БМ32, а на первый вход второго БМ32 поступает высокочастотный (ВЧ) сигнал с квадратурного выхода фазовращателя ФВ30, сдвинутый на 90° относительно сигнала с выхода УГ11. На вход ФВ30 через БУ27 поступает ВЧ сигнал с выхода УГ11. При этом на выходе второго БМ32 формируется квадратурный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на второй вход сумматора СУМ33. На первый вход первого БМ3 1 поступает синфазный сигнал с синфазного выхода ФВ30, а на второй вход первого БМ31 подается так называемое единичное опорное напряжение, равное половине напряжения питания. При этом на выходе первого БМ31 формируется синфазный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на первый вход сумматора СУМ33.In the synthesizer, the second UG11 is frequency-modulated by the control voltage from the output of the second low-pass filter 9, in which there are components from the “fragmentation noise”, i.e. There is spurious frequency modulation (FFM), which means that the spurious phase of the signal changes according to the law of the integral of this frequency. To significantly attenuate the arising IFM signal of UG11, the control voltage from the output of the low-pass filter 9 is fed through the high-pass filter 24 (i.e., an isolation capacitor that does not pass the constant component of the control voltage), an INV25 US25 inverting amplifier (for generating an antiphase compensating signal), and an integrator 26 to the second input of the second BM32 and the first input of the second BM32 receives a high-frequency (HF) signal from the quadrature output of the phase shifter ФВ30, shifted by 90 ° relative to the signal from the output of УГ11. At the input of FV30 through BU27, the RF signal from the output of UG11 is received. At the same time, at the output of the second BM32, a quadrature balanced-modulated signal with spurious phase modulation (FM) is generated, which is fed to the second input of the SUM33 adder. The first input of the first BM3 1 receives an in-phase signal from the in-phase output of FV30, and the so-called unit reference voltage equal to half the supply voltage is supplied to the second input of the first BM31. At the same time, an in-phase balanced-modulated signal with spurious phase modulation (FM) is generated at the output of the first BM31, which is fed to the first input of the SUM33 adder.

В результате квадратурного сложения сигналов, поступающих на первый и второй входы СУМ33 соответственно с выходов БМ31 и БМ32, на выходе сумматора СУМ33 формируется ВЧ сигнал со значительно ослабленной паразитной ФМ, т.е. имеет место существенное подавление побочных составляющих выходного сигнала ЦСЧ. С выхода СУМ33 этот ВЧ сигнал со значительно подавленной ПЧМ поступает на вход внутреннего усилителя ВН УС34 в квадратурном модуляторе КМ28. Усиленный ВЧ сигнал с выхода ВН УС34, являющегося одновременно выходом КМ28, поступает на вход выходного усилителя предлагаемого устройства ВЫХ УС29, где усиливается до заданного уровня и поступает на выход устройства.As a result of quadrature addition of the signals arriving at the first and second inputs of the SUM33, respectively, from the outputs of the BM31 and BM32, an RF signal with a significantly attenuated stray FM is generated at the output of the SUM33 adder. there is a significant suppression of the side components of the output signal CSCH. From the SUM33 output, this RF signal with a significantly suppressed IFM is fed to the input of the VN US34 internal amplifier in the KM28 quadrature modulator. The amplified RF signal from the output of the VN US34, which is also the output of KM28, is fed to the input of the output amplifier of the proposed device OX US29, where it is amplified to a predetermined level and is output to the device.

Управляющая шина от МК 23 представляет собой стандартный трехпроводный интерфейс, где по трем проводам поступают в последовательном двоичном коде импульсные сигналы: 1) тактовые импульсы; 2) информационный сигнал; 3) импульс разрешения записи передаваемой информации в один из блоков синтезатора.The control bus from MK 23 is a standard three-wire interface, where the pulse signals are transmitted through the three-wire binary code: 1) clock pulses; 2) information signal; 3) a pulse of permission to record the transmitted information in one of the synthesizer blocks.

По управляющей шине от МК 23 сигналы управления в последовательном двоичном коде поступают на первый ДПКД 6, второй ДПКД 12, второй ЧФД 8 и второй ДФКД 7 для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК23 меняется режим работы второго ЧФД 8 по току: в переходном режиме ток с выхода ЧФД 8 большой, а значит полоса пропускания кольца ИФАПЧ и быстродействие большое, в режиме синхронизма ток с выхода ЧФД8 мал и полоса пропускания кольца уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.On the control bus from MK 23, the control signals in serial binary code are fed to the first DPKD 6, the second DPKD 12, the second PSD 8 and the second DPKD 7 for their inclusion in the operating state for a given frequency and mode. According to the control signals from MK23, the operating mode of the second ChFD 8 in current changes: in the transition mode, the current from the output of the ChFD 8 is large, which means that the passband of the IFAPH ring and the speed is large, in synchronism mode, the current from the output of the ChFD8 is small and the passband of the ring decreases to necessary to ensure the required suppression of side components in the spectrum of the output signal CSCH.

Характерным отличием предлагаемого устройства является то, что в ранее известных ЦСЧ уменьшение уровня «помехи дробности» и других побочных составляющих так или иначе было связано с увеличением инерционности петлевого ФНЧ и соответствующим снижением быстродействия синтезатора. В предлагаемом двухкольцевом ЦСЧ вместе с другими вводимыми блоками и в связи с ними используется безинерционный квадратурный модулятор, A characteristic difference of the proposed device is that in the previously known CSC, a decrease in the level of “interference of fragmentation” and other side components was somehow connected with an increase in the inertia of the loop low-pass filter and a corresponding decrease in the speed of the synthesizer. In the proposed two-ring DSC, together with other input units and in connection with them, an inertial-free quadrature modulator is used,

обязательно выполненный в виде соответствующей микросхемы (например, микросхема НРМХ-2005 фирмы Agilent Technologies, микросхема U2790B фирмы Atmel и другие). На фиг.2 использование квадратурного модулятора в виде микросхемы выражается тем, что блок КМ28 выделен пунктирной рамкой. В микросхемах квадратурного модулятора с высокой точностью поддерживается на выходе фазовращателя ФВ сдвиг на 90° между синфазной и квадратурной составляющей входного ВЧ сигнала в широком диапазоне частот и в них нет реактивных элементов, т.е. в данном случае микросхемы КМ являются безинерционными. В предлагаемом устройстве можно даже увеличить быстродействие путем уменьшения инерционности петлевого ФНЧ и это не приведет к увеличению уровня побочных составляющих. Проведенные экспериментальные исследования подтвердили этот вывод.necessarily made in the form of an appropriate microcircuit (for example, an HPMX-2005 microcircuit from Agilent Technologies, a U2790B microcircuit from Atmel and others). In Fig.2, the use of a quadrature modulator in the form of a microcircuit is expressed in that the KM28 block is highlighted with a dotted frame. In microcircuits of the quadrature modulator, a 90 ° shift between the in-phase and quadrature components of the input RF signal is maintained with high accuracy at the output of the phase shifter in a wide frequency range and there are no reactive elements, i.e. in this case, the KM chips are inertia-free. In the proposed device, you can even increase the speed by reducing the inertia of the loop low-pass filter and this will not lead to an increase in the level of side components. Experimental studies have confirmed this conclusion.

Возможность осуществления предлагаемого устройства определяется тем, что вводимые блоки типовые и могут быть выполнены на широко известных микросхемах. Цифровая часть синтезаторов выполняется на микросхемах ЦСЧ с ИФАПЧ разных фирм. При этом в одной микросхеме могут быть один или два независимых ЦСЧ с целочисленным ДПКД (Integer-N) или с дробным (Fractional-N). Например, микросхемы LMX2364, LMX 2470 фирмы National Semiconductor представляют собой двойной синтезатор с двумя раздельными контурами регулирования: один с дробным ДПКД (ДДПКД), другой - с обычным. Аналогично этому микросхема ADF4252 фирмы Analog Devices и другие. Схема инвертирующего усилителя построена на основе последовательно соединенных малошумящего операционного усилителя на микросхеме OP27GS фирмы Analog Devices и операционного усилителя AD822AR фирмы Analog Devices. Интегратор также выполнен на операционном усилителе AD822AR фирмы Analog Devices. Буферный усилитель и выходной усилитель выполнены по схеме усилителя с общим эмиттером на транзисторах типа BFR520 фирмы Philips. Особенностью схемы этого усилителя является использование широкополосного согласующего трансформатора на его выходе, так называемого трансформатора на линиях, The feasibility of the proposed device is determined by the fact that the input units are typical and can be performed on widely known microcircuits. The digital part of the synthesizers is performed on DSC chips with IFAPCH of different companies. Moreover, in one chip there can be one or two independent DSCs with integer DPKD (Integer-N) or with fractional (Fractional-N). For example, National Semiconductor's LMX2364, LMX 2470 microcircuits are a dual synthesizer with two separate control loops: one with a fractional DPKD (DDPKD), the other with a conventional one. Similarly, the ADF4252 chip from Analog Devices and others. The inverting amplifier circuit is constructed on the basis of a low-noise operational amplifier connected in series on an OP27GS chip from Analog Devices and an AD822AR operational amplifier from Analog Devices. The integrator is also made on the AD822AR operational amplifier from Analog Devices. The buffer amplifier and output amplifier are made according to the amplifier circuit with a common emitter on transistors such as Philips BFR520. A feature of the circuit of this amplifier is the use of a broadband matching transformer at its output, the so-called transformer on the lines,

т.е. трансформатора с электромагнитной связью между обмотками, образованными отрезками длинных линий, что позволяет работать в широком диапазоне высоких частот. В качестве квадратурного модулятора используется микросхема U2790B фирмы ATMEL.those. transformer with electromagnetic coupling between the windings formed by segments of long lines, which allows you to work in a wide range of high frequencies. As a quadrature modulator, the ATMEL chip U2790B is used.

Таким образом, в предложенном ЦСЧ на основе двух последовательно соединенных колец ИФАПЧ (так называемое тандемное включение) и схемы автокомпенсации дискретных побочных составляющих на основе квадратурного модулятора имеется возможность значительно повысить чистоту спектра выходного сигнала по шумовым и дискретным составляющим при сохранении или даже улучшении быстродействия при переключении с одной частоты на другую.Thus, in the proposed DSS based on two IFAPH rings in series (the so-called tandem inclusion) and a self-compensation scheme for discrete side components based on a quadrature modulator, it is possible to significantly increase the purity of the output signal spectrum by noise and discrete components while maintaining or even improving switching performance from one frequency to another.

Claims

A digital frequency synthesizer comprising a reference oscillator connected in series, a first frequency divider with a fixed division ratio, a first frequency-phase detector, a first low-pass filter, a first controlled oscillator and a first variable frequency divider, the output of which is connected to the second input of the first frequency a phase detector, a second frequency divider with a fixed division ratio, a second frequency-phase detector and a second low-pass filter, connected in series the second controlled oscillator and the second frequency divider with a variable division ratio, the output of which is connected to the second input of the second frequency-phase detector, connected in series, the output of the first controlled generator connected to the input of the second frequency divider with a fixed division coefficient, as well as a microcontroller, the control bus of which connected to the control inputs of the second frequency divider with a fixed division ratio, the second frequency-phase detector, the first and second delhi frequency dividers with a variable division coefficient, characterized in that a high-pass filter, an inverting amplifier and an integrator, as well as a buffer amplifier, the input of which is connected to the output of the second controlled generator, are introduced in series; the output of the second low-pass filter is connected to the input of the second controlled generator and to the input of the high-pass filter, a quadrature modulator and an output amplifier connected in series, the output of which is the output of the device, the quadrature modulator consisting of a 90 ° phase shifter, whose common mode output is through the first input of the first balanced the modulator is connected to the first input of the adder, and the quadrature output of the phase shifter 90 ° through the first input of the second balanced modulator is connected to the second input of the adder, the output of which through the internal amplifier of the quadrature modulator is connected to the input of the output amplifier of the device, while the second input of the first balanced modulator receives a single reference voltage, and the second input of the second balanced modulator is connected to the output of the integrator and the input of the phase shifter by 90 °, which is the input of the quadrature modulator, is connected with the output of a buffer amplifier.