RU83883U1

RU83883U1 - DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION

Info

Publication number: RU83883U1
Application number: RU2009102482/22U
Authority: RU
Inventors: Иван Петрович Усачев; Виталий Владимирович Стецура; Елена Ивановна Стецура
Original assignee: Открытое акционерное общество "Концерн "Созвездие"
Priority date: 2009-01-26
Filing date: 2009-01-26
Publication date: 2009-06-20

Abstract

Цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора; при этом выход первого управляемого генератора соединен со входом второго делителя частоты с фиксированным коэффициентом деления, а также микроконтроллер, управляющая шина которого соединена с управляющими входами второго делителя частоты с фиксированным коэффициентом деления, второго частотно-фазового детектора, первого и второго делителей частоты с переменным коэффициентом деления; последовательно соединенные буферный усилитель, квадратурный модулятор и выходной усилитель устройства, который является выходом устройства, а вход буферного устройства соединен с выходом второго управляемого генератора и входом второго делителя частоты с переменным коэффициентом деления, причем квадратурный модулятор состоит: из фазовращателя на 90°, синфазный выход которого через первый вход первого балансного модулятора соединен с первым входом сумматора, а квадратурный выход фазовраща�A frequency-modulated digital frequency synthesizer comprising a reference oscillator connected in series, a first frequency divider with a fixed division ratio, a first frequency-phase detector, a first low-pass filter, a first controlled oscillator and a first variable frequency division divider, the output of which is connected to the second input the first frequency-phase detector; in series connected a second frequency divider with a fixed division ratio, a second frequency-phase detector, a second low-pass filter, a second controlled oscillator and a second frequency divider with a variable division ratio, the output of which is connected to the second input of the second frequency-phase detector; the output of the first controlled generator is connected to the input of the second frequency divider with a fixed division coefficient, as well as a microcontroller, the control bus of which is connected to the control inputs of the second frequency divider with a fixed division coefficient, the second frequency-phase detector, the first and second frequency dividers with a variable coefficient divisions; a series-connected buffer amplifier, a quadrature modulator and an output amplifier of the device, which is the output of the device, and the input of the buffer device is connected to the output of the second controlled generator and the input of the second frequency divider with a variable division coefficient, and the quadrature modulator consists of: 90 ° phase shifter, in-phase output which through the first input of the first balanced modulator is connected to the first input of the adder, and the quadrature output of the phase rotation

Description

Полезная модель относится к радиотехнике и может использоваться в качестве возбудителя передатчика с частотной модуляцией и гетеродина приемника без подачи модулирующего сигнала.The utility model relates to radio engineering and can be used as the exciter of a transmitter with frequency modulation and a local oscillator of the receiver without supplying a modulating signal.

Известен цифровой синтезатор частот (ЦСЧ) с частотной модуляцией (ЧМ), построенный по однокольцевой схеме импульсно-фазовой автоподстройки частоты (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи, в котором для получения частотно-модулированного сигнала на выходе синтезатора используется двухточечный способ введения ЧМ, когда модулирующий информационный сигнал поступает на модулирующий вход управляемого генератора (УГ) и через инвертор и интегратор - на модулирующий вход фазового модулятора, включенного между выходом ДПКД и входом частотно-фазового детектора (см. а.с. СССР №1774465, МКИ 8 Н03С 3/10, Н03L 7/18, 1992 г.).Known digital frequency synthesizer (DSC) with frequency modulation (FM), built on a single-ring pulse-phase-locked loop (IFAP) with a frequency divider with a variable division ratio (DPC) in the feedback circuit, in which to obtain a frequency-modulated signal on the synthesizer output uses a two-point FM input method, when the modulating information signal is fed to the modulating input of a controlled generator (UG) and through the inverter and integrator to the modulating input of the phase modulator, connected between the output of the DPKD and the input of the frequency-phase detector (see AS USSR No. 1774465, MKI 8 Н03С 3/10, Н03L 7/18, 1992).

Достоинством такого способа введения ЧМ является возможность получения сравнительно равномерной амплитудно-частотной модуляционной характеристики (АЧМХ) в широком диапазоне модулирующих частот.The advantage of this method of introducing FM is the possibility of obtaining a relatively uniform amplitude-frequency modulation characteristic (AFC) in a wide range of modulating frequencies.

Недостаток известного ЦСЧ в том, что для стабилизации уровня девиации ЧМ сигнала используется дополнительный контур автоподстройки, который может ухудшать быстродействие при переключении частот особенно в синтезаторах с очень высоким быстродействием (например, с применением микросхем с дробным ДПКД).The disadvantage of the known DSC is that to stabilize the level of deviation of the FM signal, an additional auto-tuning loop is used, which can degrade the performance when switching frequencies, especially in synthesizers with very high speed (for example, using microcircuits with fractional DPCD).

Второй недостаток этого ЦСЧ состоит в следующем.The second drawback of this CSS is the following.

В однокольцевом ЦСЧ весьма жесткие современные требования одновременно к динамическим, спектральным и модуляционным характеристикам в большинстве случаев бывает невозможно выполнить, так как они являются взаимно противоречивыми.In a single-ring CSC, very stringent modern requirements at the same time for dynamic, spectral, and modulation characteristics can in most cases be impossible to fulfill, since they are mutually contradictory.

Известно, что система ИФАПЧ ЦСЧ представляет собой фильтр нижних частот по отношению к шумам опорной частоты и фильтр верхних частот по отношению к шумам УГ. Если необходимо подавить шумы колебания опорной частоты до требуемых значений, надо использовать узкополосную петлю ИФАПЧ. Но в этом случае не будут выполняться требования по быстродействию и не компенсируются собственные шумы УГ, для чего нужна широкополосная петля ИФАПЧ.It is known that the IFAPC TSSCH system is a low-pass filter with respect to the noise of the reference frequency and a high-pass filter with respect to the noise of the UH. If it is necessary to suppress the noise of the oscillation of the reference frequency to the required values, it is necessary to use the narrow-band loop of the PLL. But in this case, the performance requirements will not be met and the own noise of the UG will not be compensated, which requires the IFAPCH wideband loop.

С другой стороны, если спроектировать однокольцевой ЦСЧ со сравнительно широкой полосой частот, что и требуется для быстродействующего синтезатора, тогда шумы опорного генератора после повышения частоты путем умножения пропорционально коэффициенту деления N в ДПКД до выходной частоты будут определять основные шумы на выходе синтезатора. Таким образом, в однокольцевом ЦСЧ практически невозможно одновременно получить высокое быстродействие и чистый спектр выходного сигнала. К тому же и введение частотной модуляции в однокольцевой ЦСЧ приводит к дополнительным противоречиям между динамическими, спектральными и модуляционными характеристиками.On the other hand, if you design a single-ring DSC with a relatively wide frequency band, which is required for a high-speed synthesizer, then the noise of the reference oscillator after increasing the frequency by multiplying in proportion to the division coefficient N in the DPCD to the output frequency will determine the main noise at the output of the synthesizer. Thus, in a single-ring CSC, it is almost impossible to simultaneously obtain high speed and a clean spectrum of the output signal. In addition, the introduction of frequency modulation in a single-ring CSC leads to additional contradictions between the dynamic, spectral, and modulation characteristics.

Известен также ЦСЧ с ЧМ, построенный по двухкольцевой схеме ИФАПЧ с последовательным включением двух колец (см. патент на полезную модель №56747 от 17.04.2006 года), в котором функции частотообразования и модуляции разделены между первым и вторым кольцами ИФАПЧ, что несколько уменьшает известные противоречия. Двухточечная модуляция осуществляется по модулирующим входам УГ в первом и втором кольцах. Первое кольцо работает на одной фиксированной частоте, которая является опорной для второго кольца. Во втором кольце ИФАПЧ осуществляется широкодиапазонная перестройка частот и частотная модуляция при высоком быстродействии. В этом ЦСЧ с ЧМ при введении модулирующего сигнала по модулирующим входам двух отдельных УГ (по УГ в первом кольце и по УГ во втором кольце) происходит некоторое взаимовыравнивание в результирующей АЧМХ на одной несущей частоте.There is also a known DSC with FM, built according to the double-ring IFAPC scheme with the sequential inclusion of two rings (see patent for utility model No. 56747 dated 04/17/2006), in which the functions of frequency generation and modulation are divided between the first and second rings of the IFAP, which somewhat reduces the known contradictions. Two-point modulation is carried out on the modulating inputs of the UG in the first and second rings. The first ring operates at one fixed frequency, which is the reference for the second ring. In the second IFAPCH ring, a wide-range frequency tuning and frequency modulation are carried out at high speed. In this DSP with FM, when a modulating signal is introduced through the modulating inputs of two separate UGs (along the UGs in the first ring and along the UGs in the second ring), some alignment occurs in the resulting frequency response at the same carrier frequency.

Однако получить ровную АЧМХ в широком диапазоне модулирующих и несущих частот на выходе этого ЦСЧ с ЧМ весьма трудно, так как второе кольцо перестраивается в широком диапазоне несущих частот и должно быть быстродействующим. Для быстродействующего кольца ИФАПЧ обычно имеет место некоторый выброс в АЧМХ в районе частоты среза петлевого фильтра нижних частот (ФНЧ). Если даже сделать очень пологую АЧМХ на одной несущей частоте (и этим ухудшить быстродействие), то на разных несущих частотах в широкодиапазонном ЦСЧ все равно будут значительные неровности характеристики, что в ряде случаев не позволяет уложиться в заданные требования по отклонению АЧМХ.However, it is very difficult to obtain a flat frequency response in a wide range of modulating and carrier frequencies at the output of this DSC with FM, since the second ring is tunable in a wide range of carrier frequencies and must be fast-acting. For a high-speed IFAPH ring, there is usually some surge in the frequency response in the region of the cut-off frequency of the low-pass loop filter (low-pass filter). Even if we make a very gentle AFMX on one carrier frequency (and this worsen performance), then at different carrier frequencies in a wide-range DSC, there will still be significant characteristics irregularities, which in some cases does not allow meeting the specified requirements for the frequency response deviation.

Наиболее близким по технической сущности к предлагаемому является двухкольцевой ЦСЧ (см. патент на полезную модель №70059 от 13. 08. 2007 года), который принят за прототип.The closest in technical essence to the proposed one is a two-ring TSSCh (see patent for utility model No. 70059 from 13. 08. 2007), which is adopted as a prototype.

Блок-схема устройства-прототипа представлена на фиг.1, где введены следующие обозначения:The block diagram of the prototype device is presented in figure 1, where the following notation is introduced:

1 - опорный генератор (ОГ);1 - reference generator (OG);

2 и 7 - первый и второй делители частоты с фиксированным коэффициентом деления (ДФКД);2 and 7 - the first and second frequency dividers with a fixed division ratio (DPCD);

3 и 8 - первый и второй частотно-фазовый детекторы (ЧФД);3 and 8 - the first and second frequency-phase detectors (ChFD);

4 и 9 - первый и второй фильтры нижних частот (ФНЧ);4 and 9 - the first and second low-pass filters (low-pass filters);

5 и 11 - первый и второй управляемые генераторы (УГ);5 and 11 - the first and second controlled generators (UG);

6 и 12 - первый и второй делители частоты с переменным коэффициентом деления (ДПКД);6 and 12 - the first and second frequency dividers with a variable division ratio (DPKD);

23 - микроконтроллер (МК);23 - microcontroller (MK);

24 - фильтр верхних частот (ФВЧ);24 - high-pass filter (HPF);

25 - инвертирующий усилитель (ИНВ УС);25 - inverting amplifier (INV US);

26 - интегратор (ИНТ);26 - integrator (INT);

27 - буферный усилитель (БУ);27 - buffer amplifier (BU);

28 - квадратурный модулятор (КМ);28 - quadrature modulator (KM);

29 - выходной усилитель устройства (Вых. Ус);29 - the output amplifier of the device (Out. Us);

30 - фазовращатель на 90° (ФВ);30 - phase shifter 90 ° (PV);

31 - первый балансный модулятор (БМ1);31 - the first balanced modulator (BM1);

32 - второй балансный модулятор (БМ2);32 - second balanced modulator (BM2);

33 - сумматор (СУМ);33 - adder (SUM);

34 - внутренний усилитель квадратурного устройства (Вн. Ус.).34 - internal amplifier quadrature device (Ext. Us.).

Устройство-прототип содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8, при этом выход первого УГ 5 соединен со входом второго ДФКД 7, а также микроконтроллер МК23, управляющая шина которого соединена с управляющими входами второго ДФКД 7, второго ЧФД 8, первого ДПКД 6 и второго ДПКД 12; последовательно соединенные ФВЧ 24, инвертирующий усилитель ИНВ УС 25 и интегратор ИНТ 26, при этом вход ФВЧ 24 соединен с выходом второго ФНЧ 9; последовательно соединенные буферный усилитель БУ 27, квадратурный модулятор КМ 28 и выходной усилитель устройства Вых. Ус.29, выход которого является выходом устройства, причем КМ 28 состоит: из ФВ 30, синфазный выход которого через первый вход первого БМ 31 соединен с первым входом СУМ 33, а квадратурный выход ФВ 30 через первый вход второго БМ 32 соединен со вторым входом СУМ 33, выход которого через внутренний усилитель Вн. Ус.34 квадратурного модулятора КМ 28 соединен со входом выходного усилителя устройства Вых. Ус.29, а вход БУ 27 соединен с выходом второго УГ 11 и входом ДПКД 12. При этом на второй вход первого БМ 31 поступает так называемое единичное опорное напряжение "+1" (обычно равное половине напряжения питания всего КМ 28), второй вход второго БМ 32 соединен с выходом ИНТ 26, а вход ФВ 30, который является входом КМ 28, соединен с выходом БУ 27.The prototype device contains a series-connected reference generator OG 1, the first DPCD 2, the first ChFD 3, the first low-pass filter 4, the first UG 5 and the first DPKD 6, the output of which is connected to the second input of the first ChFD 3; the second DPCD 7, the second ChFD 8, the second low-pass filter 9, the second UG 11 and the second DPKD 12, the output of which is connected to the second input of the second ChFD 8, the output of the first UG 5 is connected to the input of the second DFKD 7, as well as the MK23 microcontroller, the control bus which is connected to the control inputs of the second DFKD 7, the second ChFD 8, the first DPKD 6 and the second DPKD 12; a series-connected high-pass filter 24, an inverting amplifier INV INV 25 and an integrator INT 26, while the input of the high-pass filter 24 is connected to the output of the second low-pass filter 9; series-connected buffer amplifier BU 27, a quadrature modulator KM 28 and the output amplifier of the output device. US.29, the output of which is the output of the device, and KM 28 consists of PV 30, the common-mode output of which through the first input of the first BM 31 is connected to the first input of the SUM 33, and the quadrature output of the PV 30 through the first input of the second BM 32 is connected to the second input SUM 33, the output of which is through the internal amplifier Ext. Us.34 quadrature modulator KM 28 is connected to the input of the output amplifier of the device Output. Us.29, and the input of the BU 27 is connected to the output of the second UG 11 and the input of the DPKD 12. At the same time, the so-called unit reference voltage "+1" (usually equal to half the supply voltage of the entire KM 28) is supplied to the second input of the first BM 31 the second BM 32 is connected to the output of the INT 26, and the input of the PV 30, which is the input of the KM 28, is connected to the output of the BU 27.

Устройство-прототип работает следующим образом.The prototype device operates as follows.

В ЦСЧ функционируют два последовательно соединенных кольца ИФАПЧ и схема автокомпенсации побочных составляющих выходного сигнала.In the DSC, two IFAPCH rings are connected in series and an auto-compensation scheme for the side components of the output signal.

Первое кольцо ИФАПЧ узкополосное, работает на одной фиксированной частоте и выполнено на основе последовательно соединенных первого УГ 5, первого ДПКД 6, первого ЧФД 3 и первого ФНЧ 4, выход которого соединен с управляющим входом УГ 5. На опорный вход первого ЧФД 3 поступает от ОГ 1 через первый ДФКД 2 опорный импульсный сигнал с достаточно высокой частотой сравнения, что при узкой полосе пропускания кольца позволяет осуществить значительное подавление помех, кратных частоте сравнения в управляющем сигнале, поступающем с выхода первого ФНЧ 4 на управляющий вход УГ 5, и получить на его выходе спектрально чистый сигнал, который является опорным для второго кольца ИФАПЧ.The first IFAPC ring is narrow-band, operates at one fixed frequency and is based on the series-connected first UG 5, the first DPKD 6, the first PSD 3 and the first low-pass filter 4, the output of which is connected to the control input of the UG 5. 1 through the first DPCD 2, the reference pulse signal with a sufficiently high comparison frequency, which, with a narrow passband of the ring, allows significant suppression of interference multiples of the comparison frequency in the control signal from the output of the first low-pass filter 4 n and the control input of UG 5, and get a spectrally clean signal at its output, which is the reference for the second IFAPCH ring.

Второе кольцо ИФАПЧ на основе последовательно соединенных второго УГ 11, второго ДПКД 12, второго ЧФД 8, второго ФНЧ 9, выход которого соединен с управляющим входом УГ 11 является быстродействующим, может работать в диапазоне очень высоких частот. На опорный вход второго ЧФД 8 поступает с выхода первого УГ 5 через второй ДФКД 7 достаточно чистый сигнал со сравнительно высокой частотой сравнения (при работе с дробным ДПКД). Тем самым происходит уменьшение коэффициента умножения во втором кольце и соответствующее снижение уровня шумов на выходе синтезатора.The second IFAPCH ring, based on the second UG 11, the second DPKD 12, the second ChFD 8, the second low-pass filter 9, the output of which is connected to the control input of the UG 11 is serially connected, can operate in a very high frequency range. The reference input of the second ChFD 8 receives from the output of the first UG 5 through the second DFKD 7 a fairly clean signal with a relatively high comparison frequency (when working with fractional DPKD). Thus, a decrease in the multiplication coefficient in the second ring and a corresponding decrease in the noise level at the output of the synthesizer.

В синтезаторе второй УГ 11 промодулирован по частоте управляющим напряжением с выхода второго ФНЧ 9, в котором есть составляющие от "помехи дробности", т.е. имеется паразитная частотная модуляция (ПЧМ), а значит паразитная фаза сигнала меняется по закону интеграла от этой частоты. Для значительного ослабления возникшей ПЧМ сигнала УГ 11 управляющее напряжение с выхода ФНЧ 9 поступает через ФВЧ 24 (т.е. разделительный конденсатор, не пропускающий постоянную составляющую управляющего напряжения), инвертирующий усилитель ИНВ УС 25 (для формирования противофазного компенсирующего сигнала) и интегратор 26 на второй вход второго БМ 32, а на первый вход второго БМ 32 поступает высокочастотный (ВЧ) сигнал с квадратурного выхода фазовращателя ФВ 30, сдвинутый по фазе на 90° относительно сигнала с выхода УГ 11. На вход ФВ 30 через БУ 27 In the synthesizer, the second UG 11 is frequency-modulated by the control voltage from the output of the second low-pass filter 9, in which there are components from the “fragmentation noise”, i.e. There is spurious frequency modulation (FFM), which means that the spurious phase of the signal changes according to the law of the integral of this frequency. To significantly attenuate the arising IFM signal of UG 11, the control voltage from the output of the low-pass filter 9 is supplied through the high-pass filter 24 (i.e., an isolation capacitor that does not pass the constant component of the control voltage), an inverting amplifier INV 20 US 25 (for generating an antiphase compensating signal), and an integrator 26 the second input of the second BM 32, and the first input of the second BM 32 receives a high-frequency (HF) signal from the quadrature output of the phase shifter ФВ 30, 90 ° out of phase with respect to the signal from the output of УГ 11. At the input of ФВ 30 through БУ 27

поступает ВЧ сигнал с выхода УГ 11. При этом на выходе второго БМ 32 формируется квадратурный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на второй вход сумматора СУМ 33. На первый вход первого БМ 31 поступает синфазный сигнал с синфазного выхода ФВ 30, а на второй вход первого БМ 31 подается так называемое единичное опорное напряжение, равное половине напряжения питания. При этом на выходе первого БМ 31 формируется синфазный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на первый вход сумматора СУМ 33.an RF signal is supplied from the output of UG 11. At the same time, a second quadrature balanced modulated signal with spurious phase modulation (FM) is generated at the output of the second BM 32, which is fed to the second input of the adder SUM 33. The common-mode signal from the common-mode output is received at the first input of the first BM 31 PV 30, and the second input of the first BM 31 is fed the so-called unit reference voltage equal to half the supply voltage. Thus at the output of the first BM 31 is formed in-phase balance-modulated signal with spurious phase modulation (FM), which is fed to the first input of the adder SUM 33.

В результате квадратурного сложения сигналов, поступающих на первый и второй входы СУМ 33 соответственно с выходов БМ 31 и БМ 32, на выходе сумматора СУМ 33 формируется ВЧ сигнал со значительно ослабленной паразитной ФМ, т.е. имеет место существенное подавление побочных составляющих выходного сигнала ЦСЧ. С выхода СУМ 33 этот ВЧ сигнал со значительно подавленной ПЧМ поступает на вход внутреннего усилителя ВН УС 34 в квадратурном модуляторе КМ 28. Усиленный ВЧ сигнал с выхода ВН УС 34, являющегося одновременно выходом КМ 28, поступает на вход выходного усилителя предлагаемого устройства ВЫХ УС 29, где усиливается до заданного уровня и поступает на выход устройства.As a result of quadrature addition of the signals arriving at the first and second inputs of the SUM 33 from the outputs of the BM 31 and the BM 32, respectively, an RF signal with a significantly attenuated stray FM is generated at the output of the SUM 33 adder. there is a significant suppression of the side components of the output signal CSCH. From the output of the SUM 33, this RF signal with a significantly suppressed IF is fed to the input of the internal amplifier VN US 34 in the KM 28 quadrature modulator. The amplified RF signal from the output of the VN US 34, which is also the output of the KM 28, is fed to the input of the output amplifier of the proposed device OUTPUT 29 where it amplifies to a predetermined level and enters the output of the device.

Управляющая шина от МК 23 представляет собой стандартный трехпроводный интерфейс, где по трем проводам поступают в последовательном двоичном коде импульсные сигналы: 1) тактовые импульсы; 2) информационный сигнал; 3) импульс разрешения записи передаваемой информации в один из блоков синтезатора.The control bus from MK 23 is a standard three-wire interface, where the pulse signals are transmitted through the three-wire binary code: 1) clock pulses; 2) information signal; 3) a pulse of permission to record the transmitted information in one of the synthesizer blocks.

По управляющей шине от МК 23 сигналы управления в последовательном двоичном коде поступают на первый ДПКД 6, второй ДПКД 12, второй ЧФД 8 и второй ДФКД 7 для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК 23 меняется режим работы второго ЧФД 8 по току: в переходном режиме ток с выхода ЧФД 8 большой, а значит полоса пропускания кольца ИФАПЧ и быстродействие большое, в режиме синхронизма ток с выхода ЧФД 8 мал и полоса пропускания кольца On the control bus from MK 23, the control signals in serial binary code are fed to the first DPKD 6, the second DPKD 12, the second PSD 8 and the second DPKD 7 for their inclusion in the operating state for a given frequency and mode. According to the control signals from MK 23, the operating mode of the second PFD 8 in current changes: in the transition mode, the current from the output of the PFD 8 is large, which means the bandwidth of the IFAP ring and the speed is large, in the synchronism mode, the current from the output of the PFD 8 is small and the bandwidth of the ring

уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.decreases to the value necessary to ensure the required suppression of side components in the spectrum of the output signal CSCH.

Недостаток устройства-прототипа состоит в следующем.The disadvantage of the prototype device is as follows.

В этом устройстве-прототипе частотная модуляция в синтезатор не вводится, так как модулирующий сигнал для ЦСЧ с квадратурной схемой автокомпенсации является в данном случае помехой и будет подавлен схемой автокомпенсации, как и другие побочные составляющие несущего колебания.In this prototype device, frequency modulation is not introduced into the synthesizer, since the modulating signal for a DSC with a quadrature autocompensation circuit is an obstacle in this case and will be suppressed by the autocompensation circuit, as well as other side components of the carrier oscillation.

Для устранения указанного недостатка в устройство, содержащее последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора; при этом выход первого управляемого генератора соединен со входом второго делителя частоты с фиксированным коэффициентом деления, а также микроконтроллер, управляющая шина которого соединена с управляющими входами второго делителя частоты с фиксированным коэффициентом деления, второго частотно-фазового детектора, первого и второго делителей частоты с переменным коэффициентом деления; последовательно соединенные буферный усилитель, квадратурный модулятор и выходной усилитель устройства, выход которого является выходом устройства, а вход буферного устройства соединен с выходом второго управляемого генератора и входом второго делителя частоты с переменным коэффициентом деления, причем квадратурный модулятор состоит: из фазовращателя на 90°, синфазный выход которого через первый вход первого балансного модулятора соединен с первым входом сумматора, а квадратурный To eliminate this drawback, a device containing a reference oscillator connected in series, a first frequency divider with a fixed division ratio, a first frequency-phase detector, a first low-pass filter, a first controlled oscillator and a first frequency divider with a variable division ratio, the output of which is connected to the second input the first frequency-phase detector; in series connected a second frequency divider with a fixed division ratio, a second frequency-phase detector, a second low-pass filter, a second controlled oscillator and a second frequency divider with a variable division ratio, the output of which is connected to the second input of the second frequency-phase detector; wherein the output of the first controlled generator is connected to the input of the second frequency divider with a fixed division coefficient, as well as a microcontroller, the control bus of which is connected to the control inputs of the second frequency divider with a fixed division coefficient, the second frequency-phase detector, the first and second frequency dividers with a variable coefficient divisions; a buffer amplifier, a quadrature modulator and an output amplifier of the device, the output of which is the output of the device, and the input of the buffer device is connected to the output of the second controlled generator and the input of the second frequency divider with a variable division coefficient, the quadrature modulator consists of a phase shifter 90 ° in-phase whose output through the first input of the first balanced modulator is connected to the first input of the adder, and the quadrature

выход фазовращателя на 90° через первый вход второго балансного модулятора соединен со вторым входом сумматора, выход которого через внутренний усилитель квадратурного модулятора соединен со входом выходного усилителя устройства, при этом на второй вход первого балансного модулятора поступает единичное опорное напряжение, второй вход второго балансного модулятора соединен с выходом интегратора, а вход фазовращателя на 90°, который является входом квадратурного модулятора, соединен с выходом буферного усилителя; последовательно соединенные фильтр верхних частот и инвертирующий усилитель, причем вход фильтра верхних частот соединен с выходом второго фильтра нижних частот, введены последовательно соединенные источник модулирующего сигнала, управляемый аттенюатор и ключ, второй вход которого соединен с выходом инвертирующего усилителя, а выход ключа соединен со входом интегратора, при этом управляющие входы ключа и управляемого аттенюатора соединены с управляющей шиной микроконтроллера.the phase shifter output 90 ° through the first input of the second balanced modulator is connected to the second input of the adder, the output of which through the internal amplifier of the quadrature modulator is connected to the input of the output amplifier of the device, while the second input of the first balanced modulator receives a single reference voltage, the second input of the second balanced modulator is connected with the output of the integrator, and the input of the phase shifter 90 °, which is the input of the quadrature modulator, is connected to the output of the buffer amplifier; a high-pass filter and an inverting amplifier connected in series, wherein the high-pass filter input is connected to the output of the second low-pass filter, a modulating signal source, a controlled attenuator and a key are introduced in series, the second input of which is connected to the output of the inverting amplifier, and the key output is connected to the integrator input while the control inputs of the key and the controlled attenuator are connected to the control bus of the microcontroller.

Блок-схема предлагаемого устройства представлена на фиг.2, где введены следующие обозначения:The block diagram of the proposed device is presented in figure 2, where the following notation is introduced:

1 - опорный генератор (ОГ);1 - reference generator (OG);

2, 7 - первый и второй делители частоты с фиксированным коэффициентом деления (ДФКД);2, 7 - the first and second frequency dividers with a fixed division ratio (DPCD);

3, 8- первый и второй частотно-фазовые детекторы (ЧФД);3, 8 - the first and second frequency-phase detectors (ChFD);

4, 9 - первый и второй фильтры нижних частот (ФНЧ);4, 9 - the first and second low-pass filters (low-pass filters);

23 - микроконтроллер (МК);23 - microcontroller (MK);

26 - интегратор (ИНТ);26 - integrator (INT);

27 - буферный усилитель (БУ);27 - buffer amplifier (BU);

30 - фазовращатель на 90° (ФВ);30 - phase shifter 90 ° (PV);

33 - сумматор (СУМ);33 - adder (SUM);

34 - внутренний усилитель (Вн. Ус.);34 - internal amplifier (Ext. Us.);

35 - источник модулирующего сигнала (ИМС);35 - source modulating signal (IC);

36 - управляемый аттенюатор (УА);36 - controlled attenuator (UA);

37 - ключ (КЛ).37 - key (KL).

Предлагаемое устройство содержит последовательно соединенные опорный генератор ОГ 1, первый делитель частоты с фиксированным коэффициентом деления ДФКД 2, первый частотно-фазовый детектор ЧФД 3, первый фильтр нижних частот ФНЧ 4, первый управляемый генератор УГ 5 и первый делитель частоты с переменным коэффициентом деления ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8; при этом выход первого УГ 5 соединен со входом второго ДФКД 7, а также микроконтроллер МК 23, управляющая шина которого соединена с управляющими входами второго ДФКД 7, второго ЧФД 8, первого ДПКД 6, второго ДПКД 12, УА 36, КЛ 37; последовательно соединенные буферный усилитель БУ 27, квадратурный модулятор КМ 28 и выходной усилитель устройства Вых. Ус 29, выход которого является выходом устройства, причем КМ 28 состоит: из ФВ 30, синфазный выход которого через первый вход первого БМ 31 соединен с первым входом СУМ 33, а квадратурный выход ФВ 30 через первый вход второго БМ 32 соединен со вторым входом СУМ 33, выход которого через внутренний усилитель Вн. Ус.34 квадратурного модулятора КМ 28 соединен со входом выходного усилителя устройства Вых. Ус.29, а вход БУ 27 соединен с выходом второго УГ 11 и входом второго ДПКД 12; последовательно соединенные фильтр верхних частот ФВЧ 24 и инвертирующий усилитель ИНВ УС 25, причем вход фильтра верхних частот ФВЧ 24 соединен с выходом второго фильтра нижних частот ФНЧ 9, последовательно The proposed device contains a series-connected reference generator OG 1, a first frequency divider with a fixed division coefficient DFKD 2, a first frequency-phase detector ChFD 3, a first low-pass filter low-pass filter 4, a first controlled oscillator UG 5 and a first frequency divider with a variable division ratio DPCD 6 the output of which is connected to the second input of the first PSD 3; connected in series to the second DPCD 7, the second ChFD 8, the second low-pass filter 9, the second UG 11 and the second DPKD 12, the output of which is connected to the second input of the second ChFD 8; the output of the first UG 5 is connected to the input of the second DFKD 7, as well as the microcontroller MK 23, the control bus of which is connected to the control inputs of the second DFKD 7, the second ChFD 8, the first DPKD 6, the second DPKD 12, UA 36, KL 37; series-connected buffer amplifier BU 27, a quadrature modulator KM 28 and the output amplifier of the output device. Us 29, the output of which is the output of the device, and KM 28 consists of PV 30, the common-mode output of which through the first input of the first BM 31 is connected to the first input of the SMS 33, and the quadrature output of the PV 30 through the first input of the second BM 32 is connected to the second input of the SMS 33, the output of which is through the internal amplifier Ext. Us.34 quadrature modulator KM 28 is connected to the input of the output amplifier of the device Output. Us.29, and the input of the control unit 27 is connected to the output of the second UG 11 and the input of the second DPKD 12; a high-pass filter high-pass filter 24 and an inverting amplifier INV INV US 25, and the input of the high-pass filter high-pass filter 24 is connected to the output of the second low-pass filter low-pass filter 9, in series

соединенные ИМС 35, УА 36 и КЛ 37, второй вход которого соединен с выходом ИНВ УС 25, а выход КЛ 37 через ИНТ 26 соединен со вторым входом второго БМ 32. При этом на второй вход первого БМ 31 поступает так называемое единичное опорное напряжение "+1" (обычно равное половине напряжения питания всего КМ 28), а вход ФВ 30, который является входом квадратурного модулятора КМ 28, соединен с выходом БУ 27.connected IC 35, UA 36 and KL 37, the second input of which is connected to the output of INV US 25, and the output of KL 37 through INT 26 is connected to the second input of the second BM 32. In this case, the so-called unit voltage " +1 "(usually equal to half the supply voltage of the entire KM 28), and the input of the PV 30, which is the input of the quadrature modulator KM 28, is connected to the output of the control unit 27.

Предлагаемое устройство работает следующим образом.The proposed device operates as follows.

В этом синтезаторе функционируют два последовательно соединенных кольца ИФАПЧ и схема автокомпенсации побочных составляющих выходного сигнала (в режиме работы ЦСЧ в качестве гетеродина приемника) и введения частотной модуляции (в режиме работы ЦСЧ в качестве возбудителя передатчика).In this synthesizer, two IFAPCH rings are connected in series and an auto-compensation circuit for the side components of the output signal (in the operation mode of the DSC as the local oscillator of the receiver) and the introduction of frequency modulation (in the operation mode of the DSC as the transmitter exciter).

Второе кольцо ИФАПЧ на основе последовательно соединенных второго УГ 11, второго ДПКД 12, второго ЧФД 8, второго ФНЧ 9, выход которого соединен с управляющим входом УГ 11, является быстродействующим, может работать в диапазоне очень высоких частот. На опорный вход второго ЧФД 8 поступает с выхода первого УГ 5 через второй ДФКД 7 достаточно чистый сигнал со сравнительно высокой частотой сравнения (при работе с дробным ДПКД). Тем самым происходит уменьшение коэффициента умножения во втором кольце и соответствующее снижение уровня шумов на выходе синтезатора.The second IFAPCH ring based on the second UG 11, the second DPKD 12, the second ChFD 8, the second low-pass filter 9, the output of which is connected to the control input of the UG 11, is quick-acting, can operate in the very high frequency range. The reference input of the second ChFD 8 receives from the output of the first UG 5 through the second DFKD 7 a fairly clean signal with a relatively high comparison frequency (when working with fractional DPKD). Thus, a decrease in the multiplication coefficient in the second ring and a corresponding decrease in the noise level at the output of the synthesizer.

В режиме работы синтезатора в качестве гетеродина приемника для дополнительного ослабления ПЧМ сигнала УГ 11 (например, от "помех дробности" при использовании дробного ДПКД) управляющее напряжение с выхода ФНЧ 9 поступает через ФВЧ 24 (т.е. разделительный конденсатор, не пропускающий постоянную составляющую управляющего напряжения), инвертирующий усилитель ИНВ УС 25 (для формирования противофазного компенсирующего сигнала), КЛ 37 (включенный по управляющему входу от МК 23 для прохождения только компенсирующего сигнала с выхода ИНВ УС 25), и интегратор 26 на второй вход второго БМ 32, а на первый вход второго БМ 32 поступает высокочастотный (ВЧ) сигнал с квадратурного выхода фазовращателя ФВ 30, сдвинутый по фазе на 90° относительно сигнала с выхода УГ 11. На вход ФВ 30 через БУ 27 поступает ВЧ сигнал с выхода УГ 11. При этом на выходе второго БМ 32 формируется квадратурный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на второй вход сумматора СУМ 33. На первый вход первого БМ 31 поступает синфазный сигнал с синфазного выхода ФВ 30, а на второй вход первого БМ 31 подается так называемое единичное опорное напряжение, равное половине напряжения питания. При этом на выходе первого БМ 31 формируется синфазный балансно-модулированный сигнал с паразитной фазовой модуляцией (ФМ), который поступает на первый вход сумматора СУМ 33.In the synthesizer’s operating mode, as a receiver local oscillator for additional attenuation of the UH 11 IFM signal (for example, from “fragmentation interference” when using fractional DPKD), the control voltage from the output of the low-pass filter 9 is supplied through the high-pass filter 24 (i.e., an isolation capacitor that does not pass the constant component control voltage), an INV inverter US 25 inverting amplifier (for generating an out-of-phase compensating signal), KL 37 (switched on at the control input from MK 23 to pass only a compensating signal from the INV In US 25 output), and Grator 26 to the second input of the second BM 32, and the first input of the second BM 32 receives a high-frequency (HF) signal from the quadrature output of the phase shifter ФВ 30, phase-shifted 90 ° relative to the signal from the output of UG 11. The input to the ФВ 30 through BU 27 The RF signal from the output of UG 11. At the same time, at the output of the second BM 32, a quadrature balanced modulated signal with spurious phase modulation (FM) is generated, which is fed to the second input of the adder SUM 33. The common-mode signal from the common-mode output of the PV is fed to the first input of the first BM 31 30, and on the second input of the first BM 31, a so-called unit reference voltage equal to half the supply voltage is supplied. Thus at the output of the first BM 31 is formed in-phase balance-modulated signal with spurious phase modulation (FM), which is fed to the first input of the adder SUM 33.

В результате квадратурного сложения сигналов, поступающих на первый и второй входы СУМ 33 соответственно с выходов БМ 31 и БМ 32, на выходе сумматора СУМ 33 формируется ВЧ сигнал со значительно ослабленной паразитной ФМ, т.е. имеет место существенное подавление побочных составляющих выходного сигнала ЦСЧ. С выхода СУМ 33 этот ВЧ сигнал со значительно подавленной ПЧМ поступает на вход внутреннего усилителя ВЫ УС 34 в квадратурном модуляторе КМ 28. Усиленный ВЧ сигнал с выхода ВН УС 34, являющегося одновременно выходом КМ 28, поступает на вход выходного усилителя предлагаемого устройства ВЫХ УС 29, где усиливается до заданного уровня и поступает на выход устройства.As a result of quadrature addition of the signals arriving at the first and second inputs of the SUM 33 from the outputs of the BM 31 and the BM 32, respectively, an RF signal with a significantly attenuated stray FM is generated at the output of the SUM 33 adder. there is a significant suppression of the side components of the output signal CSCH. From the output of the SUM 33, this RF signal with a significantly suppressed IFM is fed to the input of the internal amplifier VY US 34 in the KM 28 quadrature modulator. The amplified HF signal from the output of the VN US 34, which is also the output of the KM 28, is fed to the input of the output amplifier of the proposed device VY US 29 where it amplifies to a predetermined level and enters the output of the device.

При работе синтезатора в режиме частотно-модулированного возбудителя передатчика происходит подача модулирующего напряжения от ИМС 35 через управляемый аттенюатор УА 36, ключ КЛ 37 и интегратор ИНТ 26 на второй вход второго БМ 32, а на первый вход второго БМ 32 поступает ВЧ сигнал с квадратурного выхода фазовращателя ФВ 30, сдвинутый по фазе на 90° относительно сигнала с выхода УГ 11. При этом ключ КЛ 37 по сигналу с управляющего входа от МК 23 открыт для прохождения модулирующего сигнала по первому входу и закрыт по второму входу для сигнала с выхода ИНВ УС 25. На выходе второго БМ 32 формируется квадратурный балансно-модулированный сигнал (промодулированный информационным сигналом от ИМС 35), который поступает на второй вход сумматора СУМ 33. На первый вход первого БМ 31 поступает синфазный сигнал с синфазного выхода ФВ 30, а на второй вход первого БМ 31 подается так называемое единичное опорное напряжение, равное половине напряжения питания. При этом на выходе первого БМ 31 формируется синфазный сигнал, который поступает на первый вход сумматора СУМ 33.When the synthesizer is operating in the mode of a frequency-modulated transmitter exciter, a modulating voltage is supplied from the IC 35 through the controlled attenuator UA 36, KL 37 key and INT 26 integrator to the second input of the second BM 32, and the RF signal from the quadrature output is supplied to the first input of the second BM 32 the phase shifter ФВ 30, 90 ° phase-shifted relative to the signal from the output of the gas generator 11. In this case, the KL 37 key, by the signal from the control input from MK 23, is open for the modulating signal to pass through the first input and closed on the second input for the signal from the output NV US 25. At the output of the second BM 32, a quadrature balanced-modulated signal is generated (modulated by the information signal from the IC 35), which is fed to the second input of the adder SUM 33. The common-mode signal from the in-phase output of the PV 30 is fed to the first input of the first BM 31, and the second input of the first BM 31 is supplied with the so-called unit reference voltage equal to half the supply voltage. In this case, the output of the first BM 31 is formed in-phase signal, which is fed to the first input of the adder SUM 33.

В результате квадратурного сложения сигналов, поступающих на первый и второй входы СУМ 33 соответственно с выходов БМ 31 и БМ 32, на выходе сумматора СУМ 33 формируется ВЧ сигнал, промодулированный по частоте информационным сигналом от ИМС 35. С выхода СУМ 33 этот ЧМ сигнал поступает на вход внутреннего усилителя ВН УС 34 в квадратурном модуляторе КМ 28. Усиленный ЧМ сигнал с выхода ВН УС 34, являющегося одновременно выходом КМ 28, поступает на вход выходного усилителя предлагаемого устройства ВЫХ УС 29, где усиливается до заданного уровня и поступает на выход устройства.As a result of quadrature addition of the signals arriving at the first and second inputs of the SUM 33 from the outputs of the BM 31 and the BM 32, an RF signal is generated at the output of the SUM 33 adder, which is frequency-modulated by the information signal from the IC 35. From the SUM 33 output this FM signal is fed to the input of the internal amplifier VN US 34 in the quadrature modulator KM 28. The amplified FM signal from the output of the VN US 34, which is also the output of KM 28, is fed to the input of the output amplifier of the proposed device OUTP US 29, where it is amplified to a predetermined level and and the output device.

По управляющей шине от МК 23 сигналы управления в последовательном двоичном коде поступают на управляющие входы первого ДПКД 6, второго ДПКД 12, второго ЧФД 8, второго ДФКД 7, для их включения в рабочее состояние на заданную частоту и режим, а также на управляющие входы УА 36 КЛ 37. По сигналам управления от МК 23 меняется режим работы второго ЧФД 8 по току: в переходном режиме ток с выхода ЧФД 8 большой, а значит On the control bus from MK 23, control signals in a serial binary code are fed to the control inputs of the first DPKD 6, second DPKD 12, second ChFD 8, second DFKD 7, for their inclusion in the operating state at a given frequency and mode, as well as to the control inputs of UA 36 KL 37. According to the control signals from MK 23, the mode of operation of the second PFC 8 in current changes: in the transition mode, the current from the output of the PFC 8 is large, which means

полоса пропускания кольца ИФАПЧ и быстродействие большое, в режиме синхронизма ток с выхода ЧФД 8 мал и полоса пропускания кольца уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.the IFAPH bandwidth and speed are large; in synchronism mode, the current from the output of the PFD 8 is small and the bandwidth of the ring is reduced to the value necessary to ensure the required suppression of side components in the spectrum of the DSC output signal.

По сигналам управления от МК 23 на управляющий вход УА 36 можно оперативно подстроить уровень модулирующего сигнала, поступающего от ИМС 35, чтобы получить оптимальный уровень девиации частоты, обеспечивающий максимальную дальность радиосвязи.According to the control signals from MK 23 to the control input of UA 36, it is possible to quickly adjust the level of the modulating signal coming from the IC 35 to get the optimal level of frequency deviation, providing the maximum range of radio communications.

В предложенном устройстве АЧМХ выходного сигнала получается ровной на любой несущей частоте синтезатора в отличие от ЧМ в кольце ИФАПЧ, что позволяет легко выполнить заданные требования по неравномерности АЧМХ в диапазоне несущих и модулирующих частот.In the proposed device, the frequency response of the output signal is smooth at any carrier frequency of the synthesizer, unlike the FM in the IFAPH ring, which makes it easy to meet the specified requirements for the unevenness of the frequency response in the range of carrier and modulating frequencies.

Возможность осуществления предлагаемого устройства определяется тем, что вводимые блоки типовые и могут быть выполнены на широко известных микросхемах. Цифровая часть синтезаторов выполняется на микросхемах ЦСЧ с ИФАПЧ разных фирм. При этом в одной микросхеме могут быть один или два независимых ЦСЧ с целочисленным ДПКД (Integer-N) или с дробным (Fractional-N). Например, микросхемы LMX2364, LMX 2470 фирмы National Semiconductor представляют собой двойной синтезатор с двумя раздельными контурами регулирования: один с дробным ДПКД (ДДПКД), другой - с обычным. Аналогично этому микросхема ADF4252 фирмы Analog Devices и другие. Схема инвертирующего усилителя построена на основе последовательно соединенных малошумящего операционного усилителя на микросхеме OP27GS фирмы Analog Devices и операционного усилителя AD822AR фирмы Analog Devices. Интегратор также выполнен на операционном усилителе AD822AR фирмы Analog Devices. Буферный усилитель и выходной усилитель выполнены по схеме усилителя с общим эмиттером на транзисторах типа BFR520 фирмы Philips. В качестве квадратурного модулятора используется микросхема U2790B фирмы ATMEL. Схема управляемого аттенюатора УА 36 построена на основе последовательно соединенных цифрового потенциометра на микросхеме AD8402AR10 и операционного усилителя The feasibility of the proposed device is determined by the fact that the input units are typical and can be performed on widely known microcircuits. The digital part of the synthesizers is performed on DSC chips with IFAPCH of different companies. Moreover, in one chip there can be one or two independent DSCs with integer DPKD (Integer-N) or with fractional (Fractional-N). For example, National Semiconductor's LMX2364 and LMX 2470 microcircuits are a dual synthesizer with two separate control loops: one with a fractional DPKD (DDPKD), the other with a conventional one. Similarly, the ADF4252 chip from Analog Devices and others. The inverting amplifier circuit is based on a low-noise operational amplifier connected in series on an OP27GS chip from Analog Devices and an AD822AR operational amplifier from Analog Devices. The integrator is also made on the AD822AR operational amplifier from Analog Devices. The buffer amplifier and output amplifier are made according to the amplifier circuit with a common emitter on transistors such as Philips BFR520. As a quadrature modulator, the ATMEL chip U2790B is used. The UA 36 controlled attenuator circuit is built on the basis of a series-connected digital potentiometer on the AD8402AR10 chip and an operational amplifier

AD822AR фирмы Analog Devices. Ключевые устройства могут быть выполнены на микросхеме МС14053В фирмы Motorolla.AD822AR from Analog Devices. Key devices can be performed on a chip MC14053B from Motorolla.

Таким образом, в предложенном ЦСЧ с ЧМ имеется возможность не только повысить чистоту спектра выходного сигнала в режиме его работы в качестве гетеродина приемника, но и осуществить ЧМ при работе его в качестве возбудителя передатчика с оптимальными характеристиками. Причем в отличие от известных схем ЦСЧ с ЧМ, когда ЧМ осуществляется в кольце ИФАПЧ и имеются отмеченные выше трудности при получении требуемой АЧМХ в широком диапазоне модулирующих и несущих частот, в предложенном ЦСЧ с ЧМ можно получить ровную АЧМХ на любой несущей частоте в широком диапазоне модулирующих частот.Thus, in the proposed DSS with FM it is possible not only to increase the purity of the spectrum of the output signal in the mode of its operation as a local oscillator of the receiver, but also to perform FM when it is operated as a transmitter exciter with optimal characteristics. Moreover, in contrast to the well-known DSC schemes with FM, when the FM is implemented in the IFAP ring and there are difficulties noted above for obtaining the required AFC in a wide range of modulating and carrier frequencies, in the proposed DSC with FM it is possible to obtain an even AFC at any carrier frequency in a wide range of modulating frequencies.

Claims

A frequency-modulated digital frequency synthesizer comprising a reference oscillator connected in series, a first frequency divider with a fixed division ratio, a first frequency-phase detector, a first low-pass filter, a first controlled oscillator and a first variable frequency division divider, the output of which is connected to the second input the first frequency-phase detector; in series connected a second frequency divider with a fixed division ratio, a second frequency-phase detector, a second low-pass filter, a second controlled oscillator and a second frequency divider with a variable division ratio, the output of which is connected to the second input of the second frequency-phase detector; the output of the first controlled generator is connected to the input of the second frequency divider with a fixed division coefficient, as well as a microcontroller, the control bus of which is connected to the control inputs of the second frequency divider with a fixed division coefficient, the second frequency-phase detector, the first and second frequency dividers with a variable coefficient divisions; a series-connected buffer amplifier, a quadrature modulator and an output amplifier of the device, which is the output of the device, and the input of the buffer device is connected to the output of the second controlled generator and the input of the second frequency divider with a variable division coefficient, and the quadrature modulator consists of: 90 ° phase shifter, in-phase output which through the first input of the first balanced modulator is connected to the first input of the adder, and the quadrature output of the phase shifter 90 ° through the first input of the second balanced the second modulator is connected to the second input of the adder, the output of which through the internal amplifier of the quadrature modulator is connected to the input of the output amplifier of the device, while the second input of the first balanced modulator receives a single reference voltage, the second input of the second balanced modulator is connected to the output of the integrator, and the input of the phase shifter is 90 °, which is the input of the quadrature modulator, is connected to the output of the buffer amplifier; a high-pass filter and an inverting amplifier connected in series, the high-pass filter input being connected to the output of the second low-pass filter, characterized in that a modulating signal source, a controlled generator and a key are introduced in series, the second input of which is connected to the output of the inverting amplifier, and the key output connected to the input of the integrator, while the control inputs of the key and controlled attenuator are connected to the control bus of the microcontroller.

7032