RU3046U1 - Устройство защиты данных вычислительной системы - Google Patents

Abstract

Устройство защиты данных вычислительной системы, содержащее энергонезависимое запоминающее устройство, входы/выходы которого подключены к входам/выходам микроЭВМ, отличающееся тем, что в него дополнительно введены контроллеры питания, выборки, записи/чтения и адреса, входной и выходной регистры и буфер данных, причем первый вход устройства соединен с вторым входом выходного регистра, второй вход устройства соединен с управляющим входом буфера данных, с входом прерывания микроЭВМ, с вторыми входами контроллеров выборки, записи/чтения и адреса, а третий вход/выход устройства соединен с входом входного регистра, выходом выходного регистра и входом/выходом буфера данных, второй вход/выход которого соединен с выходом входного регистра, входом выходного регистра, входами/выходами энергонезависимого запоминающего устройства и микроЭВМ, а первый управляющий выход микроЭВМ подключен к первому входу контроллера выборки, выход которого соединен с вторым входом энергонезависимого запоминающего устройства, второй выход микроЭВМ подключен к первому входу контроллера записи/чтения, выход которого соединен с третьим входом энергонезависимого запоминающего устройства, а третий выход микроЭВМ подключен к третьему входу контроллера записи/чтения и к первому входу контроллера адреса, выход которого соединен с четвертым входом энергонезависимого запоминающего устройства и четвертым выходом микроЭВМ, пятый выход микроЭВМ подключен к первому входу выходного регистра, шестой выход микроЭВМ подключен к первому входу входного регистра.

Description

УСТРОЙСТВО ЗАЩИТИ ДйННИХ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Полезная модель относится к компьютерным системам,в частности к компьютерным системам защиты информации и может быть использована для организации защиты данных в IBM PC совместимых персональных компьютерах на трех уровнях доступа пользователей системы к данным, хранящимся Б энергонезависимом запоминающем устройстве (ЗУ).

Из патентной литературы известна компьютерная система защиты данных см. Европейский патент N 537925 МПК G06F 12/14,пр.15.10.91 который предлагает:

-подключение устройства доступа пользователя к порту защищенного доступа,соединенному с компьютером; -генерацию компьютером первой строки символов;

-генерацию устройством доступа пользователя второй строки символов, основанной на первой строке;

-шифрацию блока данных,основанную на второй строке; -хранение занифрованной информации на энергонезависимом носителе.

В патенте США N 3764742 МПК G06F 12/14 описывается работа устройства типа криптографической кредитной карты: -оператор вводит с компьютера некоторую строку; -компьютер проверяет существует ли данная строка в списке и,если да,генерирует первую строку символов;

-логическая схема карты на основании первой строки генерирует ключ алгоритма щифрования пароля оператора; -оператор вводит свой пароль,компьютер расшифровывает его и откры //f

- iv -

МПК G06F 12/14 вает доступ к данным,хранящимся в чистом виде.

Патент CfflA N 4588991 содержит описание системы в которой данные хранятся в зашифрованном виде а клич алгоритма шифрования меняется при каждом входе в систему.

Недостатками аналогов являются недостаточная надежность защиты информации, а так же скорость обмена информацией с компьютером.

Наиболее близким аналогом по совокупности существенных признаков к заявляемой полезной модели является патент Франции N 2675602 МПК G06F 12/14,пр.76.04.91,который описывает устройство защиты данных вычислительной системы,содержащее процессор,три запоминающих устройства(ЗУ) и контрольную систему. В первом энергонезависимом ЗУ хранятся данные системы и эталонный пароль.Процессор считывает из первого ЗН эталонный пароль и переписывает его в третье 39,контрольная система сравнивает эталонный пароль из третьего ЗУ с паролем, введенным оператором и сообщает о результате сравнения процессору, а в случае неравенства паролей управляет прерывателями, отключающими доступ к первому ЗУ. При равенстве паролей процессор переписывает данные во второе ЗУ свободного доступа.

Недостатками устройства-прототип является конструктивная сложность и ненадежность защиты данных,а так же недостаточная скорость обмена информацией с компьютером.

Задачей создания полезной модели является повышение надежности хранения информации и увеличение скорости обмена информацией с компьютером при упрощении конструкции (схемы). Поставленная задача решается с помощью признаков указанных в - i муле полезной модели,а именно устройство защиты данных вычислительной системы содержит энергонезависимое запоминающее устройство,входы/выходы которого подключены к входам/выходам микроэвм,дополнительно содержит контроллеры питания,выборки,записи/чтения и адреса, входной и выходной регистры и буфер данных,причем первый вход устройства соединен со вторым входом выходного регистра,второй вход устройства соединен с управляющим входом буфера данных,со входом прерывания микроэвм,со вторыми входами контроллеров выборки,записи/чтения и адреса,а третий вход/выход устройства соединен со входом входного регистра,выходом выходного регистра и входом/выходом буфера данных,второй вход/выход которого соединен с выходом входного регистра,входом выходного регистра,входом енергонезависимого запоминающего устройства и микроэвм,а первый управляющий выход микроэвм подключен к первому входу контроллера выборки,выход которого соединен со вторым входом энергонезависимого запоминающего устройства,второй выход микроэвм подключен к первому входу контроллера записи/чтения,выход которого соединен с третьим входом энергонезависимого запоминающего устройства,а третий выход микроэвм подключен к третьему входу контроллера записи/чтения и к первому входу контроллера адреса,выход которого соединен с четвертым входом энергонезависимого запоминающего устройства,а четвертый выход микроэвм подключен к четвертому входу энергонезависимого запоминающего устройства,пятый выход микроэвм подключен к первому входу выходного регистра,шестой выход микроэвм подключен к первому входу входного регистра.

X -SV/d-/(

- з технического результата.

Подключение входа/выхода данных энергонезависимого запоминающего устройства через буфер данных к шине данных вычислительной системы и применение контроллера адреса позволяет системе своими средствами производить отсчет адреса запоминающего устройства и обмениваться с ним данными со скоростью,ограниченной скоростью самой системы, т.о. повышается скорость обмена информацией с компьютером. Введение контроллеров записи/чтения,адреса и выборки позволяет разрешить доступ только к определенным адресам запоминающего устройства и осуществлять только запись или только чтение в запоминающем устройстве,-таким образом повышается надежность хранения информации.

Введение контроллера питания и выборки позволяет повысить надежность защиты информации и снизить вероятность ее утечки.

На фиг. представлена блок-схема устройства защиты данных вычислительной системы содержащее:

-энергонезависимое ЗУ 1,разделенное на области для хранения паролей различных пользователей и ключей кодирования; -контроллер питания 2 для контроля разряда батареи и для уничтожения данных в ЗУ в случае попыток взлома информации ; -контроллер выборки 3 для разрешения доступа к ЗУ и для гальванической развязки входа выборки ЗУ 1;

-контроллер записи/чтения 4 для разрешения записи или чтения данных в ЗУ:

-контроллер адреса 5 для отсчета адреса ЗУ: -однокристальную микроэвм 6:

,,l

- 4-входной регистр 7 для занесения команд или байтов вводимых паролей; -выходной регистр 8 для занесения байтов состояния устройства; -буфер 9 для обмена даннными с вычислительной системой; -вход сигнала чтения состояния 10; -вход сигналов записи/чтения 11; -двунаправленный вход/выход шины данных 12;

Первый вход 10 устройства соединен со вторым входом выходного регистра 8,второй вход 11 устройства соединен с управляющим входом буфера данных 9,со входом прерывания микроэвм б.со вторыми входами контроллеров выборки 3,записи/чтения 4 и адреса 5,а третий вход/выход 12 устройства соединен со входом входного регистра ,выходом выходного регистра 8 и входом/выходом буфера данных 9,второй вход/ выход которого соединен с выходом входного регистра ,входом выходного регистра 8,входами/выходами энергонезависимого запоминающего устройства 1 и микроэвм 6, а первый управляющий выход микроэвм 6 подключен к первому входу контроллера выборки 3,выход которого соединен со вторым входом энергонезависимого запоминающего устройства 1,второй выход микроэвм 6 подключен к первому входу контроллера записи/чтения 4,выход которого соединен с третьим входом энергонезависимого запоминающего устройств I, а третий выход микроэвм 6 подключен к третьему входу контроллера записи/чтения 4 и к первому входу контроллера адреса 5, выход которого соединен с четвертым входом энергонезависимого запоминающего устройства 1, а четвертый выход микроэвм 6 так же подключен к четвертому входу энергонезависимого запоминающего устройства 1, пятый выход микроэвм 6 подключен к первому входу выходного регистра 8. шестой выход микроэвм б

6 - 5x подключен к первому входу входного - gsiK c регистра 7.

Устройство работает следующим образом:

В исходном состоянии сигналом с первого выхода микроэвм 6 блокируется контроллер выборки 3 с выхода которого сигнал выборки поступает на второй вход ЗУ 1, кроме того сигналом со второго выхода микроэвм 6 блокирует контроллер записи/чтения 4 с выхода которого сигнал запись/чтение поступает на третий вход ЗУ 1,и взависимости от заданного алгоритма работы устройства разрешает только запись или только чтение данных в ЗУ 1,кроме того с четвертого выхода микроэвм 6 адресные сигналы поступают на старшие разряды четвертого адресного входа ЗУ 1 и могут запрещать доступ ко всем используемым областям ЗУ 1 либо разрешать доступ только к определенной области данных в ЗУ 1.

По сигналу с пятого управляющего выхода микроэвм б поступающему на первый вход выходного регистра 8 микроэвм б записывает байт состояния жду пароль в выходной регистр 8, после чего по сигналу со входа 10 поступающему на второй вход выходного регистра 8 вычислительная система читает байт состояния, а по сигналу записи поступающему со входа 11 на второй вход входного регистра 7 и вход прерывания микроэвм б система записывает команду или очередной байт вводимого пароля во входной регистр 7, а микроэвм б по входу прерывания фиксирует это и по сигналу с шестого управляющего выхода поступающего на первый вход входного регистра 7 микроэвмб читает байт из входного регистра 7. подключает область ЗУ 1 хранящую соответствующий эталонный пароль,

сигналом с первого выхода разрешает выбор ЗН 1, сигналом со второго выхода разрешает чтение 39 1, затем сигналом с третьего выхода поступающим на третий вход контроллера записи/чтения 4 читает байты эталонного пароля по щине данных в направлении от ЗН 1 до микроэвм б и этим же сигналом поступающим на первый вход контроллера адреса 5, выходы которого подсоединены к адресным входам 39 1, отсчитывает адрес 39 1 после каждого считанного байта. Получив команду и сравнив пароли микроэвм 6 в соответствии с ними подключает нужную область 39 I, устанавливает режим 39 1 только запись или только чтение, сигналом стретьего выхода микроэвм 6 разрешает работу контроллера адреса 5 и сообщает об этом вычислительной системе записью в выходной регистр 8 соответствующего байта состояния.

Далее вычислительная система напрямую, без вмешательства микроэвм б обменивается данными с 39 1 через буфер 9, открывая его синалом чтение/запись со входа 11 и отсчитывает адрес 39 1 после каждого байта этим же сигналом, поступающим на первый вход контроллера адреса 5. Закончив обмен данными вычислительная система записывает во входной регистр 7 команду конец обмена по которой микроэвм б возвращается в исходное состояние жду пароль и запрещает доступ к 39 1.

J

Claims (1)

1. Устройство защиты данных вычислительной системы, содержащее энергонезависимое запоминающее устройство, входы/выходы которого подключены к входам/выходам микроЭВМ, отличающееся тем, что в него дополнительно введены контроллеры питания, выборки, записи/чтения и адреса, входной и выходной регистры и буфер данных, причем первый вход устройства соединен с вторым входом выходного регистра, второй вход устройства соединен с управляющим входом буфера данных, с входом прерывания микроЭВМ, с вторыми входами контроллеров выборки, записи/чтения и адреса, а третий вход/выход устройства соединен с входом входного регистра, выходом выходного регистра и входом/выходом буфера данных, второй вход/выход которого соединен с выходом входного регистра, входом выходного регистра, входами/выходами энергонезависимого запоминающего устройства и микроЭВМ, а первый управляющий выход микроЭВМ подключен к первому входу контроллера выборки, выход которого соединен с вторым входом энергонезависимого запоминающего устройства, второй выход микроЭВМ подключен к первому входу контроллера записи/чтения, выход которого соединен с третьим входом энергонезависимого запоминающего устройства, а третий выход микроЭВМ подключен к третьему входу контроллера записи/чтения и к первому входу контроллера адреса, выход которого соединен с четвертым входом энергонезависимого запоминающего устройства и четвертым выходом микроЭВМ, пятый выход микроЭВМ подключен к первому входу выходного регистра, шестой выход микроЭВМ подключен к первому входу входного регистра.