RU2802797C1 - Method of manufacturing structure of bit bus, method of manufacturing semiconductor structure and semiconductor structure - Google Patents
Method of manufacturing structure of bit bus, method of manufacturing semiconductor structure and semiconductor structure Download PDFInfo
- Publication number
- RU2802797C1 RU2802797C1 RU2022117155A RU2022117155A RU2802797C1 RU 2802797 C1 RU2802797 C1 RU 2802797C1 RU 2022117155 A RU2022117155 A RU 2022117155A RU 2022117155 A RU2022117155 A RU 2022117155A RU 2802797 C1 RU2802797 C1 RU 2802797C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- bit line
- barrier layer
- manufacturing
- thin film
- Prior art date
Links
Abstract
Description
[0001] Настоящая заявка испрашивает преимущество приоритета по китайской патентной заявке № 202010811435.X, поданной 13 августа 2020 года и озаглавленной «СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУРЫ РАЗРЯДНОЙ ШИНЫ, СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВОЙ СТРУКТУРЫ И ПОЛУПРОВОДНИКОВАЯ СТРУКТУРА», раскрытие которой таким образом включено в настоящий документ во всей ее полноте.[0001] This application claims the benefit of priority to Chinese Patent Application No. 202010811435.X, filed on August 13, 2020, entitled “METHOD FOR MANUFACTURING BIT BUS STRUCTURE, METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTORS TH STRUCTURE”, the disclosure of which is thus incorporated herein in its entirety. its completeness.
ОБЛАСТЬ ТЕХНИКИTECHNICAL FIELD
[0002] Настоящее раскрытие относится к технической области полупроводников и, в частности, к способу изготовления структуры разрядной шины, способу изготовления полупроводниковой структуры и полупроводниковой структуре.[0002] The present disclosure relates to the technical field of semiconductors and, in particular, to a method for manufacturing a bit line structure, a method for manufacturing a semiconductor structure, and a semiconductor structure.
УРОВЕНЬ ТЕХНИКИBACKGROUND OF THE ART
[0003] Благодаря быстрому развитию наноустройств в полупроводниковой промышленности в последние годы, происходит постоянное уменьшение характерного размера при производстве микросхем. Кроме того, если рассматривать технологию в целом, то по-прежнему продолжаются разработки, направленные на дальнейшую оптимизацию критических размеров. Например, в процессе изготовления современной динамической оперативной памяти (Dynamic Random Access Memory, DRAM) уровень процесса формирования разрядной шины будет серьезно влиять на электрические свойства, выход годных кристаллов и надежность микросхемы на последующих этапах. В частности, с непрерывным уменьшением критических размеров требования к оптимизации и стабильности жертвенного слоя становятся все выше и выше. Процесс удаления жертвенного слоя разрядной шины становится все более и более важным.[0003] Due to the rapid development of nanodevices in the semiconductor industry in recent years, there is a constant reduction in the characteristic size of chips produced. In addition, if we consider the technology as a whole, developments are still ongoing to further optimize critical dimensions. For example, in the manufacturing process of modern dynamic random access memory (Dynamic Random Access Memory, DRAM), the level of the bit bus formation process will seriously affect the electrical properties, the yield of usable crystals and the reliability of the microcircuit at subsequent stages. In particular, with the continuous reduction of the critical dimensions, the requirements for optimization and stability of the sacrificial layer become higher and higher. The process of removing the sacrificial layer of the bit line is becoming more and more important.
[0004] Как показано на ФИГ. 1 и ФИГ. 2, в процессе производства предшествующего уровня техники травильный раствор (например, раствор фосфорной кислоты, H3PO4) имеет меньшую степень селективности травления для жертвенного слоя 150 (например, нитрида кремния, Si3N4) и барьерного слоя 140 (например, диоксида кремния, SiO2) (т.е. отношение скорости травления жертвенного слоя 150 травильным раствором к скорости травления барьерного слоя 140 травильным раствором), так что легко происходит травление и удаление барьерного слоя 140, когда травильный раствор зачищает и удаляет жертвенный слой 150, что приводит к частичному удалению защитного слоя 130 и вызывает повреждение 121 (отсутствие W, где W - это вольфрам) из-за травления проводящего слоя 120 в барьерном слое 140.[0004] As shown in FIG. 1 and FIG. 2, in the prior art manufacturing process, the etching solution (eg, phosphoric acid solution, H 3 PO 4 ) has a lower degree of etch selectivity for the sacrificial layer 150 (eg, silicon nitride, Si 3 N 4 ) and the barrier layer 140 (eg, silicon dioxide silicon, SiO 2 ) (i.e., the ratio of the etching rate of the sacrificial layer 150 by the etching solution to the etching rate of the barrier layer 140 by the etching solution), so that the etching and removal of the barrier layer 140 occurs easily when the etching solution strips and removes the sacrificial layer 150, which results in partial removal of the protective layer 130 and causes damage 121 (missing W, where W is tungsten) due to etching of the conductive layer 120 in the barrier layer 140.
[0005] Ввиду вышеупомянутых проблем необходима оптимизация способа изготовления структуры разрядной шины.[0005] In view of the above-mentioned problems, optimization of the manufacturing method of the bit line structure is necessary.
РАСКРЫТИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯDISCLOSURE OF THE INVENTION
[0006] Главная задача настоящего раскрытия состоит в создании такого способа изготовления структуры разрядной шины, который обеспечивал бы возможность предотвращения повреждения проводящего слоя травильным раствором, для устранения по меньшей мере одного вышеупомянутого недостатка предшествующего уровня техники.[0006] The main object of the present disclosure is to provide a method for manufacturing a bit line structure that can prevent damage to the conductive layer by the etching solution, in order to overcome at least one of the above-mentioned disadvantages of the prior art.
[0007] Еще одна главная задача настоящего раскрытия состоит в создании способа изготовления полупроводниковой структуры, включающего вышеупомянутый способ изготовления структуры разрядной шины, для устранения по меньшей мере одного вышеупомянутого недостатка предшествующего уровня техники.[0007] Another main object of the present disclosure is to provide a method for manufacturing a semiconductor structure, including the above-mentioned method for manufacturing a bit line structure, to overcome at least one of the above-mentioned disadvantages of the prior art.
[0008] Еще одна задача настоящего раскрытия состоит в создании полупроводниковой структуры путем ее изготовления вышеупомянутым способом изготовления полупроводниковой структуры для устранения по меньшей мере одного вышеупомянутого недостатка предшествующего уровня техники.[0008] It is yet another object of the present disclosure to provide a semiconductor structure by manufacturing it by the above-mentioned semiconductor structure manufacturing method to overcome at least one of the above-mentioned disadvantages of the prior art.
[0009] Для решения вышеупомянутых задач, в настоящем раскрытии предложены следующие технические решения.[0009] To solve the above problems, the following technical solutions are proposed in the present disclosure.
[0010] Согласно одному аспекту настоящего раскрытия, предложен способ изготовления структуры разрядной шины. Этот способ изготовления структуры разрядной шины может включать следующие операции.[0010] According to one aspect of the present disclosure, a method for manufacturing a bit line structure is provided. This method of manufacturing a bit line structure may include the following steps.
[0011] Формируют проводящий слой разрядной шины на поверхности полупроводниковой подложки. Проводящий слой разрядной шины частично размещают в канавке в поверхности полупроводниковой подложки.[0011] A conductive layer of the bit line is formed on the surface of the semiconductor substrate. The conductive layer of the bit line is partially placed in a groove in the surface of the semiconductor substrate.
[0012] Формируют первый защитный слой на поверхности проводящего слоя разрядной шины и поверхности полупроводниковой подложки.[0012] A first protective layer is formed on the surface of the conductive layer of the bit line and the surface of the semiconductor substrate.
[0013] Формируют первый барьерный слой на поверхности первого защитного слоя.[0013] A first barrier layer is formed on the surface of the first protective layer.
[0014] Подвергают пассивирующей обработке поверхность первого защитного слоя.[0014] The surface of the first protective layer is subjected to passivation treatment.
[0015] Формируют жертвенный слой на поверхности первого барьерного слоя. Обеспечивают заполняющую часть жертвенного слоя, которая заполняет канавку.[0015] A sacrificial layer is formed on the surface of the first barrier layer. A filling portion of the sacrificial layer is provided that fills the groove.
[0016] Зачищают и удаляют часть жертвенного слоя, отличную от заполняющей части, с использованием травильного раствора.[0016] The part of the sacrificial layer other than the filling part is cleaned and removed using an etching solution.
[0017] Согласно одному варианту осуществления настоящего раскрытия, пассивирующая обработка может включать плазменную обработку, ионную имплантацию или термическую окислительную обработку.[0017] According to one embodiment of the present disclosure, the passivation treatment may include plasma treatment, ion implantation, or thermal oxidation treatment.
[0018] Согласно одному варианту осуществления настоящего раскрытия, первый барьерный слой, подвергаемый пассивирующей обработке, может включать в себя структуру из двух тонкопленочных слоев, которые могут представлять собой соответственно первый тонкопленочный слой, примыкающий к первому защитному слою, и второй тонкопленочный слой, расположенный на удалении от первого защитного слоя. Степень селективности травления жертвенного слоя по отношению ко второму тонкопленочному слою может быть больше, чем степень селективности травления жертвенного слоя по отношению к первому тонкопленочному слою.[0018] According to one embodiment of the present disclosure, the first barrier layer subject to passivation treatment may include a structure of two thin film layers, which may respectively be a first thin film layer adjacent to the first protective layer and a second thin film layer located on away from the first protective layer. The degree of selectivity of etching of the sacrificial layer with respect to the second thin film layer may be greater than the degree of selectivity of etching of the sacrificial layer with respect to the first thin film layer.
[0019] Согласно одному варианту осуществления настоящего раскрытия, материал первого барьерного слоя может включать оксид кремния. Пассивирующая обработка может включать азотную плазменную обработку, а материал второго тонкопленочного слоя может включать оксинитрид кремния.[0019] According to one embodiment of the present disclosure, the material of the first barrier layer may include silicon oxide. The passivation treatment may include nitrogen plasma treatment, and the second thin film layer material may include silicon oxynitride.
[0020] Согласно одному варианту осуществления настоящего раскрытия, первый защитный слой может иметь толщину в диапазоне от 1 нм до 3 нм, и/или первый барьерный слой может иметь толщину в диапазоне от 2 нм до 8 нм.[0020] According to one embodiment of the present disclosure, the first protective layer may have a thickness in the range of 1 nm to 3 nm, and/or the first barrier layer can have a thickness in the range of 2 nm to 8 nm.
[0021] Согласно одному варианту осуществления настоящего раскрытия, материал первого защитного слоя может включать нитрид кремния, и/или материал первого барьерного слоя может включать оксид кремния, и/или материал жертвенного слоя может включать нитрид кремния.[0021] According to one embodiment of the present disclosure, the first barrier layer material may include silicon nitride, and/or the first barrier layer material may include silicon oxide, and/or the sacrificial layer material may include silicon nitride.
[0022] Согласно одному варианту осуществления настоящего раскрытия, травильный раствор может включать раствор фосфорной кислоты, температура травильного раствора может составлять от 100°С до 120°С, и/или концентрация травильного раствора может составлять от 40% до 60%.[0022] According to one embodiment of the present disclosure, the etching solution may include a phosphoric acid solution, the temperature of the etching solution may be from 100°C to 120°C, and/or the concentration of the etching solution may be from 40% to 60%.
[0023] Согласно одному варианту осуществления настоящего раскрытия, после операции, на которой часть жертвенного слоя, отличную от заполняющей части, зачищают и удаляют с использованием травильного раствора, способ изготовления структуры разрядной шины может дополнительно включать следующие этапы.[0023] According to one embodiment of the present disclosure, after an operation in which a portion of the sacrificial layer other than the fill portion is stripped and removed using an etching solution, a method for manufacturing a bit line structure may further include the following steps.
[0024] Удаляют открытый участок первого барьерного слоя.[0024] The exposed portion of the first barrier layer is removed.
[0025] Формируют второй барьерный слой на поверхности проводящего слоя разрядной шины и поверхности полупроводниковой подложки.[0025] A second barrier layer is formed on the surface of the conductive layer of the bit line and the surface of the semiconductor substrate.
[0026] Формируют второй защитный слой на поверхности второго барьерного слоя.[0026] A second protective layer is formed on the surface of the second barrier layer.
[0027] Согласно одному варианту осуществления настоящего раскрытия, зачистка и удаление жертвенного слоя с использованием травильного раствора включают следующие операции.[0027] According to one embodiment of the present disclosure, stripping and removing the sacrificial layer using an etching solution includes the following steps.
[0028] Выполняют предварительную зачистку поверхности жертвенного слоя с использованием разбавленного раствора фтористоводородной кислоты для удаления оксидного слоя с поверхности жертвенного слоя.[0028] Preliminary cleaning of the surface of the sacrificial layer is performed using a dilute solution of hydrofluoric acid to remove the oxide layer from the surface of the sacrificial layer.
[0029] И зачищают жертвенный слой с использованием раствора фосфорной кислоты для удаления части жертвенного слоя, отличной от заполняющей части.[0029] And the sacrificial layer is stripped using a phosphoric acid solution to remove a portion of the sacrificial layer other than the filling portion.
[0030] Согласно еще одному аспекту настоящего раскрытия, предложен способ изготовления полупроводниковой структуры. Этот способ изготовления полупроводниковой структуры может включать следующие операции.[0030] According to another aspect of the present disclosure, a method for manufacturing a semiconductor structure is provided. This method of manufacturing a semiconductor structure may include the following steps.
[0031] Обеспечивают полупроводниковую подложку и обеспечивают канавку в поверхности этой полупроводниковой подложки.[0031] A semiconductor substrate is provided and a groove is provided in the surface of the semiconductor substrate.
[0032] Формируют структуру разрядной шины на полупроводниковой подложке способом изготовления структуры разрядной шины, предложенным в настоящем раскрытии и упомянутым в вышеуказанных вариантах осуществления.[0032] A bit line structure is formed on the semiconductor substrate by the bit line structure manufacturing method proposed in the present disclosure and mentioned in the above embodiments.
[0033] Согласно одному варианту осуществления настоящего раскрытия, пассивирующая обработка может включать плазменную обработку. Пассивирующая обработка первого барьерного слоя может включать следующие операции.[0033] According to one embodiment of the present disclosure, the passivation treatment may include plasma treatment. Passivation treatment of the first barrier layer may include the following operations.
[0034] Выполняют предварительный нагрев камеры обработки в обрабатывающем оборудовании.[0034] The processing chamber in the processing equipment is preheated.
[0035] Размещают в камере обработки полупроводниковую структуру со сформированным на ней первым барьерным слоем.[0035] A semiconductor structure with a first barrier layer formed on it is placed in the processing chamber.
[0036] Вводят реакционную среду, и поверхность первого барьерного слоя подвергают плазменной обработке.[0036] The reaction medium is introduced and the surface of the first barrier layer is subjected to plasma treatment.
[0037] Охлаждают камеру обработки.[0037] Cool the processing chamber.
[0038] И извлекают полупроводниковую структуру.[0038] And the semiconductor structure is extracted.
[0039] Согласно еще одному варианту осуществления настоящего раскрытия, предложена полупроводниковая структура. Полупроводниковая структура может включать полупроводниковую подложку, проводящий слой разрядной шины и отделяющий слой заглушки разрядной шины. В поверхности полупроводниковой подложки может быть обеспечена канавка. Проводящий слой разрядной шины может быть частично расположен в канавке в поверхности полупроводниковой подложки. Отделяющий слой заглушки разрядной шины может заполнять канавку. Отделяющий слой заглушки разрядной шины может включать первый защитный слой, первый барьерный слой, подвергнутый пассивирующей обработке, и заполняющую часть.[0039] According to yet another embodiment of the present disclosure, a semiconductor structure is provided. The semiconductor structure may include a semiconductor substrate, a conductive bit line layer, and a bit line stub separating layer. A groove may be provided in the surface of the semiconductor substrate. The conductive layer of the bit line may be partially located in a groove in the surface of the semiconductor substrate. The separating layer of the bit line plug may fill the groove. The separating layer of the bit line plug may include a first protective layer, a first barrier layer subjected to passivation treatment, and a filler portion.
[0040] Согласно одному варианту осуществления настоящего раскрытия, первый защитный слой может иметь толщину в диапазоне от 1 нм до 3 нм, и/или первый барьерный слой может иметь толщину в диапазоне от 2 нм до 8 нм.[0040] According to one embodiment of the present disclosure, the first protective layer may have a thickness in the range of 1 nm to 3 nm, and/or the first barrier layer can have a thickness in the range of 2 nm to 8 nm.
[0041] Согласно одному варианту осуществления настоящего раскрытия, материал первого защитного слоя может включать нитрид кремния, и/или материал первого барьерного слоя может включать оксид кремния, и/или материал заполняющей части может включать нитрид кремния.[0041] According to one embodiment of the present disclosure, the first barrier layer material may include silicon nitride, and/or the first barrier layer material may include silicon oxide, and/or the filler material may include silicon nitride.
[0042] Согласно одному варианту осуществления настоящего раскрытия, первый барьерный слой, подвергнутый пассивирующей обработке, может включать структуру из двух пленочных слоев, которые могут представлять собой соответственно первый тонкопленочный слой, примыкающий к первому защитному слою, и второй тонкопленочный слой, расположенный на удалении от первого защитного слоя. Степень селективности травления заполняющей части по отношению ко второму тонкопленочному слою может быть больше, чем степень селективности травления заполняющей части по отношению к первому тонкопленочному слою.[0042] According to one embodiment of the present disclosure, the first barrier layer subjected to passivation treatment may include a structure of two film layers, which may respectively be a first thin film layer adjacent to the first protective layer and a second thin film layer located remote from the first protective layer. The degree of selectivity of etching of the filler portion with respect to the second thin film layer may be greater than the degree of selectivity of etching of the filler portion with respect to the first thin film layer.
[0043] Согласно одному варианту осуществления настоящего раскрытия, материал первого тонкопленочного слоя может включать оксид кремния, а материал второго тонкопленочного слоя может включать оксинитрид кремния.[0043] According to one embodiment of the present disclosure, the material of the first thin film layer may include silicon oxide, and the material of the second thin film layer may include silicon oxynitride.
[0044] Из вышеупомянутых технических решений можно понять, что способ изготовления структуры разрядной шины, предложенный в настоящем раскрытии, имеет следующие преимущества и положительные эффекты.[0044] From the above-mentioned technical solutions, it can be understood that the method of manufacturing a bit line structure proposed in the present disclosure has the following advantages and positive effects.
[0045] Селективность травильного раствора для жертвенного слоя по отношению к первому барьерному слою увеличивается в результате выполнения пассивирующей обработки первого барьерного слоя, так что обеспечивается невозможность повреждения проводящего слоя в первом барьерном слое при очистке и удалении жертвенного слоя с использованием травильного раствора. Кроме того, благодаря достижению вышеуказанных эффектов, в настоящем раскрытии, в отличие от предшествующего уровня техники, отсутствует необходимость добавления активного вещества в травильный раствор. Следовательно, процесс очистки согласно настоящему раскрытию является сравнительно простым и не будет влиять на выход годной продукции. В дополнение, настоящее раскрытие способно обеспечить качество заполнения канавки без увеличения толщины первого барьерного слоя, что дополнительно удовлетворяет конструктивным требованиям по оптимизации и утонению критических размеров полупроводниковой продукции.[0045] The selectivity of the etching solution for the sacrificial layer with respect to the first barrier layer is increased by performing a passivation treatment on the first barrier layer so that the conductive layer in the first barrier layer cannot be damaged when the sacrificial layer is cleaned and removed using the etching solution. In addition, due to the achievement of the above effects, in the present disclosure, unlike the prior art, there is no need to add an active substance to the etching solution. Therefore, the purification process according to the present disclosure is relatively simple and will not affect product yield. In addition, the present disclosure is capable of achieving trench fill quality without increasing the thickness of the first barrier layer, which further satisfies design requirements for optimizing and thinning critical dimensions of semiconductor products.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙBRIEF DESCRIPTION OF THE DRAWINGS
[0046] На ФИГ. 1 схематически показана конфигурация полупроводниковой структуры на одной операции существующего способа изготовления структуры разрядной шины.[0046] In FIG. 1 schematically shows the configuration of a semiconductor structure in one operation of an existing method for manufacturing a bit line structure.
[0047] На ФИГ. 2 показан увеличенный сравнительный чертеж частичной конфигурации структуры разрядной шины, показанной на ФИГ. 1, до и после травления и удаления жертвенного слоя.[0047] In FIG. 2 is an enlarged comparative drawing of a partial configuration of the bit line structure shown in FIG. 1, before and after etching and removal of the sacrificial layer.
[0048] На ФИГ. 3 схематически показана конфигурация полупроводниковой структуры на одной операции способа изготовления структуры разрядной шины, показанной в иллюстративном примере.[0048] In FIG. 3 schematically shows the configuration of a semiconductor structure in one step of the method for manufacturing the bit line structure shown in the illustrative example.
[0049] На ФИГ. 4 показан увеличенный схематический чертеж одной структуры разрядной шины полупроводниковой структуры на одной операции способа изготовления структуры разрядной шины, показанной в иллюстративном примере.[0049] In FIG. 4 is an enlarged schematic drawing of one bit line structure of the semiconductor structure in one step of the method for manufacturing the bit line structure shown in the illustrative example.
[0050] На ФИГ. 5 показан увеличенный схематический чертеж одной структуры разрядной шины полупроводниковой структуры на одной операции способа изготовления структуры разрядной шины, показанной в иллюстративном примере.[0050] In FIG. 5 is an enlarged schematic drawing of one bit line structure of the semiconductor structure in one step of the method for manufacturing the bit line structure shown in the illustrative example.
[0051] На ФИГ. 6 показан увеличенный схематический чертеж одной структуры разрядной шины полупроводниковой структуры на одной операции способа изготовления структуры разрядной шины, показанной в иллюстративном примере.[0051] In FIG. 6 is an enlarged schematic drawing of one bit line structure of the semiconductor structure in one operation of the method for manufacturing the bit line structure shown in the illustrative example.
[0052] На ФИГ. 7 показан увеличенный схематический чертеж одной структуры разрядной шины полупроводниковой структуры на одной операции способа изготовления структуры разрядной шины, показанной в иллюстративном примере.[0052] In FIG. 7 is an enlarged schematic drawing of one bit line structure of the semiconductor structure in one step of the method for manufacturing the bit line structure shown in the illustrative example.
[0053] На ФИГ. 8 показан увеличенный схематический чертеж одной структуры разрядной шины полупроводниковой структуры на одной операции способа изготовления структуры разрядной шины, показанной в иллюстративном примере.[0053] In FIG. 8 is an enlarged schematic drawing of one bit line structure of the semiconductor structure in one operation of the method for manufacturing the bit line structure shown in the illustrative example.
[0054] На сопроводительных чертежах используются следующие ссылочные номера.[0054] The following reference numbers are used in the accompanying drawings.
[0055] 111: канавка;[0055] 111: groove;
[0056] 120: проводящий слой;[0056] 120: conductive layer;
[0057] 121: травильное повреждение;[0057] 121: etching damage;
[0058] 130: защитный слой;[0058] 130: protective layer;
[0059] 140: барьерный слой;[0059] 140: barrier layer;
[0060] 150: жертвенный слой;[0060] 150: sacrificial layer;
[0061] 210: полупроводниковая подложка;[0061] 210: semiconductor substrate;
[0062] 211: канавка;[0062] 211: groove;
[0063] 220: проводящий слой разрядной шины;[0063] 220: bit line conductive layer;
[0064] 221: металлический слой;[0064] 221: metal layer;
[0065] 222: заглушка битовой шины;[0065] 222: bit line stub;
[0066] 223: нитрид титана;[0066] 223: titanium nitride;
[0067] 230: первый защитный слой;[0067] 230: first protective layer;
[0068] 240: первый барьерный слой;[0068] 240: first barrier layer;
[0069] 241: первый тонкопленочный слой;[0069] 241: first thin film layer;
[0070] 242: второй тонкопленочный слой;[0070] 242: second thin film layer;
[0071] 250: жертвенный слой;[0071] 250: sacrificial layer;
[0072] 251: заполняющая часть;[0072] 251: filling part;
[0073] 260: отделяющий слой заглушки разрядкой шины.[0073] 260: separating layer of the plug by bus discharge.
ОСУЩЕСТВЛЕНИЕ ИЗОБРЕТЕНИЯIMPLEMENTATION OF THE INVENTION
[0074] Иллюстративные варианты осуществления будут далее описаны более всесторонне со ссылкой на сопроводительные чертежи. Тем не менее, иллюстративные варианты осуществления могут быть воплощены в различных формах, и они не должны рассматриваться как ограниченные вариантами осуществления, изложенными в данном документе. Вместо этого данные варианты осуществления представлены для того, чтобы настоящее описание было исчерпывающим и полным, и идеи приведенных в качестве примера вариантов осуществления были полностью доведены до специалистов в данной области техники. Одинаковые ссылочные номера на чертежах относятся к одинаковым или схожим структурам. Их повторное подробное описание будет опущено.[0074] Exemplary embodiments will now be described in more detail with reference to the accompanying drawings. However, the illustrative embodiments may be embodied in various forms and should not be construed as limited to the embodiments set forth herein. Instead, these embodiments are presented to ensure that the present description is thorough and complete and that the concepts of the exemplary embodiments are fully conveyed to those skilled in the art. Like reference numbers in the drawings refer to the same or similar structures. Their repeated detailed description will be omitted.
[0075] Обратимся к ФИГ. 3-8, на которых соответственно и репрезентативно показаны схематические чертежи полупроводниковой структуры на различных операциях способа изготовления структуры разрядной шины, предложенного в настоящем раскрытии. В иллюстративном примере способ изготовления структуры разрядной шины, предложенный в настоящем раскрытии, описан на примере изготовления разрядной шины, применяемой для DRAM. Специалистам в данной области техники легко понять, что различные модификации, добавления, замены, исключения или другие изменения могут быть внесены в следующие конкретные примеры с целью применения соответствующих конструкций по настоящему раскрытию к способам изготовления полупроводниковых структур других типов, которые, тем не менее, находятся в рамках принципа способа изготовления структуры разрядной шины, предложенного в настоящем раскрытии.[0075] Referring to FIG. 3-8, which respectively and representatively show schematic drawings of a semiconductor structure at various operations of the method for manufacturing a bit line structure proposed in the present disclosure. In an illustrative example, the method for manufacturing a bit line structure proposed in the present disclosure is described using the example of manufacturing a bit line used for DRAM. Those skilled in the art will readily appreciate that various modifications, additions, substitutions, deletions, or other changes may be made to the following specific examples in order to apply the corresponding designs of the present disclosure to methods for making other types of semiconductor structures that are nevertheless within the principle of the method for manufacturing a bit line structure proposed in the present disclosure.
[0076] Как показано на ФИГ. 3-8, в данном примере способ изготовления структуры разрядной шины, предложенный в настоящем раскрытии, включает следующие операции.[0076] As shown in FIG. 3-8, in this example, the method for manufacturing a bit line structure proposed in the present disclosure includes the following steps.
[0077] Формируют проводящий слой 220 разрядной шины на поверхности полупроводниковой подложки 210. Частично размещают проводящий слой 220 разрядной шины в канавке 211 в поверхности полупроводниковой подложки 210.[0077] A bit line conductive layer 220 is formed on the surface of the semiconductor substrate 210. The bit line conductive layer 220 is partially positioned in a groove 211 in the surface of the semiconductor substrate 210.
[0078] Формируют первый защитный слой 230 на поверхности проводящего слоя 210 разрядной шины и поверхности полупроводниковой подложки 230.[0078] A first protective layer 230 is formed on the surface of the conductive layer 210 of the bit line and the surface of the semiconductor substrate 230.
[0079] Формируют первый барьерный слой 240 на поверхности первого защитного слоя 230.[0079] A first barrier layer 240 is formed on the surface of the first protective layer 230.
[0080] Подвергают пассивирующей обработке поверхность первого барьерного слоя 240.[0080] The surface of the first barrier layer 240 is subjected to passivation treatment.
[0081] Формируют жертвенный слой 250 на поверхности первого барьерного слоя 240. В жертвенном слое 250 обеспечивают заполняющую часть 251, которая заполняет канавку 211. Зачищают и удаляют часть жертвенного слоя 250, отличную от заполняющей части 251, с использованием травильного раствора.[0081] A sacrificial layer 250 is formed on the surface of the first barrier layer 240. A filler portion 251 is provided in the sacrificial layer 250, which fills the groove 211. A portion of the sacrificial layer 250 other than the filler portion 251 is stripped and removed using an etching solution.
[0082] На этом изготовление полупроводниковой разрядной шины в основном завершают.[0082] At this point, the manufacture of the semiconductor bit bus is essentially completed.
[0083] Благодаря вышеуказанному техническому решению, повышается селективность травления травильным раствором жертвенного слоя 250 по отношению к первому барьерному слою 240 в результате выполнения пассивирующей обработки первого барьерного слоя 240, так что обеспечивается невозможность повреждения проводящего слоя 220 в первом барьерном слое 240 при зачистке и удалении жертвенного слоя 250 с использованием травильного раствора. Кроме того, в отличие от предшествующего уровня техники, настоящее раскрытие не требует ни добавления активного вещества в травильный раствор, ни увеличения толщины первого барьерного слоя 240.[0083] Thanks to the above technical solution, the selectivity of the etching solution of the sacrificial layer 250 in relation to the first barrier layer 240 is increased as a result of the passivation treatment of the first barrier layer 240, so that the conductive layer 220 in the first barrier layer 240 cannot be damaged during stripping and removal sacrificial layer 250 using an etching solution. Additionally, unlike the prior art, the present disclosure does not require either adding an active agent to the etching solution or increasing the thickness of the first barrier layer 240.
[0084] В конкретном случае, на ФИГ. 3 конкретно показана полупроводниковая слоистая структура, которая может использоваться в качестве типичного примера полупроводниковой структуры на операции «формирования проводящего слоя 220 разрядной шины» в данном примере. Обеспечивают канавку 211 в поверхности полупроводниковой подложки 210. Формируют проводящий слой 220 разрядной шины в канавке 211 в поверхности полупроводниковой подложки 210, и этот проводящий слой 220 разрядной шины включает металлический слой 221 и заглушку 222 разрядной шины и может дополнительно включать слой покрытия из нитрида титана 223 (TiN) и нитрида кремния. Формируют заглушку 222 разрядной шины в канавке 211 в поверхности полупроводниковой подложки 210. Формируют слой нитрида титана 223 на заглушке 222 разрядной шины. Формируют металлический слой 221 на слое нитрида титана 223. Дополнительно формируют слой нитрида кремния на металлическом слое 221.[0084] In the specific case of FIG. 3 specifically shows a semiconductor layer structure, which can be used as a typical example of the semiconductor structure in the operation of "forming the conductive layer 220 of the bit line" in this example. A groove 211 is provided in the surface of the semiconductor substrate 210. A bit line conductive layer 220 is formed in the groove 211 in the surface of the semiconductor substrate 210, and the bit line conductive layer 220 includes a metal layer 221 and a bit line plug 222 and may further include a titanium nitride coating layer 223 (TiN) and silicon nitride. A bit line plug 222 is formed in a groove 211 in the surface of the semiconductor substrate 210. A titanium nitride layer 223 is formed on the bit line plug 222. A metal layer 221 is formed on the titanium nitride layer 223. Additionally, a silicon nitride layer is formed on the metal layer 221.
[0085] В конкретном случае, на ФИГ. 4 конкретно показана увеличенная слоистая структура полупроводниковой разрядной шины, которая может использоваться в качестве типичного примера разрядной шины на операции «формирования первого защитного слоя 230» в данном примере. Формируют первый защитный слой 230 разрядной шины на поверхности проводящего слоя 220 и поверхности полупроводниковой подложки 210 (часть без проводящего слоя 220 разрядной шины). Иначе говоря, формируют первый защитный слой 230 как на стенке, так и на той часте дна канавки 211, где нет проводящего слоя 220 разрядной шины (заглушки 222 разрядной шины).[0085] In the specific case of FIG. 4 specifically shows an enlarged layered structure of a semiconductor bit line, which can be used as a typical example of a bit line in the operation of "forming the first protective layer 230" in this example. A first protective layer 230 of the bit line is formed on the surface of the conductive layer 220 and the surface of the semiconductor substrate 210 (the part without the conductive layer 220 of the bit line). In other words, a first protective layer 230 is formed both on the wall and on that portion of the bottom of the groove 211 where there is no conductive bit line layer 220 (bit line cap 222).
[0086] В предпочтительном варианте в данном примере на операции «формирования первого защитного слоя 230» толщина первого защитного слоя 230 может предпочтительно составлять от 1 нм до 3 нм, например 1 нм, 1,5 нм, 2 нм и 3 нм. В других примерах толщина первого защитного слоя 230 может составлять меньше 1 нм, или она может составлять больше 3 нм, например 0,8 нм, 4 нм и 5 нм, без ограничения данным примером.[0086] Preferably in this example, in the step of "forming the first protective layer 230", the thickness of the first protective layer 230 may preferably be from 1 nm to 3 nm, such as 1 nm, 1.5 nm, 2 nm and 3 nm. In other examples, the thickness of the first protective layer 230 may be less than 1 nm, or it may be greater than 3 nm, such as 0.8 nm, 4 nm, and 5 nm, without limitation to this example.
[0087] В предпочтительном варианте в данном примере на операции «формирования первого защитного слоя 230» материал первого защитного слоя 230 может предпочтительно включать нитрид кремния. На операции «формирования жертвенного слоя 250» материал жертвенного слоя 250 предпочтительно может также включать нитрид кремния. Для удобства различения, когда слой нитрида кремния служит в качестве первого защитного слоя 230, он может именоваться внутренним SiN, а когда слой нитрида кремния служит в качестве жертвенного слоя 250, он может именоваться внешним SiN.[0087] In a preferred embodiment in this example, in the step of "forming the first protective layer 230", the material of the first protective layer 230 may preferably include silicon nitride. In the "forming sacrificial layer 250" step, the material of the sacrificial layer 250 may preferably also include silicon nitride. For ease of distinction, when the silicon nitride layer serves as the first protective layer 230, it may be referred to as internal SiN, and when the silicon nitride layer serves as the sacrificial layer 250, it may be referred to as external SiN.
[0088] В конкретном случае, на ФИГ. 5 конкретно показана увеличенная слоистая структура полупроводниковой разрядной шины, которая может использоваться в качестве типичного примера разрядной шины на этапе «формирования первого барьерного слоя 240» в данном примере. Формируют первый барьерный слой 240 на поверхности первого защитного слоя 230. Иначе говоря, формируют первый защитный слой 230 и первый барьерный слой 240 как на стенке канавки 211, так и на части ее дна, не имеющем проводящего слоя 220 разрядной шины (заглушки 222 разрядной шины). В данном примере материал первого барьерного слоя 240 может включать, без ограничения, оксид кремния.[0088] In the specific case of FIG. 5 specifically shows an enlarged layered structure of a semiconductor bit line, which can be used as a typical example of a bit line in the "forming the first barrier layer 240" step in this example. A first barrier layer 240 is formed on the surface of the first protective layer 230. In other words, a first protective layer 230 and a first barrier layer 240 are formed both on the wall of the groove 211 and on the part of its bottom that does not have a conductive bit line layer 220 (bit line stubs 222 ). In this example, the material of the first barrier layer 240 may include, but is not limited to, silicon oxide.
[0089] В конкретном случае, на ФИГ. 6 конкретно показана увеличенная слоистая структура полупроводниковой разрядной шины, которая может использоваться в качестве типичного примера структуры разрядной шины на операции «пассивирующей обработки» в данном примере. Эта операция состоит в том, что подвергают пассивирующей обработке поверхность первого барьерного слоя 240 после формирования первого барьерного слоя 240 на поверхности первого защитного слоя 230.[0089] In the specific case of FIG. 6 specifically shows an enlarged view of a layered structure of a semiconductor bit line, which can be used as a typical example of a bit line structure in a passivation operation in this example. This operation consists of subjecting the surface of the first barrier layer 240 to a passivation treatment after the first barrier layer 240 is formed on the surface of the first protective layer 230.
[0090] В предпочтительном варианте в данном примере на операции «пассивирующей обработки» эта пассивирующая обработка, выполняемая на первом барьерном слое 240, может предпочтительно включать плазменную обработку. Кроме того, плазменная обработка может предпочтительно представлять собой азотную плазменную обработку. В других примерах пассивирующая обработка, выполняемая на первом барьерном слое 240, может также использовать другие пассивирующие процессы или их комбинации, например ионную имплантацию и термическую окислительную обработку, без ограничения данным примером.[0090] In a preferred embodiment in this example, in a "passivation treatment" step, the passivation treatment performed on the first barrier layer 240 may preferably include a plasma treatment. In addition, the plasma treatment may preferably be a nitrogen plasma treatment. In other examples, the passivation treatment performed on the first barrier layer 240 may also use other passivation processes or combinations thereof, such as ion implantation and thermal oxidation treatment, without limitation to this example.
[0091] В предпочтительном варианте как показано на ФИГ. 6, в данном примере на операции «пассивирующей обработки» поверхность первого барьерного слоя 240 в основном включает структуру из двух пленочных слоев после пассивирующей обработки. Для удобства понимания и описания, два пленочных слоя этой структуры соответственно определены как первый тонкопленочный слой 241 и второй тонкопленочный слой 242 в настоящем описании. Первый тонкопленочный слой 241 примыкает к первому защитному слою 230, а второй тонкопленочный слой 242 расположен на удалении от первого защитного слоя 230 (т.е. примыкает к жертвенному слою 250, формируемому в последующем процессе). Исходя из этого, первый тонкопленочный слой 241 может также пониматься как слоистая структура, которая в основном сохраняет те же самые свойства и состояние, что и первый барьерный слой 240, не подвергнутый пассивирующей обработке, а второй тонкопленочный слой 242 представляет собой слой с измененными свойствами и состоянием по сравнению с первым барьерным слоем 240, не подвергнутым пассивирующей обработке. Описанное выше изменение второго тонкопленочного слоя 242 включает тот факт, что селективность травления жертвенного слоя 250 по отношению ко второму тонкопленочному слою 242 составляет больше, чем селективность травления временного слоя 250 по отношению к первому тонкопленочному слою 241. Иначе говоря, селективность травления жертвенного слоя 250 по отношению к первому барьерному слою 240 повышается после того, как первый барьерный слой 240 подвергнут пассивирующей обработке. В других примерах, основанных на пассивирующей обработке других типов, первый барьерный слой 240 также может образовывать структуру из двух или более тонкопленочных слоев. Селективность травления жертвенного слоя 250 по отношению к по меньшей мере одному слою тонкопленочной структуры первого барьерного слоя 240 составляет больше, чем селективность травления жертвенного слоя 250 по отношению к другим слоям тонкопленочных структур. В качестве альтернативы, первый барьерный слой 240, подвергнутый пассивирующей обработке, также может сохранять структуру в виде одного тонкопленочного слоя, и селективность травления жертвенного слоя 250 по отношению к первому барьерному слою 240 после обработки будет составлять выше, чем селективность травления жертвенного слоя 250 по отношению к первому барьерному слою 240 до обработки. Иначе говоря, первый барьерный слой 240 может образовывать различные возможные слоистые тонкопленочные структуры после пассивирующей обработки, и селективность травления жертвенного слоя 250 по отношению к первому барьерному слою 240 повышается после того, как первый барьерный слой 240 подвергнут пассивирующей обработке.[0091] In a preferred embodiment, as shown in FIG. 6, in this example, in the "passivation treatment" operation, the surface of the first barrier layer 240 generally includes a structure of two film layers after the passivation treatment. For convenience of understanding and description, two film layers of this structure are respectively defined as the first thin film layer 241 and the second thin film layer 242 in the present description. The first thin film layer 241 is adjacent to the first protective layer 230, and the second thin film layer 242 is located remote from the first protective layer 230 (ie, adjacent to the sacrificial layer 250 formed in the subsequent process). Based on this, the first thin film layer 241 can also be understood as a layered structure that essentially retains the same properties and condition as the first barrier layer 240 without undergoing passivation treatment, and the second thin film layer 242 is a layer with modified properties and condition compared to the first barrier layer 240 not subjected to passivation treatment. The above-described variation of the second thin film layer 242 includes the fact that the etch selectivity of the sacrificial layer 250 with respect to the second thin film layer 242 is greater than the etch selectivity of the temporary layer 250 with respect to the first thin film layer 241. In other words, the etch selectivity of the sacrificial layer 250 with respect to relative to the first barrier layer 240 is increased after the first barrier layer 240 is subjected to a passivation treatment. In other examples based on other types of passivation treatments, the first barrier layer 240 may also form a structure of two or more thin film layers. The etch selectivity of the sacrificial layer 250 with respect to at least one layer of the thin film structure of the first barrier layer 240 is greater than the etch selectivity of the sacrificial layer 250 with respect to other layers of the thin film structures. Alternatively, the first barrier layer 240 subjected to passivation treatment may also retain the structure as a single thin film layer, and the etch selectivity of the sacrificial layer 250 to the first barrier layer 240 after treatment will be greater than the etch selectivity of the sacrificial layer 250 to to the first barrier layer 240 before processing. In other words, the first barrier layer 240 can form various possible layered thin film structures after the passivation treatment, and the etch selectivity of the sacrificial layer 250 with respect to the first barrier layer 240 is increased after the first barrier layer 240 is subjected to the passivation treatment.
[0092] Например, исходя из того, что материал первого барьерного слоя 240 включает оксид кремния, и в то же самое время исходя из технического решения, согласно которому пассивирующая обработка включает плазменную обработку с помощью N2, в настоящем варианте осуществления материал второго тонкопленочного слоя 242 включает оксинитрид кремния после того, как оксид кремния подвергнут азотной плазменной обработке. Соответственно, если взять в качестве примера материал жертвенного слоя 250, включающего нитрид кремния, то селективность травления нитрида кремния по отношению к оксинитриду кремния составляет выше, чем селективность травления нитрида кремния по отношению к оксиду кремния, то есть селективность травления жертвенного слоя 250 по отношению к первому барьерному слою 240 повышается после того, как первый барьерный слой 240 подвергнут азотной плазменной обработке.[0092] For example, based on the fact that the material of the first barrier layer 240 includes silicon oxide, and at the same time based on the technical solution that the passivation treatment includes plasma treatment with N 2 , in the present embodiment, the material of the second thin film layer 242 includes silicon oxynitride after the silicon oxide has been subjected to nitrogen plasma treatment. Accordingly, taking as an example the material of the sacrificial layer 250 including silicon nitride, the etch selectivity of silicon nitride with respect to silicon oxynitride is higher than the etch selectivity of silicon nitride with respect to silicon oxide, that is, the etch selectivity of the sacrificial layer 250 with respect to the first barrier layer 240 is increased after the first barrier layer 240 is subjected to nitrogen plasma treatment.
[0093] В предпочтительном варианте в данном примере на операции «формирования первого защитного слоя 240» толщина первого защитного слоя 240 может предпочтительно составлять от 2 нм до 8 нм, например 2 нм, 3 нм, 4 нм и 5 нм. В других примерах толщина первого защитного слоя 240 также может составлять меньше 2 нм, например 1 нм и 1,5 нм, без ограничения данным примером. Следует отметить, что селективность травления жертвенного слоя 250, сформированного в более позднем процессе, по отношению к первому барьерному слою 240 повышается, поскольку в настоящем раскрытии используется технологический этап выполнения пассивирующей обработки первого барьерного слоя 240. Следовательно, при одинаковых условиях травления (например, при одинаковых температуре и концентрации травильного раствора и времени очистки), требуемая толщина первого барьерного слоя 240, сформированного согласно настоящему раскрытию, составляет меньше, чем требуемая толщина барьерного слоя, сформированного с помощью предшествующего уровня техники, если необходимо достичь такого же эффекта удаления посредством травления. Иначе говоря, предпочтительный диапазон толщины первого барьерного слоя 240 в данном примере фактически не может быть реализован с помощью предшествующего уровня техники, в отличие от простого выбора численного диапазона.[0093] Preferably in this example, in the step of "forming the first protective layer 240", the thickness of the first protective layer 240 may preferably be from 2 nm to 8 nm, for example 2 nm, 3 nm, 4 nm and 5 nm. In other examples, the thickness of the first protective layer 240 may also be less than 2 nm, such as 1 nm and 1.5 nm, without limitation to this example. It should be noted that the selectivity of etching of the sacrificial layer 250 formed in a later process with respect to the first barrier layer 240 is increased since the present disclosure uses the process step of performing a passivation treatment of the first barrier layer 240. Therefore, under the same etching conditions (e.g., temperature and concentration of the etching solution and cleaning time), the required thickness of the first barrier layer 240 formed according to the present disclosure is less than the required thickness of the barrier layer formed using the prior art if the same removal effect by etching is to be achieved. In other words, the preferred thickness range of the first barrier layer 240 in this example cannot actually be achieved using the prior art, as opposed to simply selecting a numerical range.
[0094] В предпочтительном варианте исходя из того, что пассивирующая обработка включает плазменную обработку, в данном примере на операции «пассивирующей обработки» пассивирующая обработка, выполняемая на первом барьерном слое 240, может предпочтительно включать следующие операции.[0094] Preferably, based on the fact that the passivation treatment includes plasma treatment, in this example, in the "passivation treatment" step, the passivation treatment performed on the first barrier layer 240 may preferably include the following steps.
[0095] Предварительно нагревают камеру обработки.[0095] The treatment chamber is preheated.
[0096] Размещают в камере обработки полупроводниковую структуру со сформированным на ней барьерным слоем 240.[0096] A semiconductor structure with a barrier layer 240 formed on it is placed in the processing chamber.
[0097] Вводят реакционную среду и подвергают поверхность барьерного слоя 240 плазменной обработке.[0097] The reaction medium is introduced and the surface of the barrier layer 240 is subjected to plasma treatment.
[0098] Охлаждают камеру обработки.[0098] Cool the processing chamber.
[0099] В завершение, извлекают полупроводниковую структуру.[0099] Finally, the semiconductor structure is extracted.
[00100] В дополнение, при плазменной обработке первого барьерного слоя 240 может предпочтительно использоваться обрабатывающее оборудование, такое как устройство для плазменной обработки поверхности. В этом случае размещают полупроводниковую структуру в камере обработки устройства для плазменной обработки поверхности, причем предварительно нагревают камеру обработки перед тем, как полупроводниковая структура будет размещена в камере обработки. После того, как полупроводниковая структура размещена в предварительно нагретой камере обработки, вводят реакционную среду (например, азот) в камеру обработки и подвергают поверхность первого барьерного слоя 240 полупроводниковой структуры плазменной обработке с использованием указанной реакционной среды. После завершения обработки охлаждают камеру обработки, в которой размещена полупроводниковая структура. В завершение, извлекают охлажденную полупроводниковую структуру из камеры обработки. В других примерах, на операции «пассивирующей обработки» возможен гибкий выбор конкретных этапов и процессов пассивирующей обработки, когда используются процессы плазменной обработки других типов или пассивирующие процессы других типов, без ограничения данным примером.[00100] In addition, when plasma treating the first barrier layer 240, processing equipment such as a plasma surface treatment device may preferably be used. In this case, the semiconductor structure is placed in the processing chamber of the device for plasma surface treatment, and the processing chamber is preheated before the semiconductor structure is placed in the processing chamber. After the semiconductor structure is placed in the preheated processing chamber, a reaction medium (eg, nitrogen) is introduced into the processing chamber and the surface of the first barrier layer 240 of the semiconductor structure is subjected to plasma treatment using the reaction medium. After completion of the processing, the processing chamber in which the semiconductor structure is located is cooled. Finally, the cooled semiconductor structure is removed from the processing chamber. In other examples, a "passivation treatment" operation may flexibly select specific passivation treatment steps and processes when other types of plasma treatment processes or other types of passivation processes are used, without limitation to this example.
[00101] В конкретном случае, на ФИГ. 7 конкретно показана увеличенная слоистая структура полупроводниковой разрядной шины, которая может использоваться в качестве типичного примера разрядной шины на операции «формирования жертвенного барьерного слоя 250» в данном примере. Формируют жертвенный слой 250 на поверхности первого барьерного слоя 240 после того, как он подвергнут пассивирующей обработке. В дополнение, заполняющую часть 251 жертвенного слоя 250 заполняет канавку 211 (ее часть без первого защитного слоя 230 или первого барьерного слоя 240). Иначе говоря, последовательно формируют первый защитный слой 230 и первый барьерный слой 240 на стенке полости канавки 211 и на части дна канавки, не имеющей проводящего слоя 220 разрядной шины (заглушки 222 разрядной шины), а остаток полости канавки для указанной части заполняют жертвенным слоем 250 (заполняющей частью 251). В соответствии с этим, формируют отделяющие слои 260 заглушки разрядной шины в канавках 211 с двух сторон заглушки 222 разрядной шины полупроводниковой структуры. Отделяющий слой 260 заглушки разрядной шины включает первый защитный слой 230, первый барьерный слой 240 и неудаленный участок жертвенного слоя 250 (заполняющая часть 251). В данном примере материал жертвенного слоя 250 может включать, без ограничения, нитрид кремния (если же материал первого защитного слоя 230 также включает нитрид кремния, то нитрид кремния жертвенного слоя 250 представляет собой внешний SiN).[00101] In the specific case of FIG. 7 specifically shows an enlarged layered structure of a semiconductor bit line, which can be used as an exemplary example of the bit line in the operation of "forming the sacrificial barrier layer 250" in this example. A sacrificial layer 250 is formed on the surface of the first barrier layer 240 after it has been subjected to passivation treatment. In addition, the filling portion 251 of the sacrificial layer 250 fills the groove 211 (the portion thereof without the first protective layer 230 or the first barrier layer 240). In other words, the first protective layer 230 and the first barrier layer 240 are sequentially formed on the wall of the groove cavity 211 and on the part of the groove bottom that does not have a conductive bit line layer 220 (bit line plugs 222), and the remainder of the groove cavity for the specified part is filled with a sacrificial layer 250 (filling part 251). Accordingly, bit line plug separating layers 260 are formed in the grooves 211 on both sides of the bit line plug 222 of the semiconductor structure. The bit line cap separating layer 260 includes a first protective layer 230, a first barrier layer 240, and an unremoved portion of the sacrificial layer 250 (fill portion 251). In this example, the material of the sacrificial layer 250 may include, but is not limited to, silicon nitride (if the material of the first protective layer 230 also includes silicon nitride, then the silicon nitride of the sacrificial layer 250 is the outer SiN).
[00102] В дополнение, подвергают пассивирующей обработке первый барьерный слой 240 перед формированием жертвенного слоя 250 по настоящему раскрытию для повышения селективности травления жертвенного слоя 250 по отношению к первому барьерному слою 240. В частности, вышеупомянутая селективность травления может быть определена как отношение скорости травления травильным раствором первого из двух элементов к скорости травления травильным раствором второго из двух элементов при одних и тех же условиях травления. Соответственно, «селективность травления жертвенного слоя 250 по отношению к первому барьерному слою 240» представляет собой отношение скорости травления травильным раствором жертвенного слоя 250 к скорости травления травильным раствором первого барьерного слоя 240. В дополнение, увеличение указанного отношения эквивалентно более высокой скорости травления травильным раствором жертвенного слоя 250 при тех же самых условиях травления. Следовательно, на последующей операции травления и зачистки, на которой «выполняют травление и удаление жертвенного слоя 250», настоящее раскрытие обеспечивает возможность зачистки и удаления жертвенного слоя 250 и возможность уменьшения или предотвращения травления первого барьерного слоя 240 с тем, чтобы защитить первый защитный слой 230 (обычно включающий тот же материал, что и жертвенный слой 250, например нитрид кремния) внутри первого барьерного слоя 240 от травления и удаления, таким образом защищая проводящий слой 220 разрядной шины внутри первого защитного слоя 230 от повреждения из-за травления.[00102] In addition, the first barrier layer 240 is subjected to a passivation treatment before forming the sacrificial layer 250 of the present disclosure to increase the etch selectivity of the sacrificial layer 250 with respect to the first barrier layer 240. Specifically, the above etch selectivity can be defined as the ratio of the etch rate of the etchant solution of the first of the two elements to the rate of etching by the etching solution of the second of the two elements under the same etching conditions. Accordingly, the "etch selectivity of the sacrificial layer 250 relative to the first barrier layer 240" is the ratio of the etch rate of the sacrificial layer 250 to the etch rate of the first barrier layer 240. In addition, an increase in this ratio is equivalent to a higher etch rate of the sacrificial layer 240. layer 250 under the same etching conditions. Therefore, in a subsequent etching and stripping operation in which the sacrificial layer 250 is “etched and removed,” the present disclosure provides the ability to strip and remove the sacrificial layer 250 and the ability to reduce or prevent etching of the first barrier layer 240 so as to protect the first protective layer 230 (typically including the same material as the sacrificial layer 250, such as silicon nitride) within the first barrier layer 240 from etching and removal, thereby protecting the conductive bit line layer 220 within the first protective layer 230 from damage due to etching.
[00103] В конкретном случае, на ФИГ. 8 конкретно показана увеличенная слоистая структура полупроводниковой разрядной шины, которая может использоваться в качестве типичного примера структуры разрядной шины на операции «зачистки и удаления жертвенного слоя 250» в данном примере. На этой операции подвергают полупроводниковую структуру влажной зачистке с использованием травильного раствора после формирования временного слоя 250, так что часть жертвенного слоя 250, отличная от заполняющей части 251, удаляется травильным раствором. Соответственно, первый защитный слой 230, первый барьерный слой 240 и заполняющая часть 251 жертвенного слоя 250 по-прежнему полностью заполняют канавку 211 полупроводниковой структуры после зачистки и удаления жертвенного слоя 250, что в максимальной степени обеспечивает эффект предотвращения неисправностей, таких как короткое замыкание. На этом изготовление полупроводниковой разрядной шины в основном завершают.[00103] In the specific case of FIG. 8 specifically shows an enlarged view of the layered structure of a semiconductor bit line, which can be used as a typical example of the bit line structure for the stripping and removal of sacrificial layer 250 operation in this example. In this step, the semiconductor structure is wet stripped using an etching solution after the temporary layer 250 is formed, so that a portion of the sacrificial layer 250 other than the filler portion 251 is removed by the etching solution. Accordingly, the first protective layer 230, the first barrier layer 240 and the filling portion 251 of the sacrificial layer 250 still completely fill the groove 211 of the semiconductor structure after stripping and removing the sacrificial layer 250, which maximizes the effect of preventing malfunctions such as short circuits. At this point, the production of the semiconductor bit bus is basically completed.
[00104] В предпочтительном варианте в данном примере на операции «зачистки и удаления жертвенного слоя 250» травильный раствор может предпочтительно включать раствор фосфорной кислоты. В данном примере травильный раствор может быть также выбран из травильных жидкостей или растворов других типов, без ограничения данным примером.[00104] In a preferred embodiment in this example, in the "stripping and removal of sacrificial layer 250" operation, the etching solution may preferably include a phosphoric acid solution. In this example, the etching solution may also be selected from etching liquids or other types of solutions, without limitation to this example.
[00105] В предпочтительном варианте в данном примере на операции «зачистки и удаления жертвенного слоя 250» с использованием травильного раствора, включающего фосфорную кислоту, в качестве примера, температура травильного раствора может предпочтительносоставлять от 100°С до 120°С, например, 100°С, 105°С, 110°С и 120°С. В других примерах температура травильного раствора также может быть ниже 100°С, или она может быть выше 120°С, например 95°С, 125°С, 150°С и 160°С, без ограничения данным примером. Следует отметить, что селективность травления жертвенного слоя 250, формируемого в последующем процессе, по отношению к первому барьерному слою 240 повышается, поскольку в настоящем раскрытии используют технологический этап выполнения пассивирующей обработки первого барьерного слоя 240. Температура травильного раствора, используемого в настоящем раскрытии, составляет ниже, чем температура травильного раствора в предшествующем уровне техники, для достижения большей селективности травления. Разумеется, в других примерах по настоящему раскрытию может также использоваться температура травильного раствора, схожая с той, которая имеет место в предшествующем уровне техники. Иначе говоря, предпочтительный диапазон температуры травильного раствора в данном примере фактически не может быть реализован с помощью известного уровня техники, в отличие от простого выбора численного диапазона.[00105] In the preferred embodiment in this example, in the operation of "stripping and removing the sacrificial layer 250" using an etching solution including phosphoric acid, as an example, the temperature of the etching solution may preferably be from 100° C. to 120° C., for example, 100° C, 105°C, 110°C and 120°C. In other examples, the temperature of the etching solution may also be below 100°C, or it may be above 120°C, such as 95°C, 125°C, 150°C, and 160°C, without limitation to this example. It should be noted that the selectivity of etching of the sacrificial layer 250 formed in the subsequent process relative to the first barrier layer 240 is increased since the present disclosure uses the process step of performing a passivation treatment of the first barrier layer 240. The temperature of the etching solution used in the present disclosure is lower , than the temperature of the etching solution in the prior art, to achieve greater selectivity of etching. Of course, other examples of the present disclosure may also use an etching solution temperature similar to that found in the prior art. In other words, the preferred temperature range of the etching solution in this example cannot actually be realized using the prior art, as opposed to simply choosing a numerical range.
[00106] В предпочтительном варианте в данном примере на операции «зачистки и удаления жертвенного слоя 250» с использованием, в качестве примера, травильного раствора, включающего фосфорную кислоту, концентрация травильного раствора может предпочтительно составлять от 40% до 60%, например 40%, 45%, 50% и 60%. В других примерах концентрация травильного раствора может также составлять менее 40% или более 60%, например 38%, 65%, 70% и 85%, без ограничения данным примером. Следует отметить, что селективность травления временного слоя 250, формируемого в последующем процессе, по отношению к первому барьерному слою 240 повышается, поскольку в настоящем раскрытии используют технологический этап выполнения пассивирующей обработки первого барьерного слоя 240. Концентрация травильного раствора, используемого в настоящем раскрытии, может быть меньше, чем концентрация травильного раствора в предшествующем уровне техники, для достижения большей селективности травления. Разумеется, в других примерах по настоящему раскрытию может также использоваться концентрация травильного раствора, схожая с той, которая имеет место в предшествующем уровне техники. Иначе говоря, предпочтительный диапазон концентрации травильного раствора в данном примере фактически не может быть реализован с помощью известного уровня техники, в отличие от простого выбора численного диапазона.[00106] In the preferred embodiment in this example, in the operation of "stripping and removing the sacrificial layer 250" using, as an example, an etching solution including phosphoric acid, the concentration of the etching solution may preferably be from 40% to 60%, for example 40%, 45%, 50% and 60%. In other examples, the concentration of the etching solution may also be less than 40% or more than 60%, such as 38%, 65%, 70% and 85%, without limitation to this example. It should be noted that the selectivity of etching of the temporary layer 250 formed in the subsequent process relative to the first barrier layer 240 is increased since the present disclosure uses the process step of performing a passivation treatment of the first barrier layer 240. The concentration of the etching solution used in the present disclosure may be less than the concentration of the etching solution in the prior art, to achieve greater selectivity of etching. Of course, other examples of the present disclosure may also use a concentration of etching solution similar to that found in the prior art. In other words, the preferred concentration range of the etching solution in this example cannot actually be realized using the prior art, as opposed to simply choosing a numerical range.
[00107] В предпочтительном варианте в данном примере на операции «зачистки и удаления жертвенного слоя 250» операция, на которой осуществляют травление и зачистку слоя 250, может предпочтительно включать следующие этапы.[00107] In the preferred embodiment in this example, in the operation of "stripping and removing the sacrificial layer 250", the operation of etching and stripping the layer 250 may preferably include the following steps.
[00108] Выполняют предварительную зачистку поверхности жертвенного слоя 250 с использованием разбавленного раствора фтористоводородной кислоты для удаления оксидного слоя с поверхности жертвенного слоя 250.[00108] Pre-clean the surface of the sacrificial layer 250 using a dilute solution of hydrofluoric acid to remove the oxide layer from the surface of the sacrificial layer 250.
[00109] Зачищают жертвенный слой 250 с использованием фосфорной кислоты для удаления части жертвенного слоя 250, отличной от заполняющей части 251.[00109] The sacrificial layer 250 is stripped using phosphoric acid to remove a portion of the sacrificial layer 250 other than the fill portion 251.
[00110] В дополнение, во время конкретного производственного процесса на поверхности жертвенного слоя 250 может образовываться первичный оксидный слой, поскольку жертвенный слой 250 открыт и находится в контакте с воздухом после того, как жертвенный слой 250 сформирован на поверхности первого барьерного слоя 240. Первичный оксидный слой, образовавшийся на поверхности временного слоя 250, может быть эффективно удален в настоящем раскрытии путем добавления этапа предварительной зачистки перед зачисткой временного слоя 250 с использованием травильного раствора с тем, чтобы повысить эффективность зачистки и удаления жертвенного слоя 250 с использованием травильного раствора и улучшить стабильность и управляемость производственного процесса.[00110] In addition, during a particular manufacturing process, a primary oxide layer may be formed on the surface of the sacrificial layer 250 because the sacrificial layer 250 is exposed and in contact with air after the sacrificial layer 250 is formed on the surface of the first barrier layer 240. Primary oxide layer formed on the surface of the sacrificial layer 250 can be effectively removed in the present disclosure by adding a pre-stripping step before stripping the temporary layer 250 using an etching solution, so as to improve the efficiency of stripping and removing the sacrificial layer 250 using an etching solution and improve the stability and controllability of the production process.
[00111] Кроме того, описанная выше конкретная операция, на которой осуществляют травление и зачистку жертвенного слоя, может предпочтительно быть выполнена с использованием машины для влажного процесса канавочного типа. В частности, поверхность жертвенного слоя 250 может быть предварительно очищена в течение времени от 5 с до 15 с посредством раствора фтористоводородной кислоты, который был разбавлен в соотношении 200:1. Затем предварительно очищенную полупроводниковую структуру размещают в машине для влажного процесса канавочного типа с целью выполнения очистки во влажном процессе канавочного типа с использованием раствора фосфорной кислоты при низкой температуре и низкой концентрации (например, температуре от 100°С до 120°С и концентрации от 40% до 60%), а затем очищают водой и сушат изопропиловым спиртом. Высушенную полупроводниковую структуру извлекают из машины для влажного процесса канавочного типа.[00111] In addition, the above-described specific operation of etching and stripping the sacrificial layer may preferably be performed using a groove-type wet process machine. In particular, the surface of the sacrificial layer 250 can be pre-cleaned for a period of time from 5 seconds to 15 seconds with a solution of hydrofluoric acid that has been diluted in a ratio of 200:1. Then, the pre-cleaned semiconductor structure is placed in a trench-type wet process machine to perform trench-type wet process cleaning using a phosphoric acid solution at a low temperature and low concentration (for example, a temperature of 100°C to 120°C and a concentration of 40% up to 60%), and then cleaned with water and dried with isopropyl alcohol. The dried semiconductor structure is removed from the machine in a trench-type wet process.
[00112] Как упомянуто выше, с целью демонстрации эффективности способа изготовления структуры разрядной шины, предложенного в настоящем раскрытии, заявителем выполнялось большое количество экспериментов и моделирующих операций, и результаты этих экспериментов и операций могут достоверно подтвердить наличие значимых эффектов от применения настоящего раскрытия. Значимые эффекты от применения настоящего раскрытия будут описаны в сочетании со сравнением двух конкретных примеров согласно настоящему раскрытию и предшествующему уровню техники.[00112] As mentioned above, in order to demonstrate the effectiveness of the method for manufacturing a bit line structure proposed in the present disclosure, a large number of experiments and simulation operations have been performed by the Applicant, and the results of these experiments and operations can reliably confirm the existence of significant effects from the application of the present disclosure. Significant effects from the application of the present disclosure will be described in conjunction with a comparison of two specific examples according to the present disclosure and the prior art.
[00113] В таблице 1 ниже приведено сравнение настоящего раскрытия и предшествующего уровня техники по условиям процесса, которыми являются «наличие/отсутствие предварительной очистки», «концентрация травильного раствора при использовании фосфорной кислоты в качестве примера», «температура травильного раствора при использовании фосфорной кислоты в качестве примера» и «наличие/отсутствие пассивирующей обработки при использовании азотной плазменной обработки в качестве примера», и их сравнение по результирующей «селективности травления» жертвенного слоя структуры полупроводниковой разрядной шины, полученной с помощью различных процессов, и барьерного слоя (первого барьерного слоя в настоящем раскрытии). Согласно вышеуказанному, в предшествующем уровне техники процесс азотной плазменной обработки барьерного слоя не выполнялся, имели место более высокая концентрация фосфорной кислоты, составлявшая от 75% до 88%, и более высокая температура фосфорной кислоты, составлявшая от 150°С до 165°С, и процесс предварительной зачистки жертвенного слоя не выполнялся. Селективность травления жертвенного слоя по отношению к барьерному слою, полученная согласно вышеуказанному, составила приблизительно 5:1. В примере 1 по настоящему раскрытию процесс азотной плазменной обработки на первом барьерном слое выполнялся, концентрация фосфорной кислоты и температура фосфорной кислоты были такими же, что и в предшествующем уровне техники, и процесс предварительной очистки на жертвенном слое не выполнялся. Селективность травления временного слоя по отношению к барьерному слою, полученная согласно вышеуказанному, составила приблизительно 16:1. В примере 2 по настоящему раскрытию процесс азотной плазменной обработки на первом барьерном слое выполнялся, концентрация фосфорной кислоты составляла от 40% до 60%, температура фосфорной кислоты составляла от 100°С до 120°С, и жертвенный слой был предварительно зачищен с использованием зачистки сверхчистой водой, например H2O:HF(49%)=200:1, в течение 10 с. Селективность травления жертвенного слоя по отношению к барьерному слою, полученная согласно вышеуказанному, составила приблизительно 32:1. Таким образом, хорошо понятно, что полупроводниковая структура разрядной шины, полученная способом изготовления структуры разрядной шины, предложенным в настоящем раскрытии, действительно обеспечивает возможность повышения селективности травления жертвенного слоя по отношению к первому барьерному слою с тем, чтобы безусловно гарантировать невозможность повреждения проводящего слоя внутри первого барьерного слоя вследствие зачистки и удаления жертвенного слоя с использованием травильного раствора, когда толщина первого барьерного слоя сравнительно мала.[00113] Table 1 below provides a comparison of the present disclosure and the prior art in terms of process conditions, which are “presence/absence of pre-cleaning”, “concentration of pickling solution using phosphoric acid as an example”, “temperature of pickling solution using phosphoric acid as an example" and "presence/absence of passivation treatment using nitrogen plasma treatment as an example", and their comparison in terms of the resulting "etch selectivity" of the sacrificial layer of the semiconductor bit line structure obtained using various processes and the barrier layer (the first barrier layer in this disclosure). According to the above, in the prior art, the process of nitrogen plasma treatment of the barrier layer was not performed, there was a higher concentration of phosphoric acid, ranging from 75% to 88%, and a higher temperature of phosphoric acid, ranging from 150°C to 165°C, and the process of preliminary stripping of the sacrificial layer was not carried out. The etching selectivity of the sacrificial layer relative to the barrier layer, obtained according to the above, was approximately 5:1. In Example 1 of the present disclosure, the nitrogen plasma treatment process was performed on the first barrier layer, the phosphoric acid concentration and the phosphoric acid temperature were the same as in the prior art, and the pretreatment process on the sacrificial layer was not performed. The etch selectivity of the temporary layer relative to the barrier layer obtained as above was approximately 16:1. In Example 2 of the present disclosure, a nitrogen plasma treatment process was performed on the first barrier layer, the concentration of phosphoric acid was from 40% to 60%, the temperature of the phosphoric acid was from 100° C. to 120° C., and the sacrificial layer was pre-cleaned using ultrapure stripping water, for example H 2 O:HF(49%)=200:1, for 10 s. The etch selectivity of the sacrificial layer relative to the barrier layer, obtained as above, was approximately 32:1. Thus, it is well understood that the semiconductor bit line structure obtained by the bit line structure manufacturing method proposed in the present disclosure does provide the ability to increase the etch selectivity of the sacrificial layer with respect to the first barrier layer so as to absolutely ensure that the conductive layer within the first one cannot be damaged. barrier layer due to stripping and removal of the sacrificial layer using an etching solution, when the thickness of the first barrier layer is relatively small.
[00114][00114]
[00115] Талица 1. Сравнение по селективности травления между существующим уровнем техники и примерами по настоящему раскрытию[00115] Table 1. Comparison of etch selectivity between the state of the art and examples of the present disclosure
[00116] Здесь нужно отметить, что способы изготовления структуры разрядной шины, показанные на сопроводительных чертежах и описанные в данном описании, представляют собой лишь некоторые примеры способа изготовления, в которых могут использоваться принципы настоящего раскрытия. Следует хорошо понимать, что принципы настоящего раскрытия никоим образом не ограничиваются какими-либо деталями или любыми этапами способа изготовления структуры разрядной шины, показанной на сопроводительных чертежах или описанной в настоящем описании.[00116] It should be noted here that the methods of manufacturing the bit line structure shown in the accompanying drawings and described herein are only some examples of the manufacturing method in which the principles of the present disclosure may be used. It should be understood that the principles of the present disclosure are in no way limited to any details or any steps of the method of manufacturing the bit line structure shown in the accompanying drawings or described herein.
[00117] На основе приведенного выше подробного описания иллюстративных примеров способа изготовления структуры разрядной шины, предложенного в настоящем раскрытии, ниже будет описан пример способа изготовления полупроводниковой структуры, предложенного в настоящем раскрытии.[00117] Based on the above detailed description of illustrative examples of the method for manufacturing a bit line structure proposed in the present disclosure, an example of a method for manufacturing a semiconductor structure proposed in the present disclosure will be described below.
[00118] В данном примере способ изготовления полупроводника, предложенный в настоящем раскрытии, включает следующие операции.[00118] In this example, the semiconductor manufacturing method proposed in the present disclosure includes the following steps.
[00119] Обеспечивают полупроводниковую подложку и обеспечивают канавку в поверхности полупроводниковой подложки[00119] Provide a semiconductor substrate and provide a groove in the surface of the semiconductor substrate
[00120] Формируют структуру разрядной шины на полупроводниковой подложке способом изготовления структуры разрядной шины, предложенным в настоящем раскрытии и описанным в представленных выше примерах.[00120] A bit line structure is formed on the semiconductor substrate using the bit line structure manufacturing method proposed in the present disclosure and described in the examples presented above.
[00121] Следует отметить, что при выполнении способа изготовления структуры разрядной шины, предложенного в настоящем раскрытии, могут использоваться различные возможные операции обработки до и после формирования структуры разрядной шины в соответствующих примерах согласно идеям настоящего раскрытия для формирования различных функциональных структур или обработки структур, необходимых для полупроводниковой структуры, без ограничения способом реализации по настоящему раскрытию.[00121] It should be noted that when performing the method for manufacturing a bit line structure proposed in the present disclosure, various possible processing operations before and after forming the bit line structure in corresponding examples according to the teachings of the present disclosure may be used to form various functional structures or process structures required for a semiconductor structure, without limitation to the manner of implementation of the present disclosure.
[00122] Например, может быть удален первый барьерный слой и затем последовательно сформированы функциональные структуры, такие как второй барьерный слой и второй защитный слой, после формирования структуры разрядной шины на описанных выше этапах способа изготовления полупроводниковой структуры, предложенного в настоящем раскрытии. В дополнение, операции формирования описанных выше различных функциональных структур могут быть также реализованы с помощью таких процессов, как осаждение (Dep) и травление (Etch). Во время выполнения описанных выше процессов процессы формирования рисунков и тому подобные могут быть также реализованы путем обработки слоистых структур, таких как оксид кремния и нитрид кремния, без ограничения представленным способом реализации. Негативное воздействие на полупроводниковую структуру вследствие повреждения поверхности, сформированной на первом барьерном слое, при удалении жертвенного слоя может быть предотвращено путем повторного формирования второго барьерного слоя и второго защитного слоя после удаления первого барьерного слоя.[00122] For example, the first barrier layer can be removed and then functional structures such as the second barrier layer and the second protection layer can be sequentially formed after forming the bit line structure in the above-described steps of the semiconductor structure manufacturing method proposed in the present disclosure. In addition, the operations of forming the various functional structures described above can also be realized by processes such as deposition (Dep) and etching (Etch). While performing the processes described above, patterning processes and the like can also be realized by processing layered structures such as silicon oxide and silicon nitride, without being limited to the present implementation method. Negative effects on the semiconductor structure due to damage to the surface formed on the first barrier layer when the sacrificial layer is removed can be prevented by re-forming the second barrier layer and the second protective layer after removing the first barrier layer.
[00123] Здесь следует отметить, что способ изготовления полупроводниковой структуры, показанной на сопроводительных чертежах и описанной в настоящем описании, представлен лишь некоторыми примерами способов изготовления, в которых могут использоваться принципы настоящего раскрытия. Следует ясно понимать, что принципы настоящего раскрытия никоим образом не ограничиваются какими-либо деталями или любыми операциями способа изготовления полупроводниковой структуры, показанными на сопроводительных чертежах или описанными в настоящем описании.[00123] It should be noted here that the method of manufacturing the semiconductor structure shown in the accompanying drawings and described in the present description are only some examples of manufacturing methods in which the principles of the present disclosure can be used. It should be clearly understood that the principles of the present disclosure are in no way limited to any details or any operations of the method of manufacturing a semiconductor structure shown in the accompanying drawings or described in the present description.
[00124] На основе представленного выше подробного описания иллюстративных примеров способа изготовления структуры разрядной шины и способа изготовления полупроводниковой структуры, предложенных в настоящем раскрытии, ниже будет описан иллюстративный пример полупроводниковой структуры, предложенной в настоящем раскрытии, со ссылкой на ФИГ. 8.[00124] Based on the above detailed description of illustrative examples of the method for manufacturing a bit line structure and the method for manufacturing a semiconductor structure proposed in the present disclosure, an illustrative example of a semiconductor structure proposed in the present disclosure will be described below with reference to FIG. 8.
[00125] В данном примере полупроводниковая структура, предложенная в настоящем раскрытии, изготовлена способом изготовления полупроводниковой структуры, который предложен в настоящем раскрытием и описан в приведенных выше примерах.[00125] In this example, the semiconductor structure proposed in the present disclosure is manufactured by the semiconductor structure manufacturing method proposed in the present disclosure and described in the above examples.
[00126] Как показано на ФИГ. 8, полупроводниковая структура, предложенная в настоящем раскрытии, включает полупроводниковую подложку 210, проводящий слой 220 разрядной шины и отделяющий слой 260 заглушки разрядной шины. В поверхности полупроводниковой подложки 210 обеспечена канавка 211. Проводящий слой 220 разрядной шины частично расположен в канавке 211 в поверхности полупроводниковой подложки. Отделяющий слой 260 заглушки разрядной шины заполняет канавку и включает первый защитный слой 230, первый барьерный слой 240, подвергнутый пассивирующей обработке, и заполняющую часть 251.[00126] As shown in FIG. 8, the semiconductor structure proposed in the present disclosure includes a semiconductor substrate 210, a bit line conductive layer 220, and a bit line separating layer 260. A groove 211 is provided in the surface of the semiconductor substrate 210. The conductive bit line layer 220 is partially located in the groove 211 in the surface of the semiconductor substrate. The bit line plug separating layer 260 fills the groove and includes a first protective layer 230, a first passivation-treated barrier layer 240, and a fill portion 251.
[00127] В предпочтительном варианте в данном примере первый защитный слой 230 может предпочтительно иметь толщину в диапазоне от 1 нм до 3 нм.[00127] Preferably in this example, the first protective layer 230 may preferably have a thickness in the range of 1 nm to 3 nm.
[00128] В предпочтительном варианте в данном примере первый барьерный слой 240 может предпочтительно иметь толщину в диапазоне от 2 нм до 8 нм.[00128] In a preferred embodiment in this example, the first barrier layer 240 may preferably have a thickness in the range of 2 nm to 8 nm.
[00129] В предпочтительном варианте в данном примере материал первого защитного слоя 230 может предпочтительно включать нитрид кремния.[00129] In a preferred embodiment in this example, the material of the first protective layer 230 may preferably include silicon nitride.
[00130] В предпочтительном варианте в данном примере материал первого барьерного слоя 240 может предпочтительно включать оксид кремния.[00130] In a preferred embodiment in this example, the material of the first barrier layer 240 may preferably include silicon oxide.
[00131] В предпочтительном варианте в данном примере материал заполняющей части 251 может предпочтительно включать нитрид кремния.[00131] Preferably in this example, the material of the filler portion 251 may preferably include silicon nitride.
[00132] В предпочтительном варианте в данном примере первый барьерный слой 240, подвергнутый пассивирующей обработке, включает структуру из двух тонкопленочных слоев - соответственно первого тонкопленочного слоя 241, примыкающего к первому защитному слою 230, и второго тонкопленочного слоя 242, расположенного на удалении от первого защитного слоя 230. Селективность травления заполняющей части 251 по отношению ко второму тонкопленочному слою 242 составляет больше, чем селективность травления заполняющей части 251 по отношению к первому тонкопленочному слою 241.[00132] In the preferred embodiment in this example, the first barrier layer 240 subjected to passivation treatment includes a structure of two thin film layers - respectively, a first thin film layer 241 adjacent to the first protective layer 230, and a second thin film layer 242 located remote from the first protective layer layer 230. The etch selectivity of the fill portion 251 with respect to the second thin film layer 242 is greater than the etch selectivity of the fill portion 251 with respect to the first thin film layer 241.
[00133] В предпочтительном варианте в данном варианте реализации материал первого тонкопленочного слоя 241 включает оксид кремния, а материал второго тонкопленочного слоя 242 включает оксинитрид кремния.[00133] Preferably, in this embodiment, the material of the first thin film layer 241 includes silicon oxide, and the material of the second thin film layer 242 includes silicon oxynitride.
[00134] Здесь следует отметить, что полупроводниковая структура, показанная на сопроводительных чертежах и описанная в настоящем описании, представлена лишь несколькими примерами из множества полупроводниковых структур, в которых могут использоваться принципы настоящего раскрытия. Следует четко понимать, что принципы настоящего раскрытия никоим образом не ограничиваются какими-либо деталями или любыми компонентами полупроводниковой структуры, показанными на сопроводительных чертежах или описанными в настоящем описании.[00134] It should be noted here that the semiconductor structure shown in the accompanying drawings and described herein are only a few examples of the many semiconductor structures in which the principles of the present disclosure may be used. It should be clearly understood that the principles of the present disclosure are in no way limited to any details or any components of the semiconductor structure shown in the accompanying drawings or described herein.
[00135] В завершение, селективность травильного раствора на жертвенном слое по отношению к селективности на первом запирающем слое увеличивается в результате выполения пассивирующей обработки на первом запирающем слое, так что обеспечивается невозможность повреждения первого проводящего слоя в первом запирающем слое при зачистке и удалении жертвенного слоя с использованием травильного раствора. Кроме того, благодаря достижению вышеуказанных эффектов, в настоящем раскрытии отсутствует необходимость в добавлении активного вещества в травильный раствор, в отличие от предшествующего уровня техники. Следовательно, способ зачистки по настоящему раскрытию является сравнительно простым и не влияет на выход готовой продукции. В дополнение, настоящее раскрытие обеспечивает возможность соблюдения конструктивных требований по оптимизации и утонению критических размеров полупроводниковой продукции без увеличения толщины первого барьерного слоя.[00135] Finally, the selectivity of the etching solution on the sacrificial layer relative to the selectivity on the first barrier layer is increased by performing a passivation treatment on the first barrier layer, so that the first conductive layer in the first barrier layer cannot be damaged when stripping and removing the sacrificial layer from using an etching solution. In addition, due to the achievement of the above effects, in the present disclosure there is no need to add an active substance to the etching solution, unlike the prior art. Therefore, the stripping method of the present disclosure is relatively simple and does not affect the yield of the finished product. In addition, the present disclosure provides the ability to meet design requirements for optimizing and thinning the critical dimensions of a semiconductor product without increasing the thickness of the first barrier layer.
[00136] Хотя настоящее раскрытие было описано со ссылкой на несколько типичных вариантов осуществления, следует отметить, что используемые термины являются иллюстративными и приведенными для примера, а не ограничивающими терминами. Поскольку настоящее раскрытие может быть реализовано в различных формах без отхода от идеи или сущности настоящего раскрытия, следует понимать, что описанные выше варианты осуществления не ограничены какими-либо из вышеупомянутых деталей и должны интерпретироваться в широком смысле в пределах идеи и объема, определенных приложенной формулой изобретения. Следовательно, все изменения и модификации, попадающие в рамки формулы изобретения или ее эквивалентного объема, должны охватываться приложенной формулой изобретения.[00136] Although the present disclosure has been described with reference to several exemplary embodiments, it should be noted that the terms used are illustrative and exemplary and not limiting terms. While the present disclosure may be embodied in various forms without departing from the spirit or spirit of the present disclosure, it is to be understood that the embodiments described above are not limited to any of the foregoing details and are to be interpreted broadly within the spirit and scope of the appended claims. . Accordingly, all changes and modifications falling within the scope of the claims or their equivalent scope are intended to be covered by the appended claims.
Claims (20)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010811435.X | 2020-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2802797C1 true RU2802797C1 (en) | 2023-09-04 |
Family
ID=
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2330691A (en) * | 1997-09-22 | 1999-04-28 | United Microelectronics Corp | Forming capacitors, e.g. for DRAMs |
| RU2459313C1 (en) * | 2011-03-21 | 2012-08-20 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Method of making multilevel metallisation of integrated microcircuits with porous dielectric layer in gaps between conductors |
| CN110491876A (en) * | 2019-08-23 | 2019-11-22 | 福建省晋华集成电路有限公司 | The manufacturing method of semiconductor memory component and the element |
| JP2020161845A (en) * | 2015-03-19 | 2020-10-01 | 株式会社半導体エネルギー研究所 | Electronic device |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2330691A (en) * | 1997-09-22 | 1999-04-28 | United Microelectronics Corp | Forming capacitors, e.g. for DRAMs |
| RU2459313C1 (en) * | 2011-03-21 | 2012-08-20 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Method of making multilevel metallisation of integrated microcircuits with porous dielectric layer in gaps between conductors |
| JP2020161845A (en) * | 2015-03-19 | 2020-10-01 | 株式会社半導体エネルギー研究所 | Electronic device |
| CN110491876A (en) * | 2019-08-23 | 2019-11-22 | 福建省晋华集成电路有限公司 | The manufacturing method of semiconductor memory component and the element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (en) | Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same | |
| KR100297737B1 (en) | Trench Isolation Method of Semiconductor Device | |
| KR100506816B1 (en) | Storage node of a capacitor in a semiconductor device and method for forming the storage node | |
| US5846921A (en) | Semiconductor substrate cleaning solutions, methods of forming the same, and methods using the same | |
| RU2802797C1 (en) | Method of manufacturing structure of bit bus, method of manufacturing semiconductor structure and semiconductor structure | |
| KR100732591B1 (en) | Method for manufacturing semiconductor device | |
| US11985814B2 (en) | Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure | |
| US20220052054A1 (en) | Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure | |
| KR100801744B1 (en) | Method for fabricating metal gate in semicondutor device | |
| WO2022033165A1 (en) | Method for manufacturing bit line structure, method for manufacturing semiconductor structure, and semiconductor structure | |
| KR20050067564A (en) | Method for manufacturing cylinder type capacitor | |
| US6989331B2 (en) | Hard mask removal | |
| US6503813B1 (en) | Method and structure for forming a trench in a semiconductor substrate | |
| KR100515034B1 (en) | A method for fabricating trench isolation | |
| KR100557611B1 (en) | Method for forming gate-oxides of semiconductor devices | |
| KR100611008B1 (en) | Wafer cleaning method in the semiconductor processing | |
| KR100611229B1 (en) | Method for forming metal pattern of semiconductor device | |
| KR20060104398A (en) | Method for fabricating semiconductor device | |
| KR100967679B1 (en) | Method of manufacturing semiconductor device | |
| KR100599044B1 (en) | Method For Manufacturing Semiconductor Device | |
| KR100333716B1 (en) | Semiconductor device fabrication method capable of reducing contact resistance of bit line | |
| KR0150668B1 (en) | Fabricating method of a semiconductor device | |
| KR100527563B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR100220296B1 (en) | Method of forming contact of semiconductor device | |
| KR100341593B1 (en) | Method for forming contact hole in semiconductor device |