RU2776968C1

RU2776968C1 - Цифровой демодулятор сигналов с многопозиционной относительной фазовой манипуляцией

Info

Publication number: RU2776968C1
Application number: RU2021110603A
Authority: RU
Inventors: Олег Вячеславович Чернояров; Татьяна Ивановна Демина; Сергей Маркович Пергаменщиков; Алексей Николаевич Глушков; Владимир Петрович Литвиненко; Юлия Владимировна Литвиненко
Filing date: 2021-04-14
Publication date: 2022-07-29

Abstract

Изобретение относится к области радиотехники и может быть использовано в цифровых устройствах приема информационных сигналов с многопозиционной относительной фазовой манипуляцией (МОФМ или MPSK). Техническим результатом изобретения является реализация цифровой когерентной демодуляции сигнала с МОФМ с потенциальной помехоустойчивостью, не требующей фазовой синхронизации устройства, что упрощает построение цифрового демодулятора сигналов с МОФМ, например, на программируемых логических интегральных схемах. Цифровой демодулятор сигналов с многопозиционной относительной фазовой манипуляцией содержит аналого-цифровой преобразователь, регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки сигналов, генератор тактовых импульсов, нормирующее устройство, цифровой формирователь арктангенса, блок коррекции фазы, блок задержки, третий вычитатель и формирователь кода. 4 ил.

Description

Изобретение относится к области радиотехники и может быть использовано в цифровых устройствах приема информационных сигналов с многопозиционной относительной фазовой манипуляцией (МОФМ или MPSK).

Известен когерентный демодулятор сигналов с многопозиционной фазовой манипуляцией [1], содержащий два коррелятора, вычислитель арктангенса и решающее устройство. Его недостатком является аналоговая обработка сигнала, необходимость фазовой синхронизации и явление «обратной работы».

Известен цифровой когерентный демодулятор сигналов с многопозиционной фазоразностной модуляцией [2], содержащий квадратурный расщепитель из двух корреляторов, выделитель опорного колебания (ВОК), преобразователь проекций и декодер. Его недостатками являются аналоговая обработка сигнала и необходимость фазовой синхронизации с помощью ВОК.

Известен цифровой когерентный демодулятор сигналов с многопозиционной фазовой манипуляцией [3], содержащий каналы формирования квадратурных сигналов и цифровой вычислитель откликов демодулятора. Его недостатком является необходимость фазовой синхронизации, явление «обратной работы» и ограниченное число позиций сигнала (не более четырех).

Наиболее близким по технической сущности и внутренней структуре к предлагаемому устройству является цифровой фазовый детектор [4], содержащий аналого-цифровой преобразователь, регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки сигналов, генератор тактовых импульсов, нормирующее устройство, цифровой формирователь арктангенса и блок коррекции фазы. Его недостатком является отсутствие возможности демодуляции сигналов с многопозиционной фазовой манипуляцией.

Задачей предлагаемого технического решения является обеспечение помехоустойчивой высокоскоростной цифровой демодуляции сигналов с МОФМ.

Технический результат предлагаемого решения заключается в реализации цифровой когерентной демодуляции сигнала с МОФМ с потенциальной помехоустойчивостью, не требующей фазовой синхронизации устройства, что упрощает построение цифрового демодулятора сигналов с МОФМ, например, на программируемых логических интегральных схемах.

Поставленная задача решается тем, что цифровой демодулятор сигналов с МОФМ, содержащий аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета (РС4), первый и второй n-каскадные каналы квадратурной обработки сигналов (ККО), генератор тактовых импульсов (ГТИ), нормирующее устройство (НУ), цифровой формирователь арктангенса (ЦФ) и блок коррекции фазы (КФ), дополнительно содержит блок задержки (БЗ), вход которого подключен к выходу КФ, третий вычитатель (ВЫЧ3), первый вход которого соединен с выходом БЗ, а второй вход - с выходом блока КФ и формирователь кода (ФК), первый вход которого подключен к выходу ВЫЧ3, а на второй подаются импульсы тактовой синхронизации демодулятора, выход ФК является выходом устройства.

Предлагаемое техническое решение поясняется чертежами.

На фиг. 1 представлена структурная схема предлагаемого устройства, на фиг. 2 - процесс квантования входного сигнала (по 4 отсчета на период), на фиг. 3 - диаграмма фаз принимаемого сигнала, на фиг. 4 - зависимость вероятности ошибки от отношения сигнал/шум и результаты моделирования работы демодулятора.

Устройство содержит АЦП 1, на вход которого поступает принимаемый сигнал от приемного устройства ПРМ 2. Выход АЦП 1 соединен с входом регистра 3 сдвига многоразрядных кодов на четыре отсчета РС4, четные выходы которого соединены с соответствующими входами вычитателя ВЫЧ1 4 первого ККО 5, а нечетные выходы - с соответствующими входами вычитателя ВЫЧ2 6 второго ККО 7. Каждый ККО помимо вычитателя содержит n каскадно соединенных блоков накопления отсчетов (БНО). Количество БНО n зависит от числа N периодов накопления сигнала и определяется двоичным логарифмом N (n=log₂N). Такое построение устройства обеспечивает минимальное количество БНО. При этом число обрабатываемых периодов сигнала равно N=2ⁿ, а длительность накопления равна NT₀. Здесь T₀=1/ƒ₀ - период принимаемого сигнала с несущей частотой ƒ₀.

Первый ККО 5 содержит последовательно соединенные БНО 8-1, …, 8-n, а второй ККО 7 - последовательно соединенные БНО 9-1, …, 9-n. Каждый из БНО состоит из регистра сдвига многоразрядных кодов MP и сумматора СУМ. Блоки 8-1, …, 8-n накопления отсчетов содержат регистры 10-1, …, 10-n сдвига многоразрядных кодов и сумматоры 11-1, …, 11-n соответственно, а БНО 9-1, …, 9-n содержат регистры 12-1, …, 12-n сдвига многоразрядных кодов и сумматоры 13-1, …, 13-n. В каждом блоке 8 (9) накопления отсчетов вход регистра 10 (12) сдвига является входом блока 8 (9) накопления отсчетов и соединен с первым входом сумматора 12 (13). Второй вход сумматора 11 (13) соединен с выходом регистра 10 (12) сдвига. Выход сумматора 11 (13) является выходом блока 8 (9) накопления отсчетов, а тактовый вход регистра 10 (12) сдвига является управляющим входом блока 8 (9) накопления отсчетов.

Выход вычитателя 4 соединен с входом блока 8-1 накопления отсчетов ККО 5, а выход блока 8-n накопления отсчетов ККО 5 - с первым входом НУ 14. Выход вычитателя 6 соединен с входом блока 9-1 накопления отсчетов ККО 7, а выход блока 9-n накопления отсчетов ККО 7 - с вторым входом НУ 14. Выход НУ 14 соединен с входом ЦФ 15, а его выход подключен к входу КФ 16, выход которого подключен к входу блока задержки 17 и второму входу вычитателя ВЫЧ3 18. Первый вход вычитателя 18 соединен с выходом БЗ 17, а его выход - к первому входу формирователя кода ФК 19. На второй вход ФК 19 поступают импульсы тактовой синхронизации, а выход ФК 19 является выходом устройства. Тактовые входы АЦП, регистра сдвига многоразрядных кодов на 4 отсчета, всех БНО, НУ, КФ, БЗ и ФК подключены к выходам ГТИ 20.

Устройство работает следующим образом.

Имеющийся на выходе приемника 2 сигнал с фазовой манипуляцией

где S - амплитуда, ƒ₀ - несущая частота, a _k=0, …, М-1 - модулирующие фазу символы, М - число позиций фазоманипулированного сигнала, ϕ₀ - начальная фаза, поступает на вход АЦП 1, который формирует по четыре отсчета входного сигнала на период повторения T₀=1/ƒ₀ в соответствии с тактовыми импульсами ГТИ с частотой 4ƒ₀. Процесс квантования для i-го периода показан на фиг. 2.

Модулирующие символы a _k, где k - номер принимаемого символа, определяются текущим передаваемым информационным символом b_k и предшествующим модулирующим символом a _k-1, принимающими целочисленные значения в диапазоне 0, …, М-1, по правилу

Соответственно, информационный символ b_k связан с модулирующими символами a _k-1 и a _k выражением

Преобразование (2) выполняется в модуляторе передатчика, а преобразование (3) - в демодуляторе приемника. При многопозиционной фазовой манипуляции часто используется кодирование передаваемых данных кодом Грея. Тогда после демодуляции проводится декодирование полученного кода.

Для удобства последующих выкладок представим фазы ψ_m принимаемого сигнала (1) в виде

где

- возможные значения модулирующих символов a _k, а Δψ=2π/М - шаг изменения фазы. На фиг. 3 показана диаграмма фаз принимаемого сигнала при М=8. Здесь информационный символ b_k, определяемый согласно (3), при a _k-1=2 и a _k=4 равен b_k=2. При этом сдвиг фаз между принятым и предшествующим элементами (a _k-a _k-1)Δψ не зависит от начальной фазы ϕ₀.

После обработки j-го периода (заполнения многоразрядного регистра сдвига на 4 отсчета) на вход вычитателя 4 поступают отсчеты s_2j и s_4j, а на его выходе формируется разность s_2j-s_4j=Ssinϕ-(-Ssinϕ)=2Ssinϕ, которая запоминается в многоразрядном регистре сдвига 10-1. Здесь ϕ - фаза сигнала (1) при передаче текущего символа. В следующем периоде сигнала на выходе вычитателя 4 получим величину s_2(j+1)-s_4(j+1)=2Ssinϕ (фиг. 2), а на выходе сумматора 11-1 - s_2j-s_4j+s_2(j+1)-s_4(j+1)=4Ssinϕ. После поступления N=2ⁿ периодов входного сигнала (n - число БНО в каждом ККО) при отсутствии помех на выходе сумматора 11-n ККО 6 получим результат обработки 2N четных отсчетов принятого сигнала вида

y_1j=s_2j-s_4j+s_2(j+1)-s_4(j+1)+…+s_2(j+N-1)-s_4(j+N-1)=2NSsinϕ.

Здесь и далее полагается, что за время NT₀ начальная фаза входного сигнала меняется незначительно.

Аналогично, отсчеты s_1j и s_3j поступают на вход вычитателя 6. На его выходе формируется разность s_1j-s_3j=Scosϕ-(-Scosϕ)=2Scosϕ, которая запоминается в регистре 12-1. Тогда после обработки N периодов входного сигнала на выходе сумматора 13-n ККО 7 имеем

y_2j=s_1j-s_3j+s_1(j+1)-s_3(j+1)+…+s_1(j+N-1)-s_3(j+N-1)=2NScosϕ.

Обозначим i=j+N-1 - номер текущего (последнего поступившего) обрабатываемого периода сигнала. Тогда для откликов y_1i и y_2i можно записать

Двоичные коды величин y_1i и y_2i (5) поступают в нормирующее устройство 14 (на основе регистров сдвига), обеспечивающее путем совместного сдвига кодов полное заполнение разрядной сетки наибольшего по модулю из них. С выхода нормирующего устройства 14 результаты поступают в цифровой формирователь арктангенса 15, в котором определяется величина

равная сдвигу фаз между принимаемым и опорным (от ГТИ 20) сигналами.

Вычисления в (6) целесообразно реализовать аппаратно на базе постоянного запоминающего устройства (ПЗУ), где коды величин y_1i и y_2i образуют адрес ячейки памяти, в которой записан двоичный код ψ_i (6). Если выбрать разрядность нормированных кодов y_1i и y_2i равной 10 (20-ти разрядная шина адреса ПЗУ), и разрядность кода ψ_i (шины данных) равной 16, то потребуется ПЗУ общей емкостью 2 Мбайт.

Фаза сигнала многозначна с интервалом 2π, так что при большом диапазоне изменения фазы принимаемого сигнала решения на основе (6) могут приводить к скачкам результата. Для устранения указанного эффекта значения ψ_i поступают в блок коррекции фазы 16, где выделяются разности Δψ_i=ψ_i-ψ_i-1 и проверяются условия: если приращение Δψ_i>π/2, то к значению ψ_i добавляется код числа 2π, а если Δψ_i<-π/2, то - вычитается.

Скорректированный код ψ_i с выхода КФ 16 поступает на вход блока задержки БЗ 17 на N периодов сигнала и на второй вход вычитателя ВЫЧ3 18, на первый вход которого подается код с выхода БЗ 17. В результате на выходе ВЫЧ3 формируется код разности фаз ψ_i-ψ_i-N, по окончании приема символа (в момент тактовой синхронизации демодулятора) равный сдвигу фаз между принятым и предшествующим символами сигнала с относительной фазовой манипуляцией.

С выхода БЗ 17 код разности фаз поступает на вход формирователя кода ФК 19, в котором вычисляется величина

Величина c_i (7) округляется до целого значения d_i. При этом, если d_i=М, то принимается значение d_i=0. По сигналу тактовой синхронизации демодулятора на входе 2 ФК 19 полученный m-разрядный код d_i выдается на выход демодулятора.

Все преобразования кодов в ФК целесообразно реализовать на базе ПЗУ, на адресный вход которого подается двоичный код разности ψ_i-ψ_i-N, а в соответствующих ячейках записаны значения d_i.

В предлагаемом устройстве обеспечивается минимум арифметических операций на период сигнала и, следовательно, высокая скорость цифровой обработки сигнала.

Технически устройство наиболее целесообразно реализовать на базе программируемых логических интегральных схем.

Если сигнал (1) искажается гауссовским шумом с независимыми отсчетами и дисперсией

то отношение сигнал/шум (ОСШ) на выходе квадратурных каналов обработки сигнала (отношение мощности сигнальной компоненты последовательности отсчетов к мощности шумовой составляющей) для каждого принятого символа определится как

При ОСШ (8) вероятность ошибки оптимальной когерентной демодуляции сигнала с МОФМ (М-арной DPSK) можно представить следующим образом [1]

где

- интеграл вероятности.

На фиг. 4 сплошными линиями показаны зависимости Р_ош=Р_ош(h) (9) для различных М. Здесь же кружочками, ромбиками, треугольниками и квадратиками нанесены соответствующие экспериментальные значения вероятности ошибки демодуляции, полученные в ходе статистического моделирования работы рассмотренного демодулятора при N=256 и ƒ₀=10 МГц. Из фиг. 4 следует, что демодулятор сигналов с МОФМ, определяемый выражениями (5)-(7), является работоспособным и обеспечивает потенциальную помехоустойчивость при приеме сигнала (1) на фоне гауссовского белого шума.

Литература

1. Скляр Б. Цифровая связь. Теоретические основы и практическое применение. - М.: Вильямс, 2016. - 1104 с.

2. Окунев Ю.Б. Цифровая передача информации фазомодулированными сигналами. - М.: Радио и связь, 1991. - 296 с.

3. Брехов Ю.В., Домщиков А.В. Демодулятор фазоманипулированных сигналов // Патент №2393641 С1, МПК H04L 27/227 от 27.06.2010; заявка №2008151243/09 от 23.12.2008.

4. Чернояров О.В., Глушков А.Н., Литвиненко В.П., Литвиненко Ю.В., Матвеев Б.В., Демина Т.И. Цифровой фазовый детектор // Патент №2723445 С2, МПК H04L 27/22 от 01.04.2020; заявка №2018134812 от 01.10.2018.

Claims

Цифровой демодулятор сигналов с многопозиционной относительной фазовой манипуляцией, содержащий аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета (РС4), первый и второй n-каскадные каналы квадратурной обработки сигналов (ККО), генератор тактовых импульсов (ГТИ), нормирующее устройство (НУ), цифровой формирователь арктангенса (ЦФ) и блок коррекции фазы (КФ), отличающийся тем, что он дополнительно содержит блок задержки (БЗ), вход которого подключен к выходу блока КФ, третий вычитатель (ВЫЧ3), первый вход которого соединен с выходом БЗ, а второй вход - с выходом КФ, и формирователь кода (ФК), первый вход которого подключен к выходу ВЫЧ3, а на второй подаются импульсы тактовой синхронизации демодулятора, выход ФК является выходом устройства.