RU2757831C1 - Arithmetic unit modulo three - Google Patents

Arithmetic unit modulo three Download PDF

Info

Publication number
RU2757831C1
RU2757831C1 RU2020131864A RU2020131864A RU2757831C1 RU 2757831 C1 RU2757831 C1 RU 2757831C1 RU 2020131864 A RU2020131864 A RU 2020131864A RU 2020131864 A RU2020131864 A RU 2020131864A RU 2757831 C1 RU2757831 C1 RU 2757831C1
Authority
RU
Russia
Prior art keywords
elements
inputs
exclusive
input
outputs
Prior art date
Application number
RU2020131864A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2020131864A priority Critical patent/RU2757831C1/en
Application granted granted Critical
Publication of RU2757831C1 publication Critical patent/RU2757831C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/727—Modulo N arithmetic, with N being either (2**n)-1,2**n or (2**n)+1, e.g. mod 3, mod 4 or mod 5

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

FIELD: computing technology.
SUBSTANCE: disclosed is an arithmetic unit modulo three, containing three AND elements, two EXCLUSIVE-OR elements and two OR elements, wherein two EXCLUSIVE-OR elements and two OR elements are additionally introduced thereto, wherein the first, second inputs of the first and the first, second inputs of the second OR elements are connected with the second inputs of the second, first EXCLUSIVE-OR elements and the first inputs of the fourth, third OR elements, respectively, the first, second inputs of the jth
Figure 00000008
and the first, second inputs of the third AND elements are connected with the outputs of the jth EXCLUSIVE-OR element, the first OR element and the outputs of the first, second OR elements, respectively, the second input of the (j+2)th OR element and the first, second inputs of the (j+2)th EXCLUSIVE-OR element are connected with the output of the jth AND element and the outputs of the (j+2)th OR element, the third AND element, respectively, and the first input of the (j+2)th OR element and the second input of the jth EXCLUSIVE-OR element are connected with the jth and (j+2)th information inputs of the arithmetic unit modulo three, respectively, wherein the configuration input and the jth output of said unit are connected with the first input of the jth and the output of the (j+2)th EXCLUSIVE-OR elements, respectively.
EFFECT: ensured implementation by means of constant configuration of any of the operations (A+B) mod 3, (A-B) mod 3, wherein A, B ∈ {00,01,10} are two-bit binary numbers set by binary signals.
1 cl, 1 dwg, 1 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation tools, functional units of control systems, etc.

Известны арифметические устройства по модулю три (см., например, авт. св. СССР 1764050, кл. G06F 7/49, 1992 г.), которые реализуют операцию (А+B) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.Known arithmetic devices modulo three (see, for example, ed. Of St. USSR 1764050, class G06F 7/49, 1992), which implement the operation (A + B) mod 3, where A, B ∈ {00, 01,10} are two-bit binary numbers specified by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных арифметических устройств по модулю три, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (А-В) mod 3.The reason that prevents the achievement of the technical result indicated below when using the known arithmetic devices mod 3 is limited functionality due to the fact that the implementation of the operation (AB) mod 3 is not performed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип арифметическое устройство по модулю три (авт. св. СССР 1381488, кл. G06F 7/49, 1988 г.), которое содержит элементы И, ИСКЛЮЧАЮЩЕЕ ИЛИ, ИЛИ и реализует операцию (А+В) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.The closest device for the same purpose to the claimed invention in terms of a set of features is the arithmetic device adopted as a prototype modulo three (ed. Of St. USSR 1381488, class G06F 7/49, 1988), which contains elements AND, EXCLUSIVE OR, OR and implements the operation (A + B) mod 3, where A, B ∈ {00,01,10} are two-bit binary numbers specified by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация операции (А-В) mod 3.The reason that prevents the achievement of the technical result specified below when using the prototype includes limited functionality due to the fact that the implementation of the operation (AB) mod 3 is not performed.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из операций (А+В) mod 3, (А-В) mod 3, гдеThe technical result of the invention is to expand the functionality by ensuring the implementation using constant settings of any of the operations (A + B) mod 3, (A-B) mod 3, where

А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.A, B ∈ {00,01,10} are two-bit binary numbers given by binary signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в арифметическом устройстве по модулю три, содержащем три элемента И, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента ИЛИ, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента ИЛИ, причем первый, второй входы первого и первый, второй входы второго элементов ИЛИ соединены соответственно с вторыми входами второго, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первыми входами четвертого, третьего элементов ИЛИ, первый, второй входы j-го

Figure 00000001
и первый, второй входы третьего элементов И соединены соответственно с выходами j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первого элемента ИЛИ и выходами первого, второго элементов ИЛИ, второй вход (j+2)-го элемента ИЛИ и первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом j-го элемента И и выходами (j+2)-го элемента ИЛИ, третьего элемента И, а первый вход (j+2)-го элемента ИЛИ и второй вход j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с j-м и (j+2)-м информационными входами арифметического устройства по модулю три, настроечный вход и j-й выход которого соединены соответственно с первым входом j-го и выходом (j+2)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.The specified technical result in the implementation of the invention is achieved by the fact that in the arithmetic device modulo three, containing three AND elements, two EXCLUSIVE OR elements and two OR elements, the peculiarity is that two EXCLUSIVE OR and two OR elements are additionally introduced into it, moreover, the first, second inputs of the first and first, second inputs of the second OR elements are connected, respectively, with the second inputs of the second, first EXCLUSIVE OR elements and the first inputs of the fourth, third OR elements, the first, second inputs of the j-th
Figure 00000001
and the first, second inputs of the third AND elements are connected respectively to the outputs of the j-th EXCLUSIVE OR element, the first OR element and the outputs of the first, second OR elements, the second input of the (j + 2) -th OR element and the first, second inputs (j + 2 ) -th element EXCLUSIVE OR are connected, respectively, with the output of the j-th element AND and the outputs of the (j + 2) -th element OR, the third element AND, and the first input of the (j + 2) -th element OR and the second input of the j-th element The EXCLUSIVE OR are connected, respectively, to the j-th and (j + 2) -th information inputs of the arithmetic device modulo three, the tuning input and the j-th output of which are connected, respectively, to the first input of the j-th and the output of the (j + 2) -th elements EXCLUSIVE OR.

На чертеже представлена схема предлагаемого арифметического устройства по модулю три.The drawing shows a diagram of the proposed arithmetic device modulo three.

Арифметическое устройство по модулю три содержит элементы И 11, …, 13, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 21, …, 24 и элементы ИЛИ 31, …, 34, причем первый, второй входы элемента 31 и первый, второй входы элемента 32 соединены соответственно с вторыми входами элементов 22, 21 и первыми входами элементов 34, 33, первый, второй входы элемента 1j

Figure 00000002
и первый, второй входы элемента 13 соединены соответственно с выходами элементов 2j, 31 и 31, 32, второй вход элемента 3j+2 и первый, второй входы элемента 2j+2 соединены соответственно с выходами элементов 1j и 3j+2, 13, а первый вход элемента 3j+2 и второй вход элемента 2j соединены соответственно с j-ым и (j+2)-ым информационными входами арифметического устройства по модулю три, настроечный вход и j-й выход которого соединены соответственно с первым входом элемента 2j и выходом элемента 2j+2.The arithmetic device modulo three contains elements AND 1 1 , ..., 1 3 , elements EXCLUSIVE OR 2 1 , ..., 2 4 and elements OR 3 1 , ..., 3 4 , and the first, second inputs of element 3 1 and the first, second inputs elements 3 2 are connected, respectively, with the second inputs of elements 2 2 , 2 1 and the first inputs of elements 3 4 , 3 3 , the first, second inputs of element 1 j
Figure 00000002
and the first, second inputs of element 1 3 are connected respectively to the outputs of elements 2 j , 3 1 and 3 1 , 3 2 , the second input of element 3 j + 2 and the first, second inputs of element 2 j + 2 are connected respectively to the outputs of elements 1 j and 3 j + 2 , 1 3 , and the first input of the element 3 j + 2 and the second input of the element 2 j are connected respectively to the j-th and (j + 2) -th information inputs of the arithmetic device modulo three, the tuning input and the j-th the output of which is connected, respectively, to the first input of the element 2 j and the output of the element 2 j + 2 .

Работа предлагаемого арифметического устройства по модулю три осуществляется следующим образом. На его настроечном входе фиксируется сигнал z ∈ {0,1} константной настройки, который определяет вид реализуемой операции. На его первый, второй и третий, четвертый информационные входы подаются соответственно двоичные сигналы a 0, a 1 ∈ {0,l} и b0,b1 ∈ {0,1}, которые задают подлежащие обработке двухразрядные двоичные числа А=а 1 а 0, В=b1b0, причем а 1,b1 и а 0,b0 определяют значения старших и младших разрядов соответственно, А, В ∈ {00,01,10}. В представленной ниже таблице приведены значения выходных сигналов y0, y1 предлагаемого устройства, полученные с учетом работы его элементов для всех возможных наборов значений сигналов z, a 0, a 1, b0, b1.The work of the proposed arithmetic device modulo three is carried out as follows. At its tuning input, a constant tuning signal z ∈ {0,1} is fixed, which determines the type of the performed operation. Binary signals a 0 , a 1 ∈ {0, l} and b 0 , b 1 ∈ {0,1}, respectively, are fed to its first, second and third, fourth information inputs, which specify the two-bit binary numbers to be processed A = a 1 a 0 , B = b 1 b 0 , and a 1 , b 1 and a 0 , b 0 determine the values of the most significant and least significant digits, respectively, A, B ∈ {00,01,10}. The table below shows the values of the output signals y 0 , y 1 of the proposed device, obtained taking into account the operation of its elements for all possible sets of signal values z, a 0 , a 1 , b 0 , b 1 .

Figure 00000003
Figure 00000003

Если z=0 либо z=1, то согласно представленной таблицы имеем Y=(А+В) mod 3 либо Y=(А-В) mod 3, где Y=у1у0 - двухразрядное двоичное число, задаваемое двоичными сигналами у1,у0 ∈ {0,1} (у1 и у0 определяют значения старшего и младшего разрядов соответственно).If z = 0 or z = 1, then according to the presented table we have Y = (A + B) mod 3 or Y = (A-B) mod 3, where Y = y 1 y 0 is a two-bit binary number specified by binary signals y 1 , y 0 ∈ {0,1} (y 1 and y 0 determine the values of the most significant and least significant digits, respectively).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое арифметическое устройство по модулю три обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из операций (A+B) mod 3, (A-B) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.The above information allows us to conclude that the proposed arithmetic device modulo three has wider functional capabilities compared to the prototype, since with the help of a constant setting it implements any of the operations (A + B) mod 3, (AB) mod 3, where A, In ∈ {00,01,10} there are two-bit binary numbers specified by binary signals.

Claims (1)

Арифметическое устройство по модулю три, содержащее три элемента И, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента ИЛИ, отличающееся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента ИЛИ, причем первый, второй входы первого и первый, второй входы второго элементов ИЛИ соединены соответственно с вторыми входами второго, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первыми входами четвертого, третьего элементов ИЛИ, первый, второй входы j-го
Figure 00000004
и первый, второй входы третьего элементов И соединены соответственно с выходами j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первого элемента ИЛИ и выходами первого, второго элементов ИЛИ, второй вход (j+2)-го элемента ИЛИ и первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом j-го элемента И и выходами (j+2)-го элемента ИЛИ, третьего элемента И, а первый вход (j+2)-го элемента ИЛИ и второй вход j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с j-м и (j+2)-м информационными входами арифметического устройства по модулю три, настроечный вход и j-й выход которого соединены соответственно с первым входом j-го и выходом (j+2)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.An arithmetic device modulo three, containing three AND elements, two EXCLUSIVE OR elements and two OR elements, characterized in that two EXCLUSIVE OR elements and two OR elements are additionally introduced into it, with the first, second inputs of the first and first, second inputs of the second elements OR are connected, respectively, to the second inputs of the second, first EXCLUSIVE OR elements and the first inputs of the fourth, third OR elements, the first, second inputs of the j-th
Figure 00000004
and the first, second inputs of the third AND elements are connected respectively to the outputs of the j-th EXCLUSIVE OR element, the first OR element and the outputs of the first, second OR elements, the second input of the (j + 2) -th OR element and the first, second inputs (j + 2 ) -th element EXCLUSIVE OR are connected, respectively, with the output of the j-th element AND and the outputs of the (j + 2) -th element OR, the third element AND, and the first input of the (j + 2) -th element OR and the second input of the j-th element The EXCLUSIVE OR are connected, respectively, to the j-th and (j + 2) -th information inputs of the arithmetic device modulo three, the tuning input and the j-th output of which are connected, respectively, to the first input of the j-th and the output of the (j + 2) -th elements EXCLUSIVE OR.
RU2020131864A 2020-09-24 2020-09-24 Arithmetic unit modulo three RU2757831C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020131864A RU2757831C1 (en) 2020-09-24 2020-09-24 Arithmetic unit modulo three

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020131864A RU2757831C1 (en) 2020-09-24 2020-09-24 Arithmetic unit modulo three

Publications (1)

Publication Number Publication Date
RU2757831C1 true RU2757831C1 (en) 2021-10-21

Family

ID=78289603

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020131864A RU2757831C1 (en) 2020-09-24 2020-09-24 Arithmetic unit modulo three

Country Status (1)

Country Link
RU (1) RU2757831C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1381488A1 (en) * 1986-03-26 1988-03-15 Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. Modulo 3 adder
RU2018927C1 (en) * 1992-05-18 1994-08-30 Авгуль Леонид Болеславович Modulo 3 adder
US20030031316A1 (en) * 2001-06-08 2003-02-13 Langston R. Vaughn Method and system for a full-adder post processor for modulo arithmetic
RU2708793C1 (en) * 2019-03-11 2019-12-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Modulo three adder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1381488A1 (en) * 1986-03-26 1988-03-15 Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. Modulo 3 adder
RU2018927C1 (en) * 1992-05-18 1994-08-30 Авгуль Леонид Болеславович Modulo 3 adder
US20030031316A1 (en) * 2001-06-08 2003-02-13 Langston R. Vaughn Method and system for a full-adder post processor for modulo arithmetic
RU2708793C1 (en) * 2019-03-11 2019-12-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Modulo three adder

Similar Documents

Publication Publication Date Title
RU2542920C2 (en) Logic module
RU2701461C1 (en) Majority module
RU2700554C1 (en) Majority module
RU2622841C1 (en) Device for selecting extreme number of two binary numbers
RU2757831C1 (en) Arithmetic unit modulo three
RU2713862C1 (en) MULTIPLIER MODULO q
RU2704735C1 (en) Threshold module
RU2589361C1 (en) Modulo multiplier
RU2703675C1 (en) Logic converter
RU2770801C1 (en) Multiplier modulo three
RU2778676C1 (en) Arithmetic unit modulo three
RU2762548C1 (en) Adder-multiplier modulo three
RU2708793C1 (en) Modulo three adder
RU2702970C1 (en) ADDER MODULO q
RU2764707C1 (en) Modulo seven arithmetic unit
RU2770798C1 (en) MODULO q SUBTRACTOR
RU2778675C1 (en) Adder modulo three
RU2758184C1 (en) Binary adder
RU2621280C1 (en) Binary number comparator
RU2610246C1 (en) Universal majority module
RU2678165C1 (en) Binary numbers selection device
RU2676888C1 (en) Logical module
RU2629453C1 (en) Binary subtractor
RU2760252C1 (en) Parallel unit counter
RU2703676C1 (en) Modulo three adder