RU2730047C1

RU2730047C1 - Digital frequency meter

Info

Publication number: RU2730047C1
Application number: RU2019125680A
Authority: RU
Inventors: Юрий Анатольевич Захаров; Артем Николаевич Карамышев; Алексей Арленович Львов; Петр Колестратович Плотников; Александр Александрович Сытник
Priority date: 2019-08-13
Filing date: 2019-08-13
Publication date: 2020-08-14

Abstract

FIELD: measurement.SUBSTANCE: invention relates to measurement equipment and can be used in gyroscopes - magnetrons, radio engineering, in microcontrollers and other devices, where high-frequency precision measurement of signals to tens of gigahertz and their small deviations from nominal values, as well as very short time intervals is required. Digital frequency meter, which includes an input signal receiving port, a high-stable count pulse reception port, three groups of counters with a meter output register, triggers connected to the synchronization and control circuit, in the form of an additional flip-flop for determining a measurement interval and a flip flop of two channels, made in the form of two groups of reversible counters from the high-order and low-order bits, also two multiplexers of high and low order, designed to change display of output information from channels, logic elements unit designed to control generation of counting interval, determination of frequency difference of input and reference signals and switching channels and counting symbols of difference of these frequencies, memory register of whole part of input signal, as well as a fractional part corrector in the form of its divider into a measured frequency mantissa, made on the basis of a programmable integral logic structure chip, characterized by that the digital frequency meter includes a generator of an expanded window for counting frequency pulses of the order ~ ƒƒwith ADC with output of number-pulse or frequency-pulse type (FPT), which input is voltage level integrator-integrator proportional to duration of accumulated difference phase between reference and measured frequencies, also comprising stretching pulse generator with time-setting capacitance, inverter with ADC control input and to control device, analogue key in integrator feedback circuit for control thereof, operating capacitance and resistor, dividers at inputs of operational resistor and non-inverting input with diodes in lower arms, separating capacitance between input of former and integrator input, at that, outputs of the first multi-input circuit "and - not" are connected to the corresponding inputs of the logical elements unit, outputs of flip-flop switching of the first channel to the second, outputs of the generator of the expanded window of counting pulses, with outputs of the block of logic elements are connected control inputs of n input counters, register control inputs for storing the integer value of the input signal, inputs of the low-order counters of the first and second channels, wherein outputs of the two high-bit counters are connected to inputs of the high-output switching multiplexer, and outputs of two low-rank digits are connected to low-output switch switching multiplexer inputs, register outputs and multiplexer unit are connected to corresponding chips of programmable logic integral structure microcircuit, first output of which is difference frequency between input and reference signals, and second output thereof and digital frequency meter as a whole - an integer number of input pulses of input signal over measurement period.EFFECT: invention is expected to be used in orientation and navigation systems on mobile objects - aircrafts, ships and others, in the form of sensors, which require continuous operation and sufficient frequency of information output.1 cl, 4 dwg

Description

Изобретение относится к измерительной технике и может быть использовао в гироскопах - магнетронах, радиотехнике, в микроконтроллерах и других устройствах, где требуется прецизионное измерение высокой частоты сигналов до десятков гигагерц и малых их отклонений от номинальных значений, а также очень малых временных интервалов. При этом предполагается их использование в системах ориентации и навигации на подвижных объектах - самолетах, кораблях и других, в виде датчиков, от которых требуется непрерывность работы и достаточная частота выдачи информации.The invention relates to measuring technology and can be used in gyroscopes - magnetrons, radio engineering, microcontrollers and other devices where precision measurement of high frequency signals up to tens of gigahertz and their small deviations from nominal values, as well as very small time intervals is required. At the same time, they are supposed to be used in orientation and navigation systems on moving objects - airplanes, ships and others, in the form of sensors, from which continuous operation and sufficient frequency of information delivery are required.

Известны цифровые частотомеры различных конструкций. Например, известен частотомер [Патент РФ №2210785; 1], включающий порт приема входного сигнала, порт приема импульса измерительного периода, образцовый генератор, три счетчика и три регистра на их выходах, две схемы синхронизации, инвертор, формирователь импульса ошибки, схему растяжки импульса, средство обработки и индикации.Known digital frequency meters of various designs. For example, a frequency counter is known [RF Patent No. 2210785; 1], which includes an input signal receiving port, a measuring period pulse receiving port, an exemplary generator, three counters and three registers at their outputs, two synchronization circuits, an inverter, an error pulse shaper, a pulse stretching circuit, processing and display means.

Этот частотомер характеризуется недостаточно широким диапазоном измеряемых частот. Ограничение на этот диапазон связано с тем, что длительность растянутого импульса не должна превышать длительность измерительного интервала.This frequency meter is characterized by an insufficiently wide range of measured frequencies. The limitation on this range is due to the fact that the duration of the stretched pulse should not exceed the duration of the measurement interval.

Известен другой частотомер, отличающийся тем, что, с целью расширения диапазона измеряемых частот, он снабжен вторым формирователем импульса ошибки, вторым каналом измерения длительности из последовательно соединенных счетчика и регистра, и схемой селекции несовпадения [Патент РФ №2210785; 1].Known is another frequency meter, characterized in that, in order to expand the range of measured frequencies, it is equipped with a second error pulse shaper, a second channel for measuring the duration of a series-connected counter and register, and a mismatch selection circuit [RF Patent No. 2210785; 1].

Этот частотомер является прототипом предлагаемого частотомера по наибольшему числу сходных признаков.This frequency meter is a prototype of the proposed frequency meter for the greatest number of similar features.

В этом частотомере введена сложная схема: второй формирователь импульса ошибки, второй канал измерения длительности и схема селекции несовпадения. В этом случае для измерения временного интервала между концом измерительного периода и очередным фронтом измеряемой частоты этот интервал разбивается на два интервала, один из которых содержит целое число периодов образцовой частоты, а другой содержит дробную часть этого периода. Только второй интервал измеряется с помощью схемы растяжки, а первый интервал измеряется в дополнительном канале измерения длительности на основе счетчика, подсчитывающего импульсы образцовой частоты.A complex circuit is introduced in this frequency counter: a second error pulse shaper, a second channel for measuring the duration, and a mismatch selection circuit. In this case, to measure the time interval between the end of the measuring period and the next front of the measured frequency, this interval is divided into two intervals, one of which contains an integer number of periods of the reference frequency, and the other contains a fractional part of this period. Only the second interval is measured using a stretching circuit, and the first interval is measured in an additional channel for measuring the duration based on a counter that counts the pulses of the reference frequency.

Недостатком этого частотомера является сложность его конструкции и прерывистость и разобщенность процессов измерения и индикации (схема входного цифрового сигнала), что затрудняет использование его в качестве датчиков информации об отклонениях частоты, которые должны работать в непрерывном режиме.The disadvantage of this frequency meter is the complexity of its design and the discontinuity and disunity of the measurement and indication processes (circuit of the input digital signal), which makes it difficult to use it as sensors for information on frequency deviations, which must operate in a continuous mode.

Указанные недостатки устранены в предлагаемом техническом решении.These disadvantages are eliminated in the proposed technical solution.

Задачей предлагаемой полезной модели является повышение диапазона счета частоты входного сигнала, а также снижение трудностей при определении разностного сигнала между частотами входного и эталонного сигналов, пропорционального, например, измеряемой угловой скорости подвижного объекта.The task of the proposed utility model is to increase the counting range of the input signal frequency, as well as to reduce the difficulties in determining the difference signal between the frequencies of the input and reference signals, proportional, for example, to the measured angular velocity of a moving object.

Поставленная задача достигается за счет того, что в цифровом частотомере, в состав которого входят порт приема входного сигнала, порт приема счетных эталонных импульсов, три группы счетчиков с регистром на выходе измерительного счетчика, триггер, соединенный со схемой синхронизации, согласно заявляемому техническому решению в состав цифрового частотомера введен дополнительные триггер определения измерительного интервала и триггер переключения двух каналов, выполненных в виде двух групп реверсивных счетчиков из старшего и младшего разрядов, два мультиплексора старшего и младшего разрядов, предназначенные для смены отображения выходной информации от каналов, блок логических элементов, предназначенный для управления выработкой измерительного интервала, определения разности частот входного и эталонного сигналов и переключения каналов и знаков счета разности этих частот, регистр запоминания целой части входного сигнала, а также корректор дробной части в виде делителя ее на мантиссу измеряемой частоты, выполненного на основе микросхемы программируемой интегральной логической структуры, формирователь расширенного окна счета импульсов частоты порядка ~ ƒ_c…ƒ₀ с АЦП с выходом число-импульсного или частотно-импульсного типа (ЧИМ), входом которого является интегратор-хранитель уровня напряжения UΔϕ, пропорционального длительности накопленной разностной фазы Δϕ между опорной и измеряемой частотами, вход формирователя подключен к выходу триггера измерительного интервала, выходы окна и счетных импульсов подключены к соответствующим входам блока логических элементов, при этом с соответствующими входами блока соединены выходы первой многовходовой схемы «И - НЕ», выходы триггера переключения первого канала на второй, выходы портов приема входных и счетных сигналов, с выходами блока логических элементов, связаны входы управления n входных счетчиков, входы управления регистра для запоминания целочисленного значения входного сигнала, входы счетчиков младшего разрядов первого и второго каналов, причем выходы двух счетчиков старших разрядов соединены со входами мультиплексора переключения выходов старшего разряда, а выходы двух счетчиков младших разрядов соединены со входами мультиплексора переключения выходов младшего разряда, выходы регистра и блок мультиплексоров соединены с соответствующими входами микросхемы программируемой логической интегральной структуры, первым выходом которой является разностная частота, а вторым выходом ее и цифрового частотомера - целое число импульсов входного сигнала за период измерения.The task is achieved due to the fact that in a digital frequency meter, which includes a port for receiving an input signal, a port for receiving counting reference pulses, three groups of counters with a register at the output of the measuring counter, a trigger connected to a synchronization circuit, according to the claimed technical solution, digital frequency meter introduced an additional trigger for determining the measuring interval and a trigger for switching two channels, made in the form of two groups of reverse counters from the high and low digits, two multiplexers of the high and low digits, designed to change the display of output information from the channels, a block of logic elements intended for control by generating a measuring interval, determining the difference between the frequencies of the input and reference signals and switching channels and counting the difference of these frequencies, the register for storing the integral part of the input signal, as well as the corrector of the fractional part in the form of its divider by the mantissa, we measure second frequency, performed on the basis of the chip programmable integrated logic structure, shaper extended frequency pulse counting window order ~ ƒ _{c ...} ƒ ₀ to ADC output number-pulsed or pulse-frequency type (PFM), the input of which is the voltage level of the integrator guardian UΔφ proportional to the duration of the accumulated difference phase Δϕ between the reference and measured frequencies, the input of the shaper is connected to the output of the trigger of the measuring interval, the outputs of the window and counting pulses are connected to the corresponding inputs of the block of logical elements, while the outputs of the first multi-input circuit “AND - NOT are connected to the corresponding inputs of the block ", The outputs of the trigger for switching the first channel to the second, the outputs of the ports for receiving input and counting signals, with the outputs of the block of logic elements, the control inputs of n input counters are connected, the control inputs of the register for storing the integer value of the input signal, the inputs of the counters of the least significant bits of the first and second o channels, and the outputs of the two counters of the most significant bits are connected to the inputs of the multiplexer for switching the outputs of the most significant bit, and the outputs of the two counters of the least significant bits are connected to the inputs of the multiplexer for switching the outputs of the least significant bit, the register outputs and the unit of multiplexers are connected to the corresponding inputs of the microcircuit of the programmable logic integrated structure, the first output which is the difference frequency, and the second output of it and the digital frequency meter is an integer number of pulses of the input signal during the measurement period.

Схема предлагаемого изобретения представлена на фиг. 1. На схеме фиг. 1 приняты следующие обозначения: 1 - порт приема входных сигналов частоты ƒ в виде формирователя - входного триггера Шмидта; 2 - порт приема - формирователь прямоугольных периодических импульсов опорной повышенной частоты квантования ƒ_с; 3 - счетчик для формирования опорной частоты ƒ₀; 4 - формирователь расширенного окна счета импульсов частоты ~ ƒ_c…ƒ₀; 5 - группа n счетчиков, формирующих частоту

интервалов счета; 6 - группа n входных счетчиков импульсов, измеряющих целую часть частоты ƒ входного сигнала; 7 - многовходовая схема "И-НЕ", формирующая импульс сброса в последний такт счета интервала

; 8 - триггер выделения накопленной разности фаз для частот ƒ и ƒ₀, дающий входной сигнал для формирователя расширенного окна счета 4; 9 - триггер переключения первого и второго канала; 10 - блок логических элементов управления каналами на основе двухвходовых стандартных элементов схем "И - НЕ" по выделению разности накопленных фаз, соответствующих разности входной и эталонной частот Δƒ, 11 - регистр для запоминания целочисленного значения частоты входного сигнала; 12…14 - группа счетчиков с мультиплексорами, знак штрих «'» здесь и далее для младших разрядов; 12 - счетчик старшего разряда 1^го канала; 12' - счетчик младшего разряда 1^го канала; 13 - счетчик старшего разряда 2^го канала; 13' - счетчик младшего разряда 2^го канала; 14 - мультиплексор переключения с 1^го канала на 2^й выходов старшего разряда Δƒ; 14' - мультиплексор переключения с 1^го канала на 2^й выходов младшего разряда Δƒ; 15 - программируемая интегральная логическая структура (микросхема ПЛИС).The scheme of the invention is shown in Fig. 1. In the diagram of FIG. 1 the following designations are accepted: 1 - port for receiving input signals of frequency ƒ in the form of a shaper - Schmidt's input trigger; 2 - receiving port - shaper of rectangular periodic pulses of the reference high quantization frequency ƒ _s ; 3 - counter for generating the reference frequency ƒ ₀ ; 4 - shaper of the extended pulse counting window of frequency ~ ƒ _{c ...} ƒ ₀ ; 5 - a group of n counters that form the frequency

counting intervals; 6 - a group of n input pulse counters measuring the whole part of the frequency ƒ of the input signal; 7 - multi-input circuit "AND-NOT", forming a reset pulse in the last clock cycle of the interval

; 8 - trigger for allocating the accumulated phase difference for frequencies ƒ and ƒ ₀ , giving an input signal for the generator of the extended counting window 4; 9 - trigger for switching the first and second channels; 10 - a block of logical elements for channel control based on two-input standard elements of the "AND - NOT" circuits for separating the difference of accumulated phases corresponding to the difference between the input and reference frequencies Δƒ, 11 - register for storing the integer value of the input signal frequency; 12 ... 14 - a group of counters with multiplexers, the bar sign "'" hereinafter for the least significant bits; 12 - counter of the most significant bit of the ^1st channel; 12 '- counter of the least significant bit of the ^1st channel; 13 - counter of the most significant category of the ^2nd channel; 13 '- counter of the least significant bit of the ^2nd channel; 14 - multiplexer for switching from the ^1st channel to the ^2nd outputs of the highest bit Δ стар; 14 '- multiplexer for switching from the ^1st channel to the ^2nd outputs of the least significant bit Δƒ; 15 - programmable integrated logic structure (FPGA microcircuit).

Для более грубой реализации схемы с одним разрядом дробной части, элементы со знаком штрих «'» будут отсутствовать.For a coarser implementation of the scheme with one digit of the fractional part, elements with the prime sign “'” will be absent.

На фиг. 2 представлена реализация частотомера в виде принципиальной схемы с совпадающей нумерацией элементов по схеме фиг. 1.FIG. 2 shows the implementation of a frequency meter in the form of a schematic diagram with the same numbering of elements according to the diagram of FIG. 1.

Цифровой частотомер содержит формирователь 1, выход которого подключен к счетному входу счетчика 6, выход формирователя 2 подключен ко счетному входу счетчика 3, а также к счетному входу блока управления 10, выход счетчика 3 подключен к счетному входу счетчика 5, выходы переполнения счетчиков 3,5 подключены ко входам схемы «И-НЕ» 7, выход которой подключен ко счетному входу триггера переключения каналов 9, а также к синхронизирующему входу блока управления 10, выходы 9 также подключены к соответствующим входам переключения каналов блока управления 10. Вход установки в «1» триггера окна 8 подключен к выходу схемы «И-НЕ» 7, а вход сброса в «0» подключен к выходу переполнения счетчика 6, выход триггера 8 подключен ко входу формирователя 4 расширенного окна счета импульсов частоты порядка ~ ƒ_c…ƒ₀, а его выход ко входу окна блока управления 10. Этот вход, вместе с входами каналов от триггера 9 распределяет импульсы счета частоты ~ ƒ_c…ƒ₀ по входам счета на «плюс» и на «минус» для первого канала на счетчиках 12, 12' и для второго канала на счетчиках 13, 13' соответственно. Выходы счетчиков первого 12, 12' и второго каналов 13, 13' подключены через мультиплексоры 14, 14' ко входам выходной микросхемы ПЛИС 15, а управляющие входы мультиплексоров 14, 14' подключены к выходам триггера переключения каналов 9. Выходы счетчика 6 подключены ко входам регистра 11, управляющий вход которого подключен к выходу блока управления 10, инвертирующего сигнал с микросхемы 7. Выходы с регистра 11 подключены ко входам микросхемы ПЛИС 15 и далее на выход индикации, либо непосредственно на выход в режиме датчика.The digital frequency meter contains a shaper 1, the output of which is connected to the counting input of the counter 6, the output of the shaper 2 is connected to the counting input of the counter 3, as well as to the counting input of the control unit 10, the output of the counter 3 is connected to the counting input of the counter 5, the outputs of the counter overflow 3.5 are connected to the inputs of the "AND-NOT" circuit 7, the output of which is connected to the counting input of the trigger for switching channels 9, as well as to the synchronizing input of the control unit 10, outputs 9 are also connected to the corresponding inputs for switching channels of the control unit 10. The setting input to "1" the trigger of window 8 is connected to the output of the "AND-NOT" circuit 7, and the reset input to "0" is connected to the output of the overflow counter 6, the output of the trigger 8 is connected to the input of the shaper 4 of the extended window for counting pulses of the order of ~ ƒ _{c ...} ƒ ₀ , and its output to the input of the control unit window 10. This input, together with the channel inputs from the trigger 9, distributes the frequency counting pulses ~ ƒ _{c ...} ƒ ₀ to the counting inputs to "plus" and to "minus" for the first th channel on counters 12, 12 'and for the second channel on counters 13, 13', respectively. The outputs of the counters of the first 12, 12 'and the second channels 13, 13' are connected via multiplexers 14, 14 'to the inputs of the output FPGA 15, and the control inputs of the multiplexers 14, 14' are connected to the outputs of the channel switching trigger 9. The outputs of the counter 6 are connected to the inputs register 11, the control input of which is connected to the output of the control unit 10, which inverts the signal from the microcircuit 7. Outputs from the register 11 are connected to the inputs of the FPGA 15 and then to the indication output, or directly to the output in the sensor mode.

Элементы схемы на фиг. 4, а также связанный с ее входом триггер 8 запитывают от высокостабильного источника напряжением U и 5…15.The circuit elements in FIG. 4, as well as the trigger 8 connected to its input is powered from a highly stable source with voltage U and 5 ... 15.

Установим соответствие ряда элементов прототипа по схеме и предлагаемого устройства по схеме фиг. 1, фиг. 2. Элементы 1, 2, 3 на обеих схемах полностью соответствуют друг другу по функциям. Отличие лишь в реализации 3 в виде одного счетчика, и в пределе этот счетчик может быть заменен прямой связью (отсутствовать).Let us establish the correspondence of a number of elements of the prototype according to the scheme and the proposed device according to the scheme of FIG. 1, fig. 2. Elements 1, 2, 3 on both diagrams fully correspond to each other in function. The only difference is in implementation 3 in the form of one counter, and in the limit this counter can be replaced by a direct link (absent).

Новый элемент 4 включен в цепь сигнала окна от триггера 8 к входу блока управления 10. Второй выход с элемента 4, где вырабатываются счетные импульсы для двух каналов на счетчиках 12, …, 13, подключается к счетному входу блока управления 10. Остальные элементы схемы, входящие в состав нового элемента 4 оригинальны и описываются далее по схеме фиг. 3.The new element 4 is included in the window signal circuit from the trigger 8 to the input of the control unit 10. The second output from the element 4, where the counting pulses for two channels on the counters 12, ..., 13 are generated, is connected to the counting input of the control unit 10. The rest of the circuit elements, included in the new element 4 are original and are described below according to the diagram of FIG. 3.

В состав формирователя 4 расширенного окна ΔT счета импульсов накопленной фазы Δϕ входят следующие элементы: 16 - генератор расширенного окна счета импульсов ΔT, например на микросхеме КР531ГГ1; 17 - времязадающая емкость Cg, определяющая длительность импульса генератора; 18 - инвертор на стандартном элементе И-НЕ, преобразующий импульс с генератора 16 к стандартной полярности UΔT для управления и запуска; 19 - аналого-цифровой преобразователь АЦП, с выходом NΔϕ число-импульсного или частотно-импульсного типа (ЧИМ); 20 - интегратор-хранитель уровня напряжения UΔϕ, пропорционального длительности накопленной разностной фазы, на операционном усилителе DA; 21 - аналоговый ключ АК, в цепи обратной связи DA для управления; 22 - резистор цепи сброса r0, работающий при включенном АК; 23 - емкость в цепи обратной связи С, дающая DA свойство интегратора; 24 - входной резистор R, определяющий вместе с емкостью С коэффициент или скорость интегрирования Ki; 25 - разделительная емкость Cr, для формирования на входе только импульса UτΔϕ, без влияния уровней триггера выделения накопленной фазы 8; 26 - проходной резистор r* на входе; 27 - подпитывающий резистор r**, образующий с 26 верхнее плечо делителя постоянного напряжения на входе; 28 - резистор нижнего плеча r делителя на входе; 28' - резистор верхнего плеча r опорного делителя; 28'' - резистор нижнего плеча r опорного делителя; 29 - диод Vd для выделения полной амплитуды отрицательного импульса на входе; 29' - диод Vd для компенсации смещения открытого диода входа в режиме хранения напряжения UΔϕ во время преобразования в импульсы и счета.The shaper 4 of the extended window ΔT for counting pulses of the accumulated phase Δϕ includes the following elements: 16 - generator of the extended window for counting pulses ΔT, for example, on the KR531GG1 microcircuit; 17 - timing capacitance Cg, which determines the pulse duration of the generator; 18 - inverter on a standard NAND element, converting a pulse from the generator 16 to the standard polarity UΔT for control and start; 19 - analog-to-digital converter ADC, with output NΔϕ of pulse-number or pulse-frequency type (PFM); 20 - integrator-keeper of the voltage level UΔϕ, proportional to the duration of the accumulated difference phase, on the operational amplifier DA; 21 - analog key AK, in the DA feedback circuit for control; 22 - resistor of the reset circuit r0, operating when the AK is on; 23 - capacitance in the feedback circuit C, which gives DA the property of an integrator; 24 - input resistor R, which determines, together with the capacitance C, the coefficient or speed of integration Ki; 25 - separating capacitance Cr, for the formation at the input only of the pulse UτΔϕ, without the influence of the levels of the trigger of the release of the accumulated phase 8; 26 - pass-through resistor r * at the input; 27 - supply resistor r **, forming with 26 the upper arm of the DC voltage divider at the input; 28 - resistor of the lower arm r of the divider at the input; 28 '- resistor of the upper arm r of the reference divider; 28 '' - resistor of the lower arm r of the reference divider; 29 - diode Vd to select the total amplitude of the negative pulse at the input; 29 '- diode Vd to compensate for the bias of the open diode of the input in the storage mode of voltage UΔϕ during conversion to pulses and counting.

Резисторы 28, 28', 28'' для простоты выбираются одинаковыми и равными в первом приближении сумме сопротивлений 26, 27. Отклонение от этого условия возможно при подрегулировке режима хранения за счет резистора 27. Диоды 29, 29' должны быть принципиально одинаковыми. Возможная разница в напряжениях смещения для прямого тока, приводящая к нарушению режима хранения, компенсируется в соответствии с вышеуказанным замечанием.Resistors 28, 28 ', 28' 'for simplicity are chosen the same and equal in the first approximation to the sum of resistances 26, 27. A deviation from this condition is possible when adjusting the storage mode due to resistor 27. Diodes 29, 29' should be fundamentally the same. Any difference in forward bias voltages that could lead to a storage failure is compensated for as noted above.

Работает цифровой частотомер в основном так же, как и прототип, следующим образом. При подключении источников питающих напряжений, при запуске входного ƒ и счетного ƒ_c сигналов, в системе происходят следующие процессы. С помощью счетчика 3 сигнал счетной частоты делится на целое число, при котором получается сигнал эталонной частоты ƒ₀, равной начальной частоте входного сигнала: ƒ₀=ƒ (0)=ƒ. Частота входного сигнала ƒ изменяется за счет свойств его носителя. Например, если источник входного сигнала гироскоп - магнетрон [3], то его частота изменяется за счет угловой скорости подвижного объекта

, где K_M - коэффициент передачи гироскопа - магнетрона, ω - измеряемая угловая скорость подвижного объекта (ПО). Иначе формула записывается в виде ƒ=ƒ₀+Δƒ,

. При этом частота эталонная ƒ₀ может лежать в интервале частот (0.1-10), ГГц.The digital frequency counter works in basically the same way as the prototype, as follows. When connecting the supply voltage sources, when starting the input ƒ and counting ƒ _c signals, the following processes occur in the system. Counter 3 divides the counting frequency signal by an integer, which results in a signal of the reference frequency ƒ ₀ , equal to the initial frequency of the input signal: ƒ ₀ = ƒ (0) = ƒ. The frequency of the input signal ƒ changes due to the properties of its carrier. For example, if the source of the input signal to the gyroscope is a magnetron [3], then its frequency changes due to the angular velocity of the moving object

, where K _M is the transmission coefficient of the gyroscope - magnetron, ω is the measured angular velocity of the moving object (PO). Otherwise, the formula is written as ƒ = ƒ ₀ + Δƒ,

... In this case, the reference frequency ƒ ₀ can lie in the frequency range (0.1-10), GHz.

Нетрудно видеть, что при изменении знака угловой скорости ПО изменяется знак приращения входной частоты, что должно фиксироваться цифровым частотомером. С помощью группы 5 из n счетчиков ƒ₀ преобразуется в интервалы частоты

и периоды следования импульсов измерительного интервала

. С помощью триггера 8, схемы 4 и блока логики 10 измерительный интервал в отрезки времени ΔT заполняется счетными импульсами UcΔϕ. Данное решение поясняется графиками сигналов фиг. 4 и формулами (алгоритмами). Помимо заданных частот ƒ₀ и ƒ, на фиг. 4 приведен и график сигнала счетной частоты ƒ_с, при этом для примераIt is easy to see that when the sign of the angular velocity of the software changes, the sign of the input frequency increment changes, which should be recorded by a digital frequency meter. With the help of group 5 of n counters, ƒ _{0 is} converted to frequency intervals

and the pulse repetition periods of the measuring interval

... With the help of trigger 8, circuit 4 and logic unit 10, the measuring interval in time intervals ΔT is filled with counting pulses UcΔϕ. This solution is illustrated by the signal graphs of FIG. 4 and formulas (algorithms). In addition to the given frequencies ƒ ₀ and ƒ, in FIG. 4 also shows the graph of the signal of the counting frequency ƒ _s , while for example

Для примера на фиг. 4, на один такт опорной частоты ƒ₀ приходится четыре такта счетной частоты ƒ_с, что дает точность оцифровки разностной частоты такую же, как и для опорной частоты ƒ₀.For example, in FIG. 4, for one clock of the reference frequency ƒ ₀ there are four clock cycles of the counting frequency ƒ _s , which gives the digitization accuracy of the difference frequency the same as for the reference frequency ƒ ₀ .

Для прототипа и предлагаемой схемы период

формируется одним счетчиком 5 от опорной частоты ƒ₀ естественным путем по сигналу переполнения, который передним фронтом переписывает данные со счетчика 6 входной частоты ƒ в регистр 11, а по заднему фронту переводит группу счетчиков к начальному нулевому состоянию. Использование регистра позволяет избежать «мигания» выходного кода для целой части частоты ƒ, позволяет обращаться к этой информации непрерывно, что является достоинством для использования устройства в качестве датчика, и сильно упрощает коррекцию для дробной части в устройстве 15, которое может быть здесь реализовано на ПЛИСе вместо микроконтроллера, как в аналоге.For the prototype and the proposed scheme, the period

is formed by one counter 5 from the reference frequency ƒ _{0 in a} natural way according to the overflow signal, which with the leading edge overwrites the data from the counter 6 of the input frequency ƒ into register 11, and on the falling edge transfers the group of counters to the initial zero state. The use of the register avoids the "blinking" of the output code for the whole part of the frequency ƒ, allows access to this information continuously, which is an advantage for using the device as a sensor, and greatly simplifies the correction for the fractional part in device 15, which can be implemented here on the FPGA instead of a microcontroller, as in the analog.

Для предлагаемой схемы сброс счетчика входной частоты происходит по заднему фронту импульса этой же частоты ƒ при условии предварительного сброса счетчика эталонной частоты. Разность этих моментов времени сброса дает составляющую доквантовки, соответствующую накопленной разностной фазе Δϕ. На фиг. 4 разности для моментов времени переполнения обоих счетчиков образуют составляющие T₁, Т₂, соответствующие переходному моменту, для перехода изменения накопленной фазы через ноль к максимуму.For the proposed scheme, the counter of the input frequency is reset on the trailing edge of the pulse of the same frequency ƒ, provided that the counter of the reference frequency is previously reset. The difference between these reset times gives a prequantation component corresponding to the accumulated difference phase Δϕ. FIG. 4, the differences for the overflow times of both counters form the components T ₁ , T ₂ corresponding to the transition moment for the transition of the accumulated phase change through zero to the maximum.

Указанные временные параметры связаны соотношением:The indicated time parameters are related by the ratio:

Элемент 5 (группа счетчиков) из эталонной частоты ƒ₀ формирует частоту повторения интервалов измерения

и должен содержать необходимое число каскадов n.Element 5 (group of counters) from the reference frequency ƒ ₀ forms the repetition frequency of the measurement intervals

and must contain the required number of stages n.

Для приведенной реализации схемы введенный элемент 4 упрощает технику счета, а именно, импульсами с АЦП с частотой значительно ниже частоты счетных импульсов ƒ_c измеряется непрерывно, после каждого интервала с частотой

, накопленная фаза для разностной частоты Δƒ, которая с каждым интервалом изменяется на величину

, пропорциональную разностной частоте ƒ-ƒ₀. Поскольку в нашем случае Δƒ>0, избыток накопленной фазы будет с каждым интервалом уменьшаться.For the given implementation of the circuit, the introduced element 4 simplifies the counting technique, namely, pulses from the ADC with a frequency significantly lower than the frequency of counting pulses ƒ _c is measured continuously, after each interval with a frequency

, the accumulated phase for the difference frequency Δƒ, which changes with each interval by the value

proportional to the difference frequency ƒ-ƒ ₀ . Since in our case Δƒ> 0, the excess of the accumulated phase will decrease with each interval.

Для фиксации этого изменения используются два канала измерения из двухкаскадных реверсивных счетчиков 12, 12' и 13, 13' на которых на первом интервале после сброса происходит счет на «сложение» и результат отображает текущую накопленную фазу, а на следующем интервале происходит счет на «вычитание», в результате получается разность фаз или приращение для одного интервала

. После этого цикл может повторяться до бесконечности.To record this change, two measurement channels are used from two-

stage reversing counters

12, 12 'and 13, 13' on which, on the first interval after reset, the "addition" counts and the result displays the current accumulated phase, and on the next interval, the "subtraction ", The result is a phase difference or increment for one interval

... After that, the cycle can be repeated indefinitely.

Счет происходит в пределах времени ΔT за счет работы генератора импульса растяжки 16 в устройстве 4, а длительность обеспечивается за счет времязадающей емкости Cg 17. Длительность импульсов фазы Т₁, Т₂ выделяется с помощью триггера 8, устанавливаемого в «1» признаком сброса со счетчика 5, а сбрасываемого в «0» признаком сброса со счетчика 6. Состояние «1» триггера дает импульсы UτΔϕ длительностью T₁, Т₂, которые являются и запускающими для генератора 16 и входными для интегратора на операционном усилителе DA 20 устройства 4. Полученное в результате интегрирования напряжение UΔϕ поступает на вход АЦП 19. Счет импульсов UcΔϕ с АЦП происходит на выходных счетчиках 12…13', а знак счета, как и в прототипе, определяется состоянием триггера 9, на счетный вход которого в начале каждого интервала поступает импульс, переводящий его в противоположное состояние.The counting occurs within the time ΔT due to the operation of the stretching pulse generator 16 in the device 4, and the duration is provided due to the timing capacitance Cg 17. The duration of the pulses of the phases T ₁ , T ₂ is allocated using the trigger 8, set to "1" by the sign of reset from the counter 5, and reset to "0" by the sign of reset from the counter 6. State "1" of the trigger gives pulses UτΔϕ of duration T ₁ , T ₂ , which are both triggering for the generator 16 and input for the integrator on the operational amplifier DA 20 of device 4. Received in As a result of the integration, the voltage U∆ϕ is fed to the input of the ADC 19. The counting of the pulses Uc∆ϕ from the ADC occurs at the output counters 12 ... 13 ', and the sign of the count, as in the prototype, is determined by the state of the trigger 9, the counting input of which at the beginning of each interval receives a pulse that transfers its to the opposite state.

Описана вначале работа одного канала, который дает определение разностной фазы и частоты только на одном интервале из двух. Точно такой же канал, на счетчиках 13, 13', управляемый противоположным выходом триггера 9, дает замер на интервале фиксации накопленной фазы для второго канала, и процесс измерения становится непрерывным, так как выходы счетчиков 12, 12' и их дубликатов 13, 13' объединены через мультиплексоры 14, 14' с управлением от этого же триггера. Все эти алгоритмы реализуются логикой на типовых элементах "И-НЕ" схемы управления 10.Firstly, the operation of one channel is described, which gives the definition of the difference phase and frequency only on one of two intervals. Exactly the same channel, on the counters 13, 13 ', controlled by the opposite output of the trigger 9, gives a measurement at the interval of fixing the accumulated phase for the second channel, and the measurement process becomes continuous, since the outputs of the counters 12, 12' and their counterparts 13, 13 ' combined through multiplexers 14, 14 'with control from the same trigger. All these algorithms are implemented by logic on typical NAND elements of control circuit 10.

Описание взаимодействия элементов схемы растяжки 4 следующее.The description of the interaction of the elements of the stretching scheme 4 is as follows.

Импульсы UτΔϕ длительностью Т₁, Т₂. поступающие на вход устройства 4 имеют отрицательную полярность(от «1» к «0»), также как и вырабатываемые генератором 16 на микросхеме КР531ГГ1, и для внешнего потребления прежде всего в устройстве управления 10, инвертируются элементом 18 в виде И-НЕ, как и в устройстве управления 10. Выход 18 подключен так же и ко входу управления АЦП 19. К аналоговому входу АЦП подключен выход операционного усилителя DA 20. Этот выход так же подключен ко входу аналогового ключа АК 21, а выход его через резистор 22 к инвертирующему входу DA, являющегося суммирующей точкой. К этой же точке подключен выход DA через операционную емкость С 23 и вход интегратора через операционный резистор R 24. Управляющий вход аналогового ключа АК на полевом транзисторе подключен к выходу генератора 16. Если аналоговый ключ АК требует иной полярности управления, то его управляющий вход может быть подключен к выходу инвертора 18, как и для АЦП и наоборот.Pulses UτΔϕ with duration T ₁ , T ₂ . devices 4 entering the input have negative polarity (from "1" to "0"), as well as those generated by the generator 16 on the KR531GG1 microcircuit, and for external consumption, primarily in the control device 10, are inverted by the element 18 in the form of AND-NOT, as and in the control device 10. Output 18 is also connected to the control input of the ADC 19. The output of the DA 20 operational amplifier is connected to the analog input of the ADC. This output is also connected to the input of the analog key AK 21, and its output through the resistor 22 to the inverting input DA, which is the summing point. The DA output is connected to the same point through the operating capacitance C 23 and the integrator input through the operating resistor R 24. The control input of the analog switch AK on a field-effect transistor is connected to the output of the generator 16. If the analog switch AK requires a different polarity of control, then its control input can be connected to the output of the inverter 18, as for the ADC and vice versa.

В отсутствие импульса UτΔϕ на выходе генератора 16 действует высокий уровень, открывающий ключ 21, который замыкает выход интегратора через резистор 22 на суммирующую точку интегратора 20, тем самым приводя его в сброшенное нулевое состояние. Этому способствует и равенство потенциалов, подаваемых на вход через резистор R 24 с делителя из резисторов 26, 27 и 28, и на неинвертирующий вход DA 20 с делителя из резисторов 28', 28'' и одинаково открытых диодов 29, 29'.In the absence of the pulse UτΔϕ, a high level acts at the output of the generator 16, which opens the switch 21, which closes the integrator output through the resistor 22 to the summing point of the integrator 20, thereby bringing it to the reset zero state. This is facilitated by the equality of the potentials supplied to the input through the resistor R 24 from the divider of resistors 26, 27 and 28, and to the non-inverting input DA 20 from the divider of the resistors 28 ', 28' 'and equally open diodes 29, 29'.

При появлении импульсов длительностью Т₁, Т_2, с триггера 8 запускается генератор 16 и в течение действия импульса растяжки ΔT аналоговый ключ 22 отрицательным (нулевым) уровнем закрывается, и интегратор переходит в рабочий режим. За время действия отрицательных импульсов UτΔϕ через разделительную емкость Cr 25 на вход интегратора через резистор R 24 на емкости С 23 накапливается напряжение UΔϕ, пропорциональное времени действия импульсов Т₁, Т₂.When pulses of duration T ₁ , T ₂ appear, the generator 16 is started from the trigger 8, and during the action of the stretching pulse ΔT, the analog switch 22 closes with a negative (zero) level, and the integrator enters the operating mode. During the action of negative pulses UτΔϕ through the separating capacitor Cr 25 to the input of the integrator through the resistor R 24, the voltage UΔϕ is accumulated on the capacitance C 23, which is proportional to the duration of the action of the pulses T ₁ , T ₂ .

Это напряжение является выходным для интегратора 20. После окончания действия импульсов Т₁, Т_2, это напряжение сохраняется на интеграторе за счет равенства потенциалов на входах в течении всего времени импульса растяжки и подается на вход АЦП 19. АЦП должно быть число-импульсного типа (ЧИМ), например, с ЦАП в обратной связи, либо частотно-импульсного типа, тогда длительность импульса растяжки должна быть привязана к параметру пропорциональности частоты напряжению управления.This voltage is the output voltage for the integrator 20. After the end of the pulses T ₁ , T _2, this voltage is stored on the integrator due to the equality of potentials at the inputs during the entire duration of the stretching pulse and is fed to the input of the ADC 19. The ADC must be of the number-pulse type ( PFM), for example, with a DAC in feedback, or a pulse-frequency type, then the duration of the stretching pulse should be tied to the frequency proportionality parameter to the control voltage.

Эти импульсы поступают на вход счета устройства управления 10. И распределяются по счетчикам 12, 13.These pulses are fed to the counting input of the control device 10. And are distributed among the counters 12, 13.

Непрерывное уменьшение накопленной фазы приводит к переходу через нуль, но при этом происходит однократная добавочная задержка по другому состоянию счетчика 6, и накопленная фаза корректируется до максимума. Это происходит в момент вычитания, счетчик дает отрицательный результат, признак которого блокирует изменение показаний на выходе. Для следующего интервала этот счет будет на сложение, и он в конце интервала даст уже правильный результат. И далее все восстанавливается.A continuous decrease in the accumulated phase leads to a zero crossing, but in this case there is a one-time additional delay for another state of the counter 6, and the accumulated phase is corrected to the maximum. This happens at the moment of subtraction, the counter gives a negative result, the sign of which blocks the change in readings at the output. For the next interval, this count will be for addition, and at the end of the interval it will give the correct result. And then everything is restored.

Таким образом, имеет место практически непрерывное измерение и разностной малой частоты ω=2πΔƒ при достаточно частом измерении, интервал которого определяется временем счета целых единиц для основной частоты ƒ. Одновременно на выходе ПЛИС и цифрового частотомера в целом определяется целое число импульсов входного сигнала за период измерения.Thus, there is an almost continuous measurement of the difference low frequency ω = 2πΔƒ with a fairly frequent measurement, the interval of which is determined by the counting time of whole units for the fundamental frequency ƒ. Simultaneously at the output of the FPGA and the digital frequency meter as a whole, an integer number of pulses of the input signal is determined for the measurement period.

Источники информацииSources of information

1. Гончаренко A.M. и др. Цифровой частотомер. Патент РФ №2210785. МПК GO1R 23/02. 2003, Бюл. №23.1. Goncharenko A.M. etc. Digital frequency meter. RF patent No. 2210785. IPC GO1R 23/02. 2003, Bul. No. 23.

2. Гончаренко A.M., Жмудь В.А. Пат. РФ №2278390. Цифровой частотомер. МПК GO1R 23/10. 2006, Бюл. №17.2. Goncharenko A.M., Zhmud V.A. Pat. RF No. 2278390. Digital frequency counter. IPC GO1R 23/10. 2006, Bul. No. 17.

3. Плотников П.К. Однорезонаторный гироскоп - магнетрон. Патент РФ на полезную модель №163266. МПК G01C 19/00. 2016, Бюл. №19.3. Plotnikov P.K. Single resonator gyroscope - magnetron. RF patent for useful model No. 163266. IPC G01C 19/00. 2016, Bul. No. 19.

Claims

A digital frequency meter, which includes a port for receiving an input signal, a port for receiving counting highly stable pulses, three groups of counters with a register at the output of the measuring counter, triggers connected to a synchronization and control circuit, in the form of a trigger for determining a measuring interval and a trigger for switching two channels, made in the form of two groups of reverse counters from the high and low digits, also two multiplexers of the high and low digits, designed to change the display of output information from channels, a block of logic elements designed to control the production of a counting interval, determine the frequency difference between the input and reference signals and switch channels and the counting signs of the difference of these frequencies, the register for storing the integer part of the input signal, as well as the fractional part corrector in the form of its divider by the mantissa of the measured frequency, made on the basis of a programmable integrated logical structure microcircuit, characterized in that the digital frequency meter includes a shaper for an extended pulse counting window with a frequency of the order of ~ ƒ _{c ...} ƒ ₀ with an ADC with an output of a pulse-number or pulse-frequency type (PFM), the input of which is an integrator-keeper of the voltage level proportional to the duration of the accumulated difference phase between the reference and measured frequencies, which also contains a stretching pulse generator with a time-setting capacitance, an inverter with an output to the ADC control input and to the control device, an analog switch in the integrator's feedback circuit for controlling it, operational capacitance and resistor, dividers at the inputs of the operational resistor and non-inverting input with diodes in the lower arms, separating capacitance between the input of the shaper and the input of the integrator, while the outputs of the first multi-input circuit "and - not" are connected to the corresponding inputs of the block of logic elements, the outputs of the trigger of switching the first channel to the second, the outputs of the shaper of the extended pulse counting window, with outputs block logical elements are connected to the control inputs of n input counters, register control inputs for storing the integer value of the input signal, the inputs of the least significant bits of the first and second channels, and the outputs of the two high-order counters are connected to the inputs of the multiplexer for switching the high-order outputs, and the outputs of the two low-order counters are connected with the inputs of the multiplexer for switching the outputs of the least significant bit, the register outputs and the multiplexer unit are connected to the corresponding inputs of the microcircuit of the programmable logic integrated structure, the first output of which is the difference frequency between the input and reference signals, and the second output of it and the digital frequency meter as a whole is an integer number of input pulses of the input signal for the measurement period.