RU2719622C1 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
RU2719622C1
RU2719622C1 RU2019125678A RU2019125678A RU2719622C1 RU 2719622 C1 RU2719622 C1 RU 2719622C1 RU 2019125678 A RU2019125678 A RU 2019125678A RU 2019125678 A RU2019125678 A RU 2019125678A RU 2719622 C1 RU2719622 C1 RU 2719622C1
Authority
RU
Russia
Prior art keywords
atmosphere
oxidation
minutes
field
oxide
Prior art date
Application number
RU2019125678A
Other languages
Russian (ru)
Inventor
Асламбек Идрисович Хасанов
Арслан Гасанович Мустафаев
Гасан Абакарович Мустафаев
Руслан Азаевич Кутуев
Зелимхан Лечиевич Хазбулатов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority to RU2019125678A priority Critical patent/RU2719622C1/en
Application granted granted Critical
Publication of RU2719622C1 publication Critical patent/RU2719622C1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76291—Lateral isolation by field effect

Abstract

FIELD: electrical engineering.SUBSTANCE: invention relates to production of semiconductor devices, particularly to production of gate oxide of field-effect transistor with low leakage currents. Essence: on n-type silicon conductivity plates with specific resistance of 4.5 Ohm⋅cm, layer of thermal layer of 22 nm oxide was grown by oxidation in dry oxygen at 1,000 °C. Further, process of nitriding gate valve in atmosphere of ammonia NHfor 15 minutes at 1,100 °C and its oxidation in an atmosphere of dry oxygen Ofor 30 minutes at 1,100 °C, then thermal treatment is carried out at temperature 600 °C for 35 s in argon medium. Field transistor regions and contacts to these regions are formed using standard technology.EFFECT: technical result consists in reduction of leakage currents, provision of manufacturability, improvement of parameters of instruments, improvement of quality and increase of yield percentage.1 cl, 1 tbl

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления затворного оксида полевого транзистора с пониженными токами утечки.The invention relates to the field of production technology of semiconductor devices, in particular to a technology for manufacturing a gate oxide of a field effect transistor with reduced leakage currents.

Известен способ изготовления полупроводникового прибора [Патент 5153145 США, МКИ H01L 21/24] путем формирования термического слоя оксида SiO2, нитрида кремния Si3N4 и слоя оксида SiO2 поверх поликремниевого затвора. Анизотропным травлением формируется 3-х слойная система затворных спейсеров SiO2/Si3N4/SiO2. Далее ионной имплантацией создаются области истока/стока, на поверхности которых формируются силицидные контактные участки. В таких приборах при повышенных температурных режимах из-за различия коэффициентов линейного расширения диэлектриков повышается дефектность структуры и ухудшаются электрические параметры приборов.A known method of manufacturing a semiconductor device [US Patent 5153145, MKI H01L 21/24] by forming a thermal layer of SiO 2 oxide, silicon nitride Si 3 N 4 and a layer of SiO 2 oxide over the polysilicon gate. Anisotropic etching forms a 3-layer system of gate spacers SiO 2 / Si 3 N 4 / SiO 2 . Then, source / drain areas are created by ion implantation, on the surface of which silicide contact areas are formed. In such devices, at elevated temperature conditions, due to the difference in the coefficients of linear expansion of dielectrics, the structure defect increases and the electrical parameters of the devices deteriorate.

Известен способ изготовления полупроводникового прибора [Патент 5093700 США, МКИ H01L 27/01] с многослойным поликремниевым затвором, в которой слои поликремния разделяются слоями кремния толщиной 0,1-0,5 нм, используются 3 слоя поликремния и 2 слоя оксида кремния. Осаждения поликремния осуществляется с использованием SiN4 при давлении 53 Па и температуре 650°С. Слой оксида формируется при 1% O2 и 99% аргона при температуре 800°С.A known method of manufacturing a semiconductor device [US Patent 5093700, MKI H01L 27/01] with a multilayer polysilicon gate, in which the layers of polysilicon are separated by layers of silicon with a thickness of 0.1-0.5 nm, 3 layers of polysilicon and 2 layers of silicon oxide are used. The deposition of polysilicon is carried out using SiN 4 at a pressure of 53 Pa and a temperature of 650 ° C. An oxide layer is formed at 1% O 2 and 99% argon at a temperature of 800 ° C.

Недостатками этого способа являются:The disadvantages of this method are:

- повышенные значения токов утечек;- increased values of leakage currents;

- высокая дефектность;- high defectiveness;

- низкая технологичность.- low manufacturability.

Задача, решаемая изобретением: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing leakage currents, ensuring manufacturability, improving instrument parameters, improving quality and increasing yield.

Задача решается проведением процесса азотирования затворного оксида в атмосфере аммиака NH3 в течение 15 минут при 1100°С с последующим его оксидированием в атмосфере сухого кислорода O2 в течение 30 минут при 1100°С.The problem is solved by carrying out the process of nitriding the gate oxide in an atmosphere of ammonia NH 3 for 15 minutes at 1100 ° C, followed by its oxidation in an atmosphere of dry oxygen O 2 for 30 minutes at 1100 ° C.

Технология способа состоит в следующем: на пластинах кремния п -типа проводимости с удельным сопротивлением 4,5 Ом*см, выращивался слой термического слоя оксида 22 нм окислением в сухом кислороде при 1000°С.Далее проводили процесс азотирования затворного оксида в атмосфере аммиака NH3 в течение 15 минут при 1100°С и его оксидирование в атмосфере сухого кислорода О2 в течение 30 минут при 1100°С, затем проводили термообработку при температуре 600°С в течение 35 с в среде аргона. Области полевого транзистора и контакты к этим областям формировали по стандартной технологии.The technology of the method consists in the following: on silicon wafers of p type conductivity with a specific resistance of 4.5 Ohm * cm, a layer of a 22 nm oxide thermal layer was grown by oxidation in dry oxygen at 1000 ° C. Then, the gate oxide was nitrided in an atmosphere of ammonia NH 3 for 15 minutes at 1100 ° C and its oxidation in an atmosphere of dry oxygen O 2 for 30 minutes at 1100 ° C, then heat treatment was carried out at a temperature of 600 ° C for 35 s in argon. The field effect transistor regions and contacts to these areas were formed using standard technology.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.According to the proposed method, semiconductor devices were manufactured and investigated. The processing results are presented in the table.

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 16,5%.Experimental studies have shown that the yield of suitable structures on a batch of plates formed in the optimal mode increased by 16.5%.

Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличения процента выхода годных.Effect: reducing leakage currents, ensuring manufacturability, improving the parameters of devices, improving quality and increasing the percentage of yield.

Предложенный способ изготовления полупроводникового прибора путем проведения азотирования подзатворного оксида с последующим его оксидированием в атмосфере аммиака NH3 в течение 15 минут и сухого кислорода O2 30 минут, при температуре 1100°С, позволяет повысит процент выхода годных приборов и улучшит их надежность.The proposed method for manufacturing a semiconductor device by nitriding a gate oxide followed by its oxidation in an atmosphere of ammonia NH 3 for 15 minutes and dry oxygen O 2 30 minutes at a temperature of 1100 ° C, allows to increase the percentage of suitable devices and improve their reliability.

Claims (1)

Способ изготовления полупроводникового прибора с подложкой, включающий процессы формирования областей стока, истока, затвора и подзатворного диэлектрика, отличающийся тем, что подзатворный диэлектрик формируют проведением азотирования затворного оксида в атмосфере аммиака NH3 в течение 15 мин при 1100°С с последующим его оксидированием в атмосфере сухого кислорода О2 в течение 30 мин при 1100°С и последующей термообработкой при температуре 600°С в течение 35 с в среде аргона.A method of manufacturing a semiconductor device with a substrate, including the formation of drain, source, gate, and gate dielectric regions, characterized in that the gate dielectric is formed by nitriding the gate oxide in an ammonia atmosphere of NH 3 for 15 min at 1100 ° C, followed by its oxidation in the atmosphere dry oxygen O 2 for 30 min at 1100 ° C and subsequent heat treatment at a temperature of 600 ° C for 35 s in argon.
RU2019125678A 2019-08-13 2019-08-13 Semiconductor device manufacturing method RU2719622C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019125678A RU2719622C1 (en) 2019-08-13 2019-08-13 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019125678A RU2719622C1 (en) 2019-08-13 2019-08-13 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
RU2719622C1 true RU2719622C1 (en) 2020-04-21

Family

ID=70415419

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019125678A RU2719622C1 (en) 2019-08-13 2019-08-13 Semiconductor device manufacturing method

Country Status (1)

Country Link
RU (1) RU2719622C1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1085437A1 (en) * 1982-05-21 1987-04-15 Предприятие П/Я А-1889 Method for manufacturing field-effect transistors
US6780238B2 (en) * 1997-02-13 2004-08-24 Samsung Electronics Co., Ltd. Argon/ammonia rapid thermal annealing for silicon wafers
WO2005062345A2 (en) * 2003-12-15 2005-07-07 Applied Materials, Inc. A method of forming a silicon oxynitride layer
RU2377691C1 (en) * 2008-05-27 2009-12-27 Государственное Учреждение Научно-производственный комплекс "Технологический центр" Московского Государственного института электронной техники" (ГУ НПК "ТЦ" МИЭТ) Method of making self-aligned transistor structures
WO2010077467A1 (en) * 2009-01-05 2010-07-08 International Business Machines Corporation Method of forming gate stack and structure thereof
RU2441299C1 (en) * 2010-10-07 2012-01-27 Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) Method of making multi-element photodetector crystal based on mis-structure of semiconductor compounds

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1085437A1 (en) * 1982-05-21 1987-04-15 Предприятие П/Я А-1889 Method for manufacturing field-effect transistors
US6780238B2 (en) * 1997-02-13 2004-08-24 Samsung Electronics Co., Ltd. Argon/ammonia rapid thermal annealing for silicon wafers
WO2005062345A2 (en) * 2003-12-15 2005-07-07 Applied Materials, Inc. A method of forming a silicon oxynitride layer
US7569502B2 (en) * 2003-12-15 2009-08-04 Applied Materials, Inc. Method of forming a silicon oxynitride layer
RU2377691C1 (en) * 2008-05-27 2009-12-27 Государственное Учреждение Научно-производственный комплекс "Технологический центр" Московского Государственного института электронной техники" (ГУ НПК "ТЦ" МИЭТ) Method of making self-aligned transistor structures
WO2010077467A1 (en) * 2009-01-05 2010-07-08 International Business Machines Corporation Method of forming gate stack and structure thereof
RU2441299C1 (en) * 2010-10-07 2012-01-27 Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) Method of making multi-element photodetector crystal based on mis-structure of semiconductor compounds

Similar Documents

Publication Publication Date Title
JP4647211B2 (en) Semiconductor device and manufacturing method thereof
KR100809327B1 (en) Semiconductor device and Method for fabricating the same
US7612389B2 (en) Embedded SiGe stressor with tensile strain for NMOS current enhancement
US7709403B2 (en) Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US20090134402A1 (en) Silicon carbide mos field-effect transistor and process for producing the same
WO2012131898A1 (en) Silicon carbide semiconductor device
US20070218624A1 (en) Semiconductor device and method of manufacturing the same
KR100788361B1 (en) Method of forming mosfet device
KR100702006B1 (en) Method of fabricating semiconductor device having improved carrier mobolity
RU2584273C1 (en) Method of making semiconductor device
US8932926B2 (en) Method for forming gate oxide film of sic semiconductor device using two step oxidation process
US20050245012A1 (en) High performance CMOS transistors using PMD linear stress
RU2719622C1 (en) Semiconductor device manufacturing method
RU2677500C1 (en) Method for making semiconductor device
RU2688851C1 (en) Semiconductor device manufacturing method
RU2674413C1 (en) Method for making semiconductor device
RU2671294C1 (en) Method for making semiconductor device
US7429517B2 (en) CMOS transistor using high stress liner layer
RU2688881C1 (en) Semiconductor device manufacturing method
RU2688864C1 (en) Semiconductor device manufacturing method
RU2734094C1 (en) Semiconductor device manufacturing method
RU2515334C1 (en) Method of making thin-film transistor
RU2688861C1 (en) Semiconductor device manufacturing method
RU2723982C1 (en) Semiconductor device manufacturing method
RU2785083C1 (en) Method for manufacturing a semiconductor device