RU2671294C1 - Method for making semiconductor device - Google Patents
Method for making semiconductor device Download PDFInfo
- Publication number
- RU2671294C1 RU2671294C1 RU2017141495A RU2017141495A RU2671294C1 RU 2671294 C1 RU2671294 C1 RU 2671294C1 RU 2017141495 A RU2017141495 A RU 2017141495A RU 2017141495 A RU2017141495 A RU 2017141495A RU 2671294 C1 RU2671294 C1 RU 2671294C1
- Authority
- RU
- Russia
- Prior art keywords
- temperature
- technology
- layer
- manufacturing
- silicon oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 229910000077 silane Inorganic materials 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 239000007789 gas Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 abstract description 2
- 238000000197 pyrolysis Methods 0.000 abstract description 2
- 238000004870 electrical engineering Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженной плотностью дефектов.The invention relates to the field of production technology of semiconductor devices, in particular to the manufacturing technology of a field effect transistor with a reduced defect density.
Известен способ изготовления полупроводникового прибора [Пат. 5296398 США, МКИ HO1L 21/338] с улучшенной управляемостью в котором структура затвора на легированной канальной области покрывается слоем оксинитрида кремния. Затем проводится ионная имплантация с образованием глубокой области стока и мелкой стоковой области с относительно меньшим уровнем легирования и отделенным от электрода затвора участком канала. В таких полупроводниковых приборах из-за не технологичности процесса создания активных областей образуется большое количество дефектов, которые ухудшают параметры приборов.A known method of manufacturing a semiconductor device [US Pat. 5296398 USA, MKI HO1L 21/338] with improved controllability in which the gate structure on the doped channel region is coated with a layer of silicon oxynitride. Then, ion implantation is carried out with the formation of a deep drainage region and a shallow drainage region with a relatively lower doping level and a channel section separated from the gate electrode. In such semiconductor devices, due to the non-technological process of creating active regions, a large number of defects are formed that worsen the parameters of the devices.
Известен способ изготовления полупроводникового прибора [Пат. 5323046 США, МКИ HO1L 29/04] обеспечивающий малое влияние технологических операций на качество подзатворного оксидного слоя путем формирования изолированного электрода затвора созданием р+ области стока с использованием электрода затвора в качестве маски, удаленная от затвора и перекрывающаяся со стоком и затем формируется контакт стока.A known method of manufacturing a semiconductor device [US Pat. 5323046 USA, MKI HO1L 29/04] providing a small influence of technological operations on the quality of the gate oxide layer by forming an isolated gate electrode by creating a p + drain region using the gate electrode as a mask, remote from the gate and overlapping with the drain, and then a drain contact is formed.
Недостатками способа являются:The disadvantages of the method are:
- повышенная плотность дефектов;- increased density of defects;
- повышенные значения токов утечек;- increased values of leakage currents;
- низкая технологичность.- low manufacturability.
Задача, решаемая изобретением: снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing the density of defects, ensuring manufacturability, improving the parameters of devices, improving quality and increasing the percentage of yield.
Задача решается путем формирования поверх слоя оксида кремния нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, толщиной 400 нм и проведением ионного внедрения азота с энергией 1215 кэВ, дозой 5*1016-2*1017 см-2 при температуре подложки 100°С, с последующей термообработкой при температуре 450°С в течение 30 мин в форминг-газе.The problem is solved by forming unalloyed polysilicon over a layer of silicon oxide at a speed of 10 nm / min at a temperature of 650 ° C, with a flow rate of silane 10 cm 3 / min and hydrogen 22 l / min, 400 nm thick and ion implantation of nitrogen with an energy of 1215 keV, dose of 5 * 1016-2 * 10 17 cm -2 at a substrate temperature of 100 ° C, followed by heat treatment at a temperature of 450 ° C for 30 minutes in forming gas.
Технология способа состоит в следующем: на пластинах кремния р-типа проводимости с удельным сопротивлением 4,5 Ом*см, ориентацией (100) выращивают слой оксида кремния, поверх нее с применением пиролиза выращивали слой нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, толщиной 400 нм, с последующим проведением ионного внедрения азота с энергией 12-15 кэВ, дозой 5*1016-2*1017 см-2, при температуре подложки 100°С. Затем проводили термообработку при температуре 450°С в течение 30 мин в форминг-газе и далее изготовление приборов по стандартной технологии.The technology of the method is as follows: a silicon oxide layer is grown on p-type silicon wafers with a specific resistance of 4.5 Ohm * cm, orientation (100), an unalloyed polysilicon layer was grown at a speed of 10 nm / min at a temperature of 650 using pyrolysis ° С, at a flow rate of silane 10 cm 3 / min and hydrogen 22 l / min, 400 nm thick, followed by ion implantation of nitrogen with an energy of 12-15 keV, dose 5 * 10 16 -2 * 10 17 cm -2 , at substrate temperature 100 ° C. Then, heat treatment was carried out at a temperature of 450 ° C for 30 min in a forming gas and then the manufacture of devices using standard technology.
По предлагаемому способу были изготовлены и исследованы приборы. Результаты обработки представлены в таблице.By the proposed method, devices were manufactured and investigated. The processing results are presented in the table.
Экспериментальные исследования показали, что выход годных полупроводниковых приборов на партии пластин сформированных в оптимальном режиме увеличился на 16,1%.Experimental studies have shown that the yield of suitable semiconductor devices on a batch of wafers formed in the optimal mode increased by 16.1%.
Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличения процента выхода годных.Effect: reducing the density of defects, ensuring manufacturability, improving the parameters of devices, improving quality and increasing the percentage of yield.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and consistent with the requirements.
Предложенный способ изготовления полупроводникового прибора путем формирования поверх слоя оксида кремния нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, проведением ионного внедрения азота с энергией 12-15 кэВ, дозой 5*1016-2*1017 см-2, при температуре подложки 100°С с последующей термообработкой при температуре 450°С в течение 30 мин в форминг-газе, позволяет повысить процент выхода годных приборов и улучшить их надежность.The proposed method of manufacturing a semiconductor device by forming over a layer of silicon oxide undoped polysilicon at a speed of 10 nm / min at a temperature of 650 ° C, at a flow rate of silane 10 cm 3 / min and hydrogen 22 l / min, carrying out ion implantation of nitrogen with an energy of 12-15 keV , with a dose of 5 * 10 16 -2 * 10 17 cm -2 , at a substrate temperature of 100 ° С followed by heat treatment at a temperature of 450 ° С for 30 min in forming gas, it allows to increase the percentage of suitable devices and improve their reliability.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017141495A RU2671294C1 (en) | 2017-11-28 | 2017-11-28 | Method for making semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017141495A RU2671294C1 (en) | 2017-11-28 | 2017-11-28 | Method for making semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2671294C1 true RU2671294C1 (en) | 2018-10-30 |
Family
ID=64103259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017141495A RU2671294C1 (en) | 2017-11-28 | 2017-11-28 | Method for making semiconductor device |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2671294C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2745586C1 (en) * | 2020-01-22 | 2021-03-29 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Semiconductor device manufacturing method |
RU2747421C1 (en) * | 2020-09-24 | 2021-05-04 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method for formation of silicon oxynitride |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6156591A (en) * | 1998-01-16 | 2000-12-05 | Texas Instruments - Acer Incorporated | Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts |
EP1104011A1 (en) * | 1999-11-25 | 2001-05-30 | Sceptre Electronics Limited | Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based theron |
US20020019085A1 (en) * | 2000-08-10 | 2002-02-14 | National Science Council | Method of forming a gate oxide layer with an improved ability to resist the process damage |
RU2308119C1 (en) * | 2006-03-28 | 2007-10-10 | Александр Владимирович Зеленцов | Mis ic manufacturing process |
RU2445722C2 (en) * | 2010-05-21 | 2012-03-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of making semiconductor structure |
CN104022041A (en) * | 2014-06-09 | 2014-09-03 | 苏州东微半导体有限公司 | Method for manufacturing channel type MOS transistor |
RU2596861C1 (en) * | 2015-02-13 | 2016-09-10 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of making semiconductor device |
RU2633799C1 (en) * | 2016-06-07 | 2017-10-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") | Method of manufacturing semiconductor device |
-
2017
- 2017-11-28 RU RU2017141495A patent/RU2671294C1/en not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6156591A (en) * | 1998-01-16 | 2000-12-05 | Texas Instruments - Acer Incorporated | Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts |
EP1104011A1 (en) * | 1999-11-25 | 2001-05-30 | Sceptre Electronics Limited | Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based theron |
US20020019085A1 (en) * | 2000-08-10 | 2002-02-14 | National Science Council | Method of forming a gate oxide layer with an improved ability to resist the process damage |
RU2308119C1 (en) * | 2006-03-28 | 2007-10-10 | Александр Владимирович Зеленцов | Mis ic manufacturing process |
RU2445722C2 (en) * | 2010-05-21 | 2012-03-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of making semiconductor structure |
CN104022041A (en) * | 2014-06-09 | 2014-09-03 | 苏州东微半导体有限公司 | Method for manufacturing channel type MOS transistor |
RU2596861C1 (en) * | 2015-02-13 | 2016-09-10 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of making semiconductor device |
RU2633799C1 (en) * | 2016-06-07 | 2017-10-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") | Method of manufacturing semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2745586C1 (en) * | 2020-01-22 | 2021-03-29 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Semiconductor device manufacturing method |
RU2747421C1 (en) * | 2020-09-24 | 2021-05-04 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method for formation of silicon oxynitride |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2671294C1 (en) | Method for making semiconductor device | |
RU2661546C1 (en) | Method for making semiconductor device | |
RU2584273C1 (en) | Method of making semiconductor device | |
RU2466476C1 (en) | Method of making semiconductor device | |
RU2633799C1 (en) | Method of manufacturing semiconductor device | |
RU2674413C1 (en) | Method for making semiconductor device | |
RU2688851C1 (en) | Semiconductor device manufacturing method | |
RU2522930C2 (en) | Method of thin film transistor manufacturing | |
RU2596861C1 (en) | Method of making semiconductor device | |
RU2659328C1 (en) | Method for making semiconductor device | |
RU2734094C1 (en) | Semiconductor device manufacturing method | |
RU2515334C1 (en) | Method of making thin-film transistor | |
RU2621372C2 (en) | Method of semiconductor device manufacturing | |
RU2723982C1 (en) | Semiconductor device manufacturing method | |
RU2431904C2 (en) | Method for manufacturing of semiconductor device | |
RU2748455C1 (en) | Method for manufacturing semiconductor device | |
RU2641617C1 (en) | Method of manufacturing semiconductor device | |
RU2688881C1 (en) | Semiconductor device manufacturing method | |
RU2586444C1 (en) | Method of making semiconductor device | |
RU2428764C1 (en) | Manufacturing method of semiconductor device | |
RU2693506C1 (en) | Semiconductor device manufacturing method | |
RU2709603C1 (en) | Semiconductor device manufacturing method | |
RU2654960C1 (en) | Method for making semiconductor device | |
RU2805132C1 (en) | Method for manufacturing of semiconductor device | |
RU2754995C1 (en) | Method for manufacturing a thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20191129 |