RU2671294C1 - Method for making semiconductor device - Google Patents

Method for making semiconductor device Download PDF

Info

Publication number
RU2671294C1
RU2671294C1 RU2017141495A RU2017141495A RU2671294C1 RU 2671294 C1 RU2671294 C1 RU 2671294C1 RU 2017141495 A RU2017141495 A RU 2017141495A RU 2017141495 A RU2017141495 A RU 2017141495A RU 2671294 C1 RU2671294 C1 RU 2671294C1
Authority
RU
Russia
Prior art keywords
temperature
technology
layer
manufacturing
silicon oxide
Prior art date
Application number
RU2017141495A
Other languages
Russian (ru)
Inventor
Асламбек Идрисович Хасанов
Арслан Гасанович Мустафаев
Гасан Абакарович Мустафаев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority to RU2017141495A priority Critical patent/RU2671294C1/en
Application granted granted Critical
Publication of RU2671294C1 publication Critical patent/RU2671294C1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

FIELD: electrical engineering.
SUBSTANCE: invention relates to the field of semiconductor manufacturing technology, in particular to the technology of manufacturing a field effect transistor with a reduced defect density. Method for manufacturing a semiconductor device is proposed, comprising forming plain polysilicon over a layer of silicon oxide at a rate of 10 nm/min at a temperature of 650 °C, with a silane consumption of 10 cm3/min and hydrogen 22 l/min, thickness 400 nm and carrying out ion implantation of nitrogen with an energy of 1,215 keV, a dose of 5*1,016–2*1017 cm-2 at a substrate temperature of 100 °C, followed by heat treatment at 450 °C for 30 minutes in the formation gas. Technology of the method consists in: growing a layer of silicon oxide on the plates of p-type silicon of conductivity with a specific resistance of 4.5 ohm*cm, the orientation (100), growing plain polysilicon layer on top of it using pyrolysis at a rate of 10 nm/min at 650 °C, with a silane consumption of 10 cm3/min and hydrogen 22 l/min, thickness 400 nm, followed by ion implantation of nitrogen with an energy of 12–15 keV, a dose of 5*1016–2*1017 cm-2, at a substrate temperature of 100 °C. Carry out heat treatment at a temperature of 450 °C for 30 minutes in the formation gas and then the manufacture of devices using standard technology.
EFFECT: reduction in defect density, ensuring processability, improving instrument parameters, improving quality and increasing the yield percentage.
1 cl, 1 tbl

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженной плотностью дефектов.The invention relates to the field of production technology of semiconductor devices, in particular to the manufacturing technology of a field effect transistor with a reduced defect density.

Известен способ изготовления полупроводникового прибора [Пат. 5296398 США, МКИ HO1L 21/338] с улучшенной управляемостью в котором структура затвора на легированной канальной области покрывается слоем оксинитрида кремния. Затем проводится ионная имплантация с образованием глубокой области стока и мелкой стоковой области с относительно меньшим уровнем легирования и отделенным от электрода затвора участком канала. В таких полупроводниковых приборах из-за не технологичности процесса создания активных областей образуется большое количество дефектов, которые ухудшают параметры приборов.A known method of manufacturing a semiconductor device [US Pat. 5296398 USA, MKI HO1L 21/338] with improved controllability in which the gate structure on the doped channel region is coated with a layer of silicon oxynitride. Then, ion implantation is carried out with the formation of a deep drainage region and a shallow drainage region with a relatively lower doping level and a channel section separated from the gate electrode. In such semiconductor devices, due to the non-technological process of creating active regions, a large number of defects are formed that worsen the parameters of the devices.

Известен способ изготовления полупроводникового прибора [Пат. 5323046 США, МКИ HO1L 29/04] обеспечивающий малое влияние технологических операций на качество подзатворного оксидного слоя путем формирования изолированного электрода затвора созданием р+ области стока с использованием электрода затвора в качестве маски, удаленная от затвора и перекрывающаяся со стоком и затем формируется контакт стока.A known method of manufacturing a semiconductor device [US Pat. 5323046 USA, MKI HO1L 29/04] providing a small influence of technological operations on the quality of the gate oxide layer by forming an isolated gate electrode by creating a p + drain region using the gate electrode as a mask, remote from the gate and overlapping with the drain, and then a drain contact is formed.

Недостатками способа являются:The disadvantages of the method are:

- повышенная плотность дефектов;- increased density of defects;

- повышенные значения токов утечек;- increased values of leakage currents;

- низкая технологичность.- low manufacturability.

Задача, решаемая изобретением: снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing the density of defects, ensuring manufacturability, improving the parameters of devices, improving quality and increasing the percentage of yield.

Задача решается путем формирования поверх слоя оксида кремния нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, толщиной 400 нм и проведением ионного внедрения азота с энергией 1215 кэВ, дозой 5*1016-2*1017 см-2 при температуре подложки 100°С, с последующей термообработкой при температуре 450°С в течение 30 мин в форминг-газе.The problem is solved by forming unalloyed polysilicon over a layer of silicon oxide at a speed of 10 nm / min at a temperature of 650 ° C, with a flow rate of silane 10 cm 3 / min and hydrogen 22 l / min, 400 nm thick and ion implantation of nitrogen with an energy of 1215 keV, dose of 5 * 1016-2 * 10 17 cm -2 at a substrate temperature of 100 ° C, followed by heat treatment at a temperature of 450 ° C for 30 minutes in forming gas.

Технология способа состоит в следующем: на пластинах кремния р-типа проводимости с удельным сопротивлением 4,5 Ом*см, ориентацией (100) выращивают слой оксида кремния, поверх нее с применением пиролиза выращивали слой нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, толщиной 400 нм, с последующим проведением ионного внедрения азота с энергией 12-15 кэВ, дозой 5*1016-2*1017 см-2, при температуре подложки 100°С. Затем проводили термообработку при температуре 450°С в течение 30 мин в форминг-газе и далее изготовление приборов по стандартной технологии.The technology of the method is as follows: a silicon oxide layer is grown on p-type silicon wafers with a specific resistance of 4.5 Ohm * cm, orientation (100), an unalloyed polysilicon layer was grown at a speed of 10 nm / min at a temperature of 650 using pyrolysis ° С, at a flow rate of silane 10 cm 3 / min and hydrogen 22 l / min, 400 nm thick, followed by ion implantation of nitrogen with an energy of 12-15 keV, dose 5 * 10 16 -2 * 10 17 cm -2 , at substrate temperature 100 ° C. Then, heat treatment was carried out at a temperature of 450 ° C for 30 min in a forming gas and then the manufacture of devices using standard technology.

По предлагаемому способу были изготовлены и исследованы приборы. Результаты обработки представлены в таблице.By the proposed method, devices were manufactured and investigated. The processing results are presented in the table.

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Экспериментальные исследования показали, что выход годных полупроводниковых приборов на партии пластин сформированных в оптимальном режиме увеличился на 16,1%.Experimental studies have shown that the yield of suitable semiconductor devices on a batch of wafers formed in the optimal mode increased by 16.1%.

Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличения процента выхода годных.Effect: reducing the density of defects, ensuring manufacturability, improving the parameters of devices, improving quality and increasing the percentage of yield.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and consistent with the requirements.

Предложенный способ изготовления полупроводникового прибора путем формирования поверх слоя оксида кремния нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, проведением ионного внедрения азота с энергией 12-15 кэВ, дозой 5*1016-2*1017 см-2, при температуре подложки 100°С с последующей термообработкой при температуре 450°С в течение 30 мин в форминг-газе, позволяет повысить процент выхода годных приборов и улучшить их надежность.The proposed method of manufacturing a semiconductor device by forming over a layer of silicon oxide undoped polysilicon at a speed of 10 nm / min at a temperature of 650 ° C, at a flow rate of silane 10 cm 3 / min and hydrogen 22 l / min, carrying out ion implantation of nitrogen with an energy of 12-15 keV , with a dose of 5 * 10 16 -2 * 10 17 cm -2 , at a substrate temperature of 100 ° С followed by heat treatment at a temperature of 450 ° С for 30 min in forming gas, it allows to increase the percentage of suitable devices and improve their reliability.

Claims (1)

Способ изготовления полупроводникового прибора, включающий подложку, процессы формирования областей истока, стока, затвора, подзатворного слоя оксида кремния, отличающийся тем, что над слоем оксида кремния выращивают слой нелегированного поликремния со скоростью 10 нм/мин при температуре 650°С, при расходе силана 10 см3/мин и водорода 22 л/мин, толщиной 400 нм, с последующим проведением ионного внедрения азота с энергией 12-15 кэВ, дозой 5*1016-2*1017 см-2, при температуре подложки 100°С и термообработкой при температуре 450°С в течение 30 мин в форминг-газе.A method of manufacturing a semiconductor device, including a substrate, processes for the formation of source, drain, gate, gate gate regions of silicon oxide, characterized in that a layer of undoped polysilicon is grown over a layer of silicon oxide at a speed of 10 nm / min at a temperature of 650 ° C, with a silane flow rate of 10 cm 3 / min and hydrogen 22 l / min, 400 nm thick, followed by ion implantation of nitrogen with an energy of 12-15 keV, a dose of 5 * 10 16 -2 * 10 17 cm -2 , at a substrate temperature of 100 ° C and heat treatment at a temperature of 450 ° C for 30 min in forming g se.
RU2017141495A 2017-11-28 2017-11-28 Method for making semiconductor device RU2671294C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017141495A RU2671294C1 (en) 2017-11-28 2017-11-28 Method for making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017141495A RU2671294C1 (en) 2017-11-28 2017-11-28 Method for making semiconductor device

Publications (1)

Publication Number Publication Date
RU2671294C1 true RU2671294C1 (en) 2018-10-30

Family

ID=64103259

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017141495A RU2671294C1 (en) 2017-11-28 2017-11-28 Method for making semiconductor device

Country Status (1)

Country Link
RU (1) RU2671294C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2745586C1 (en) * 2020-01-22 2021-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Semiconductor device manufacturing method
RU2747421C1 (en) * 2020-09-24 2021-05-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method for formation of silicon oxynitride

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156591A (en) * 1998-01-16 2000-12-05 Texas Instruments - Acer Incorporated Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts
EP1104011A1 (en) * 1999-11-25 2001-05-30 Sceptre Electronics Limited Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based theron
US20020019085A1 (en) * 2000-08-10 2002-02-14 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
RU2308119C1 (en) * 2006-03-28 2007-10-10 Александр Владимирович Зеленцов Mis ic manufacturing process
RU2445722C2 (en) * 2010-05-21 2012-03-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method of making semiconductor structure
CN104022041A (en) * 2014-06-09 2014-09-03 苏州东微半导体有限公司 Method for manufacturing channel type MOS transistor
RU2596861C1 (en) * 2015-02-13 2016-09-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method of making semiconductor device
RU2633799C1 (en) * 2016-06-07 2017-10-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Method of manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156591A (en) * 1998-01-16 2000-12-05 Texas Instruments - Acer Incorporated Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts
EP1104011A1 (en) * 1999-11-25 2001-05-30 Sceptre Electronics Limited Methods of formation of a silicon nanostructure, a silicon quantum wire array and devices based theron
US20020019085A1 (en) * 2000-08-10 2002-02-14 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
RU2308119C1 (en) * 2006-03-28 2007-10-10 Александр Владимирович Зеленцов Mis ic manufacturing process
RU2445722C2 (en) * 2010-05-21 2012-03-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method of making semiconductor structure
CN104022041A (en) * 2014-06-09 2014-09-03 苏州东微半导体有限公司 Method for manufacturing channel type MOS transistor
RU2596861C1 (en) * 2015-02-13 2016-09-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method of making semiconductor device
RU2633799C1 (en) * 2016-06-07 2017-10-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2745586C1 (en) * 2020-01-22 2021-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Semiconductor device manufacturing method
RU2747421C1 (en) * 2020-09-24 2021-05-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method for formation of silicon oxynitride

Similar Documents

Publication Publication Date Title
RU2671294C1 (en) Method for making semiconductor device
RU2661546C1 (en) Method for making semiconductor device
RU2584273C1 (en) Method of making semiconductor device
RU2466476C1 (en) Method of making semiconductor device
RU2633799C1 (en) Method of manufacturing semiconductor device
RU2674413C1 (en) Method for making semiconductor device
RU2688851C1 (en) Semiconductor device manufacturing method
RU2522930C2 (en) Method of thin film transistor manufacturing
RU2596861C1 (en) Method of making semiconductor device
RU2659328C1 (en) Method for making semiconductor device
RU2734094C1 (en) Semiconductor device manufacturing method
RU2515334C1 (en) Method of making thin-film transistor
RU2621372C2 (en) Method of semiconductor device manufacturing
RU2723982C1 (en) Semiconductor device manufacturing method
RU2431904C2 (en) Method for manufacturing of semiconductor device
RU2748455C1 (en) Method for manufacturing semiconductor device
RU2641617C1 (en) Method of manufacturing semiconductor device
RU2688881C1 (en) Semiconductor device manufacturing method
RU2586444C1 (en) Method of making semiconductor device
RU2428764C1 (en) Manufacturing method of semiconductor device
RU2693506C1 (en) Semiconductor device manufacturing method
RU2709603C1 (en) Semiconductor device manufacturing method
RU2654960C1 (en) Method for making semiconductor device
RU2805132C1 (en) Method for manufacturing of semiconductor device
RU2754995C1 (en) Method for manufacturing a thin-film transistor

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20191129