RU2713863C1 - Ранговый селектор - Google Patents
Ранговый селектор Download PDFInfo
- Publication number
- RU2713863C1 RU2713863C1 RU2019108394A RU2019108394A RU2713863C1 RU 2713863 C1 RU2713863 C1 RU 2713863C1 RU 2019108394 A RU2019108394 A RU 2019108394A RU 2019108394 A RU2019108394 A RU 2019108394A RU 2713863 C1 RU2713863 C1 RU 2713863C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- inputs
- outputs
- relator
- relators
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
- G06G7/52—Analogue computers for specific processes, systems or devices, e.g. simulators for economic systems; for statistics
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Electronic Switches (AREA)
Abstract
Изобретение относится к автоматике и аналоговой вычислительной технике. Технический результат направлен на расширение арсенала средств того же назначения. Ранговый селектор, содержащий два сортировщика и пять реляторов, причем каждый релятор содержит замыкающий и размыкающий ключи, выходы которых объединены и образуют выход релятора. За счет данного аппаратурного состава и новой схемы соединений обеспечивается параллельное выполнение указанных операций и уменьшение максимального времени задержки распространения сигнала. 2 ил.
Description
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.
Известны ранговые селекторы (см., например, фиг. 1 в описании изобретения к патенту РФ 2676422, кл. G06G 7/52, 2018 г.), которые выполняют любую из операций min(x1, …, x6), ор2(x1, …, x6), ор3(x1, …, x6), op4(x1, …, x6), ор5(x1, …, x6), max(x1, …, x6), где opk(x1, …, x6), есть операция выбора из шести входных аналоговых сигналов х1, …, х6 сигнала, который является k-ым по величине после минимального среди сигналов х1, …, х6.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается параллельное выполнение операций min(x1, …, x6), ор2(x1, …, x6), ор3(x1, …, x6), op4(x1, …, x6), ор5(x1, …, x6), max(x1, …, x6).
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (фиг. 1 в описании изобретения к патенту РФ 2620199, кл. G06G 7/52, 2017 г.), который содержит два сортировщика, пять реляторов и выполняет любую из операций min(x1, …, x6), ор2(x1, …, x6), ор3(x1, …, x6), op4(x1, …, x6), ор5(x1, …, x6), max(x1, …, x6) есть операция выбора из шести входных аналоговых сигналов х1, …, х6 сигнала, являющегося k-ым по величине после минимального среди сигналов x1, …, x6.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности и низкое быстродействие, обусловленные соответственно тем, что не допускается параллельное выполнение операций min(x1, …, x6), ор2(x1, …, x6), ор3(x1, …, x6), op4(x1, …, x6), ор5(x1, …, x6), max(x1, …, x6) и максимальное время задержки распространения сигнала в прототипе определяется выражением τ1+3×(τ2+τ3+τ4), где τ1, τ2, τ3, τ4 есть длительности задержек, вносимых соответственно сортировщиком, компаратором, ключом, элементом ИСКЛЮЧАЮЩЕЕ ИЛИ.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения параллельного выполнения операций min(x1, …, x6), ор2(x1, …, x6), ор3(x1, …, x6), op4(x1, …, x6), ор5(x1, …, x6), max(x1, …, x6), где opk(xl, …, x6) есть операция выбора из шести входных аналоговых сигналов х1, …, х6 сигнала, который является k-ым по величине после минимального среди сигналов х1, …, х6, и повышение быстродействия.
Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем два сортировщика и пять реляторов, каждый релятор содержит замыкающий и размыкающий ключи, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, первый, второй входы четвертого релятора соединены соответственно с выходом «med» первого, выходом «max» второго сортировщиков, особенность заключается в том, что в него введен аналогичный вышеупомянутым шестой релятор, в каждый релятор введены дополнительные замыкающий и размыкающий ключи, выходы которых объединены и образуют дополнительный выход релятора, в каждом реляторе неинвертирующий, инвертирующий входы и выход компаратора соединены соответственно с входами дополнительных размыкающего, замыкающего ключей и управляющим входом всех ключей, j-й вход первого и j-й вход второго сортировщиков соединены соответственно с выходом и дополнительным выходом j-го релятора, первый, второй входы пятого и первый, второй входы шестого реляторов подключены соответственно к выходу «min» первого, выходу «med» второго сортировщиков и дополнительному выходу четвертого, выходу пятого реляторов, а первый, второй входы j-го релятора и выход «min» второго, выход «max» первого сортировщиков соединены соответственно с (2×j-1)-ым, (2×j)-ым входами и первым, шестым выходами рангового селектора, второй, третий и четвертый, пятый выходы которого подключены соответственно к дополнительным выходам пятого, шестого реляторов и выходам шестого, четвертого реляторов.
На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого рангового селектора и схема релятора, использованного при построении указанного селектора.
Ранговый селектор содержит сортировщики 11, 12 и реляторы 21, …, 26. Каждый релятор содержит компаратор 3, выход которого соединен с управляющим входом замыкающего, размыкающего ключей 41, 42, подсоединенных выходами к выходу релятора, и дополнительных размыкающего, замыкающего ключей 43, 44, подсоединенных выходами к дополнительному выходу релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 3, присоединенные соответственно к входам ключей 41, 43 и 42, 44. Первый, второй входы релятора 24 и j-e входы сортировщиков 11, 12 соединены соответственно с выходом «med» сортировщика 11, выходом «max» сортировщика 12 и выходом, дополнительным выходом релятора 2j, первый, второй входы релятора 25 и первый, второй входы релятора 26 подключены соответственно к выходу «min» сортировщика 11, выходу «med» сортировщика 12 и дополнительному выходу релятора 24, выходу релятора 25, а первый, второй входы релятора 2j и выход «min» сортировщика 12, выход «max» сортировщика 11 соединены соответственно с (2×j-1)-ым, (2×j)-ым входами и первым, шестым выходами рангового селектора, второй, третий и четвертый, пятый выходы которого подключены соответственно к дополнительным выходам реляторов 25, 26 и выходам реляторов 26, 24.
Работа предлагаемого рангового селектора осуществляется следующим образом. На его первый, …, шестой входы подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) x1, …, x6. На выходах «max», «med», «min» сортировщика 1i имеем
где и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций max, min. Если сигнал на первом входе релятора (фиг. 2) больше либо меньше сигнала на его втором входе, то ключи 41, 44 соответственно замкнуты либо разомкнуты, а ключи 42, 43 соответственно разомкнуты либо замкнуты. Следовательно, релятор (фиг. 2) будет выделять на своих выходе и дополнительном выходе соответственно наибольший и наименьший из сигналов, действующих на его первом, втором входах. Таким образом, выходные сигналы z1, …, z6 предлагаемого селектора определяются выражениями
согласно которых можно записать
где есть количество неповторяющихся фрагментов , определяемое как число сочетаний из 6 по 7-r. Выражение (1) совпадает с видом n-арной поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая при n=6 реализует алгоритм выделения из множества {х1, …, х6} элемента х(r) заданного ранга r∈{1, …, 6} (х(1)=min(x1, …, x6), …, x(6)=max(х1, …, x6)). С учетом указанного, на первом, …, шестом выходах предлагаемого селектора получим z1=x(1), …, z6=х(6).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более широкими по сравнению с прототипом функциональными возможностями и более высоким быстродействием, так как обеспечивает параллельное выполнение операций min(x1, …, x), op2(x1, …, x6), ор3(х1, …, х6), op4(x1, …, x6), op5(x1, …, x6), max(x1, …, x6), где opk(x1, …, x6) есть операция выбора из шести входных аналоговых сигналов x1, …, х6 сигнала, который является k-ым по величине после минимального среди сигналов х1, …, х6, и максимальное время задержки распространения сигнала в предлагаемом селекторе равно τ1+3×(τ2+τ3), где τ1, τ2, τ3 есть длительности задержек, вносимых соответственно сортировщиком, компаратором, ключом.
Claims (1)
- Ранговый селектор, содержащий два сортировщика и пять реляторов, причем каждый релятор содержит замыкающий и размыкающий ключи, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, первый, второй входы четвертого релятора соединены соответственно с выходом «med» первого, выходом «max» второго сортировщиков, отличающийся тем, что в него введен аналогичный вышеупомянутым шестой релятор, в каждый релятор введены дополнительные замыкающий и размыкающий ключи, выходы которых объединены и образуют дополнительный выход релятора, в каждом реляторе неинвертирующий, инвертирующий входы и выход компаратора соединены соответственно с входами дополнительных размыкающего, замыкающего ключей и управляющим входом всех ключей, j-й вход первого и j-й вход второго сортировщиков соединены соответственно с выходом и дополнительным выходом j-го релятора, первый, второй входы пятого и первый, второй входы шестого реляторов подключены соответственно к выходу «min» первого, выходу «med» второго сортировщиков и дополнительному выходу четвертого, выходу пятого реляторов, а первый, второй входы j-го релятора и выход «min» второго, выход «max» первого сортировщиков соединены соответственно с (2×j-1)-м, (2×j)-м входами и первым, шестым выходами рангового селектора, второй, третий и четвертый, пятый выходы которого подключены соответственно к дополнительным выходам пятого, шестого реляторов и выходам шестого, четвертого реляторов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019108394A RU2713863C1 (ru) | 2019-03-22 | 2019-03-22 | Ранговый селектор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019108394A RU2713863C1 (ru) | 2019-03-22 | 2019-03-22 | Ранговый селектор |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2713863C1 true RU2713863C1 (ru) | 2020-02-07 |
Family
ID=69625398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019108394A RU2713863C1 (ru) | 2019-03-22 | 2019-03-22 | Ранговый селектор |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2713863C1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737251A (en) * | 1993-01-13 | 1998-04-07 | Sumitomo Metal Industries, Ltd. | Rank order filter |
RU2393527C2 (ru) * | 2008-05-19 | 2010-06-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Логический преобразователь |
RU2602382C1 (ru) * | 2015-05-12 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Ранговый фильтр |
US9509312B2 (en) * | 2011-12-15 | 2016-11-29 | Micron Technology, Inc. | Boolean logic in a state machine lattice |
-
2019
- 2019-03-22 RU RU2019108394A patent/RU2713863C1/ru not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737251A (en) * | 1993-01-13 | 1998-04-07 | Sumitomo Metal Industries, Ltd. | Rank order filter |
RU2393527C2 (ru) * | 2008-05-19 | 2010-06-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Логический преобразователь |
US9509312B2 (en) * | 2011-12-15 | 2016-11-29 | Micron Technology, Inc. | Boolean logic in a state machine lattice |
RU2602382C1 (ru) * | 2015-05-12 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Ранговый фильтр |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2647639C1 (ru) | Логический преобразователь | |
RU2602382C1 (ru) | Ранговый фильтр | |
RU2595960C1 (ru) | Импульсный селектор | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2713863C1 (ru) | Ранговый селектор | |
RU2284652C1 (ru) | Ранговый фильтр | |
RU2542893C1 (ru) | Ранговый фильтр | |
RU2710866C1 (ru) | Ранговый фильтр | |
RU2620199C1 (ru) | Ранговый фильтр | |
RU2543307C2 (ru) | Ранговый фильтр | |
RU2230360C1 (ru) | Ранговый фильтр | |
RU2702968C1 (ru) | Ранговый фильтр | |
RU2284650C1 (ru) | Ранговый фильтр | |
RU2281550C1 (ru) | Аналоговый процессор | |
RU2676886C1 (ru) | Ранговый фильтр | |
RU2676422C1 (ru) | Аналоговый процессор | |
RU2621376C1 (ru) | Логический модуль | |
RU2420789C1 (ru) | Устройство сравнения двоичных чисел | |
RU2758190C1 (ru) | Ранговый фильтр | |
RU2714216C1 (ru) | Пороговый модуль | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2630395C1 (ru) | Ранговый фильтр | |
RU2629450C1 (ru) | Ранговый фильтр | |
RU2294594C1 (ru) | Реляторный селектор | |
RU2580805C1 (ru) | Ранговый фильтр |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20210323 |