RU2676422C1 - Аналоговый процессор - Google Patents
Аналоговый процессор Download PDFInfo
- Publication number
- RU2676422C1 RU2676422C1 RU2017140723A RU2017140723A RU2676422C1 RU 2676422 C1 RU2676422 C1 RU 2676422C1 RU 2017140723 A RU2017140723 A RU 2017140723A RU 2017140723 A RU2017140723 A RU 2017140723A RU 2676422 C1 RU2676422 C1 RU 2676422C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- relators
- input
- connected respectively
- control
- Prior art date
Links
- 238000007781 pre-processing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
- G06G7/52—Analogue computers for specific processes, systems or devices, e.g. simulators for economic systems; for statistics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0261—Non linear filters
- H03H17/0263—Rank order filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано как средство предварительной обработки информации для ранговой обработки аналоговых сигналов. Техническим результатом является обеспечение выбора из шести входных аналоговых сигналов х,…,хсигнала xлюбого заданного ранга r∈{1,…,6} (х=min(x,…,x),…,x=max(x,...,x)). Устройство содержит семнадцать реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи. 2 ил.
Description
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.
Известны аналоговые процессоры (см., например, фиг. 1 в описании изобретения к патенту РФ 2446462, кл. G06G 7/52, 2012 г.), которые содержат реляторы и реализуют выбор из пяти входных аналоговых сигналов х1,…,х5 сигнала х(r) любого заданного ранга r∈{1,…,5} (х(1)=min(x1,…,x5),…,х(5)=max(x1,…,x5)).
К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых процессоров, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка шести входных аналоговых сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип аналоговый процессор (фиг. 1 в описании изобретения к патенту РФ 2474875, кл. G06G 7/52, 2013 г.), который содержит реляторы и реализует выбор из пяти входных аналоговых сигналов x1,…,x5 сигнала х(r) любого заданного ранга r∈{1,…,5} (х(1)=min(x1,…,x5),…,х(5)=max(x1,…x5)).
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка шести входных аналоговых сигналов.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации выбора из шести входных аналоговых сигналов x1,…,x6 сигнала х(r) любого заданного ранга r∈{1,…,6} (х(1)=min(x1,…,x6),…,x(6)=max(x1,…,x6)) при сохранении элементного базиса прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом процессоре, содержащем двенадцать реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, причем первые входы третьего, пятого и вторые входы четвертого, пятого реляторов соединены соответственно с выходами второго, четвертого и восьмого, девятого реляторов, входы управления первого, шестого реляторов подключены к первому управляющему входу аналогового процессора, второй и третий управляющие входы которого соединены соответственно с входами управления двенадцатого и десятого реляторов, особенность заключается в том, что в него дополнительно введены пять аналогичных вышеупомянутым реляторов, первый, второй входы второго и первый, второй входы седьмого реляторов соединены соответственно с выходами первого, шестого и четырнадцатого, пятнадцатого реляторов, первый, второй входы j-го () и первый, второй входы двенадцатого реляторов подключены соответственно к выходам (j+1)-го, (j+3)-го и шестнадцатого, семнадцатого реляторов, первый, второй входы одиннадцатого и первый, второй входы тринадцатого реляторов соединены соответственно с выходами четырнадцатого, шестого и первого, пятнадцатого реляторов, первый, второй входы шестнадцатого, второй вход и выход третьего реляторов подключены соответственно к выходам первого, шестого, седьмого и первому входу четвертого реляторов, а входы управления седьмого, восьмого, девятого и выход пятого реляторов соединены соответственно с первым управляющим входом и выходом аналогового процессора, второй и третий управляющие входы которого подключены соответственно к объединенным входам управления второго, четвертого, одиннадцатого, тринадцатого, четырнадцатого, пятнадцатого, семнадцатого реляторов и объединенным входам управления третьего, пятого, шестнадцатого реляторов.
На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого аналогового процессора и схема релятора, использованного при построении указанного процессора.
Аналоговый процессор содержит реляторы 11,…,117. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 41 и 42. Первый, второй входы релятора 1i () и первый, второй входы релятора 17 соединены соответственно с выходами реляторов 1j-1, 1i+4 и 114, 115, первый, второй входы релятора 1j () и первый, второй входы релятора 112 подключены соответственно к выходам реляторов 1j+1, 1j+3 и l16, l17, первый, второй входы релятора 111 и первый, второй входы релятора 113 соединены соответственно с выходами реляторов 114, 16 и l1, 115, а первый, второй входы релятора l16, выход релятора 15 и объединенные входы управления реляторов 11, 16, 17, 18, 19 подключены соответственно к выходам реляторов 11 16, выходу и первому управляющему входу аналогового процессора, второй и третий управляющие входы которого соединены соответственно с объединенными входами управления реляторов 12, 14, 111, 112, 113, 114, 115, 117 и объединенными входами управления реляторов 13, 15, 110, 116.
Работа предлагаемого аналогового процессора осуществляется следующим образом. На его первом, втором, третьем управляющих входах фиксируются соответственно необходимые управляющие сигналы ƒ1, ƒ2, ƒ3∈{0,1}. На первые и вторые входы реляторов 18, l17; первые и вторые входы реляторов 11 114; первые и вторые входы реляторов 16, 115 подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) х1 и х2; х3 и х4; x5 и х6. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 41 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 42 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический "0" (логическая "1"), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, сигнал на выходе предлагаемого процессора определяется выражением
где символами ∨ и ⋅ обозначены соответственно операции max и min. Согласно (1) можно записать
где r∈{1,…,6}; ∈{x1,…,x6} (1≤sr<...<s6≤6); N= есть количество неповторяющихся фрагментов , определяемое как число сочетаний из 6 по 7-r. Выражение (2) совпадает с видом n-арной поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая при n=6 реализует алгоритм выделения из множества {х1,…,х6} элемента х(r) заданного ранга r∈{1,…,6} (х(1)=min(x1,…,x6),…,x(6)=max(х1,…,х6)). С учетом указанного, на выходе процессора (фиг. 1) окончательно имеем
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый процессор построен в элементном базисе прототипа и обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует выбор из шести входных аналоговых сигналов x1,…,х6 сигнала х(r) любого заданного ранга r∈{1,…,6} (х(1)=min(x1,…,x6),…,x(6)=max(x1,…,x6)).
Claims (1)
- Аналоговый процессор, предназначенный для ранговой обработки аналоговых сигналов, содержащий двенадцать реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, причем первые входы третьего, пятого и вторые входы четвертого, пятого реляторов соединены соответственно с выходами второго, четвертого и восьмого, девятого реляторов, входы управления первого, шестого реляторов подключены к первому управляющему входу аналогового процессора, второй и третий управляющие входы которого соединены соответственно с входами управления двенадцатого и десятого реляторов, отличающийся тем, что в него дополнительно введены пять аналогичных вышеупомянутым реляторов, первый, второй входы второго и первый, второй входы седьмого реляторов соединены соответственно с выходами первого, шестого и четырнадцатого, пятнадцатого реляторов, первый, второй входы j-го и первый, второй входы двенадцатого реляторов подключены соответственно к выходам (j+1)-го, (j+3)-го и шестнадцатого, семнадцатого реляторов, первый, второй входы одиннадцатого и первый, второй входы тринадцатого реляторов соединены соответственно с выходами четырнадцатого, шестого и первого, пятнадцатого реляторов, первый, второй входы шестнадцатого, второй вход и выход третьего реляторов подключены соответственно к выходам первого, шестого, седьмого и первому входу четвертого реляторов, а входы управления седьмого, восьмого, девятого и выход пятого реляторов соединены соответственно с первым управляющим входом и выходом аналогового процессора, второй и третий управляющие входы которого подключены соответственно к объединенным входам управления второго, четвертого, одиннадцатого, тринадцатого, четырнадцатого, пятнадцатого, семнадцатого реляторов и объединенным входам управления третьего, пятого, шестнадцатого реляторов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017140723A RU2676422C1 (ru) | 2017-11-22 | 2017-11-22 | Аналоговый процессор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017140723A RU2676422C1 (ru) | 2017-11-22 | 2017-11-22 | Аналоговый процессор |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2676422C1 true RU2676422C1 (ru) | 2018-12-28 |
Family
ID=64958573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017140723A RU2676422C1 (ru) | 2017-11-22 | 2017-11-22 | Аналоговый процессор |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2676422C1 (ru) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737251A (en) * | 1993-01-13 | 1998-04-07 | Sumitomo Metal Industries, Ltd. | Rank order filter |
US20050060358A1 (en) * | 2000-12-20 | 2005-03-17 | Samsung Electronics Co., Ltd. | Device for determining the rank of a sample, an apparatus for determining the rank of a plurality of samples, and the iTH rank ordered filter |
RU2281550C1 (ru) * | 2005-04-22 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Аналоговый процессор |
US20070027944A1 (en) * | 2005-07-28 | 2007-02-01 | James Wilson | Instruction based parallel median filtering processor and method |
RU2446462C1 (ru) * | 2011-04-08 | 2012-03-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Аналоговый процессор |
RU2474875C1 (ru) * | 2012-02-08 | 2013-02-10 | Закрытое акционерное общество "ИВЛА-ОПТ" | Аналоговый процессор |
RU2602382C1 (ru) * | 2015-05-12 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Ранговый фильтр |
-
2017
- 2017-11-22 RU RU2017140723A patent/RU2676422C1/ru not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737251A (en) * | 1993-01-13 | 1998-04-07 | Sumitomo Metal Industries, Ltd. | Rank order filter |
US20050060358A1 (en) * | 2000-12-20 | 2005-03-17 | Samsung Electronics Co., Ltd. | Device for determining the rank of a sample, an apparatus for determining the rank of a plurality of samples, and the iTH rank ordered filter |
RU2281550C1 (ru) * | 2005-04-22 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Аналоговый процессор |
US20070027944A1 (en) * | 2005-07-28 | 2007-02-01 | James Wilson | Instruction based parallel median filtering processor and method |
RU2446462C1 (ru) * | 2011-04-08 | 2012-03-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Аналоговый процессор |
RU2474875C1 (ru) * | 2012-02-08 | 2013-02-10 | Закрытое акционерное общество "ИВЛА-ОПТ" | Аналоговый процессор |
RU2602382C1 (ru) * | 2015-05-12 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Ранговый фильтр |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2602382C1 (ru) | Ранговый фильтр | |
Kider et al. | Properties of fuzzy absolute value on and properties finite dimensional fuzzy normed space | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2543307C2 (ru) | Ранговый фильтр | |
RU2474875C1 (ru) | Аналоговый процессор | |
RU2676422C1 (ru) | Аналоговый процессор | |
RU2472209C1 (ru) | Логический модуль | |
RU2542893C1 (ru) | Ранговый фильтр | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2620199C1 (ru) | Ранговый фильтр | |
RU2710866C1 (ru) | Ранговый фильтр | |
RU2703675C1 (ru) | Логический преобразователь | |
Abdullah | N-dimensional (α, β)-fuzzy H-ideals in hemirings | |
RU2702968C1 (ru) | Ранговый фильтр | |
RU2284650C1 (ru) | Ранговый фильтр | |
RU2230360C1 (ru) | Ранговый фильтр | |
RU2621376C1 (ru) | Логический модуль | |
RU2713863C1 (ru) | Ранговый селектор | |
RU2676886C1 (ru) | Ранговый фильтр | |
RU2630395C1 (ru) | Ранговый фильтр | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2629450C1 (ru) | Ранговый фильтр | |
RU2676424C1 (ru) | Аналоговый процессор | |
RU2714216C1 (ru) | Пороговый модуль |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20191123 |