RU2669U1 - Устройство формирования звукового сигнала - Google Patents

Abstract

1. Устройство формирования звукового сигнала, содержащее процессор, память звуковых фрагментов, память информации синтеза, цифроаналоговый преобразователь, схему ввода, назначающую программу синтеза, причем вход-выход памяти звуковых выборок соединен с одним портом процессора, а вход-выход памяти информации синтеза - с другим портом процессора, порт выхода данных процессора соединен с входами цифро-аналогового преобразователя, отличающееся тем, что дополнительно введены блок формирования сигнала запуска, анализатор сигнала запуска, управляемый аттенюатор, при этом выход блока формирования сигнала запуска через схему ввода, выполненную в виде генератора случайных чисел, соединен с первой частью входов порта управления процессора и параллельно через анализатор сигнала запуска соединен с второй частью входов порта управления процессора, выход цифроаналогового преобразователя соединен с входом управляемого аттенюатора, управляющий вход которого подсоединен к порту выхода управления процессора, причем память информации синтеза реализует воспроизведение цифровых кодов из памяти звуковых фрагментов по частоте по алгоритмуF=FK,где F- частота воспроизведения цифровых кодов фрагментов при формировании звукового сигнала процессором;F- частота дискретизации фрагментов, хранящихся в памяти звуковых фрагментов;K - действительное, вещественное число;i = 1, 2, 3, ..., n.2. Устройство по п. 1, отличающееся тем, что анализатор сигнала запуска выполнен в виде цифрового блока определения длительности сигнала запуска.3. Устройство по п. 1, отличающееся тем, что анализатор сигнала запуска выполнен в виде цифрового блока опреде�

Description

Устройство формирования звукового снгиала

Устройство формирования звукового сигнала относится к устройствам для синтезирования звуковых сигналов, которые могут использоватьи самостоятельно или в составе других устройств, например игрушек, отпугивающих устройств. Известны различные схемы формнрования звукового сигнала, которые, как правило, включают в себя процессор, память для хранения звуков или звуковых фрагментов, а также о&емы восстановления аналогового сигнала после формнрования цифрового сигнала процессором (Франция, заявка 2655750; США, патент 5029509; Великобрнтания, заявка 2218252; Япония, заявки 3-37196,4-201196,4-2558,4-29080,45995,)

Наиболее близким аналогом, который выбран в качестве прототнпа, является техническое решение по заявке: Япония N 2-19473 с приоритетом 22.10.82 Синтезатор музыкального тона. Устройство содержит память для хранення данных фонем, память дщя одного или двухразрядных данных шумов, таблнчную память , в которой с целью сиитезировання звуков музыкального ннструмента запомннаето ннформацня синтеза, схему ввода, назначающую формируемый музыкальный тон, схему управления, в соответствии с информацией синтеза, преобразователь цнфрового снгнала в аналоговый сигнал.

Рассматриваемое устройство ие может вырабатывать зву еовой сигнал в завнсимости от параметров сигнала запуска, при этом сохраняя свойство звукового снгнала реального нмнтнруемого объекта быть разнообразным при одиих и тех же ситуациях. Устройство формировання звукового снгнала полезной моделн как н в прототнпе содержит процес(, память звуковых фрагментов, память ннформацни синтеза, цнфро-аналоговый преобразователь, схему ввода, назначающую программу сиитеза, причем вход-выход памяти звуковых выборок соедниен с одннм портом процессора, а вход-выход памяти информацин синтеза - с другим портом процессора, порт выхода данных процессора соединен со входами цифро-аналогового преобразователя.

Gl OKI 5/02 GIOH7/00

Полезная модель отличается тем, что дополнительно введены блок формирования сигнала запуска, аналюатор сигнала запуска, управляемый аттенюатор, при этом выход блока формирования сигнала запуска через схему ввода, выполненную в виде генератора случайных чисел, соединен с первой частью входов порта управления пропессора, и паралельно через анализатор сигналга запуска соединен со второй частью входов порта управления процессора. Выход цифро-аналогового преобразователя соединен с входом управляемого аттенюатора, управляющий вход которого подсоединен к порту выхода управления процессора. Память информации сннтеза реализует воспроизведение цифровых кодов из памяти звуковых фрагментов

по частоте, по алгоритму

р. Р b±i

Pi - Г К ,

Fi - частота воспроизведеиия цифровых кодов фрагментов при формировании звукового сигнала процессором; г - частота дискретизации фрагмеитов, хранящихся в памяти звуковых фрагментов;

k - действительиое, вещественное число; i (1Д....и).

Помимо этого анализатор сигналга запуска может быть выполнен в виде цифрового блока определения длительности сигиала запуска.

Кроме того анализатор сигналга запуска может быть выполнен в виде цифрового блока определеиия амплитуды сигиала запуска.

В другом частиом случае анализатор сигиала запуска выполнен в виде цифрового блока определения количества сигналов запуска.

В следующем частном случае анализатор сигнала запуска выполнен в виде цифрового анализатора полосы частот сигнала запусзя. Принцип работы устройства заключается в следующем.

fs/ -

управления процессора. Совокупность указанных цифровых кодов определяет номер

программы, записанной в памяти информации синтеза, по которой должен работать

процессор. Под управлением программы синтеза процессор обеспечивает:

-воспроизведение в заданной последовательности звуковых фрагментов (в виде

цифровых кодов) из памяти звуковых фрагментов на вход цифро-аналогового

преобразователя с заданной частотой Fi;

-формирование паузы длительиостью Тк после воспроизведения очередного (к-того)

звукового фрагмента;

-формироваиие кода громкости GK для воспроизведения каждого k-ro звукового

фрагмента (код поступает на вход управления аттенюатора).

Программы синтеза расположены в памяти информации синтеза таким образом, что

значительное отклонение кодов на выходе анализатора сигнала запуска от заданного

значення прнводит к выбору программ синтеза со значительными отклонениями от

средних значений параметров синтеза (Fi ,Ti: .Gr), что влечет существенные

деформации звукового фрагмента при изменении сигнала запуска (т.е. внешних

воздействий), что имитирует сильное изменение поведенческих функцнн объекта,

чей звуковой сигнал воспроизводится. В тоже время, при незначительных изменениях.

или при отсутствии изменений сигнала запуска, программы синтеза выбираются при

каждом запуске все-же случайным образом, но только из той области памяти, где

отсутствуют существенные деформации звукового сигнала при воспроизведении.

Вариацией параметров воспроизведения (они заложены в программах синтеза) и

вариацией благодаря генератору случайных чисел (схема ввода), с учетом

характеристик сигнала запуска, достигается увеличение достоверности

воспроизводимых сигналов, их похожесть на звучание реа.пъного объекта.

Существенным также является выбор частоты воспроизведения выборок по

алгоритму {1}, что обеспечивает естественность звучания.

Устройство формирования звукового сигиала содержит блок формирования сигнала запусзса i, соедииенный с входами схемы ввода, иазиачающую программу синтеза 2 и анализатора сигнала запуска 3. Выход схемы ввода, назначающую программу синтеза 2, соединен с первой частью порта управления процессора 5. Выход анализатора сигнала запуска соединеи со второй частью порта управления процессора 5. К процессору 5 подсосдииеиы память звуковых фрагментов 4, память ииформации синтеза 6. К выходу данных процессора 5 подсоединен цифро-аналоговый преобразователь 7, с выходом цоспеднего связан управляемый аттенюатор 8, управляющий вход которого подсосдииеи к порту выхода управления процессора 5. Анализатор сигнала запуага t при различных выполнениях по пунктам 2-5 формулы представляют собой известные цифровые схемы. Устройство работает следующим образом.

Запусюиощий сигнал поступает на блок формнрования сигиала запуска 1, где подвергается некоторой обработке, зависящей от задач синтеза, например фильтрации и усилению (см. вид осциллограммы фиг 2). Этот блок в этом случае выполняется в виде полосового усилителя. С выхода блока 1 сигнал постувает на вход схемы ввода 2, назначающей программу синтеза и вход анализатора сигнала запуска 3. На выходе схемы ввода 2( генератор случайных чисел) формируется некоторый случайный код ( в простейщем случае его воспроизводит счетчик, считающий число пересечений нуля сигналом запуска), а на выходе анализатора сигнала запуска 3 - код, определяющий иекоторый параметр сигнала запуска ( например длительность). Вид осцшшограм на выходе блока 2 см. на фиг 2. После окончания анализа ализатор 3 выставляет код параметра сигнала запуска на второй части порта управлеиия процессора S, на первой части порта выставляется код со схемы ввода 2. Процессор 5 начинает формирование звуковых фрагментов по программе синтеза. Номер программы определяется кодом на шине управления процессора 5. По этому код процессор перебирает соответствующие адреса памяти ииформации синтеза б. Формирование звука процессором сводится к извлечеиию фрагментов из памяти звуковых выборок 4, в виде цифровых кодов, по программе.

r/

записанной в панятн ннфорнацнн сннтеза 6, трансляцнн этих кодов на цнфроаналоговый преобразователь 7 с заданной программой частотой Fi и паузой после очередной выборки, с одновременным выставлением кодов громкости на влоде управления управляемого аттенюатора 8. Выбор кодов по частоте подчиняется алгоритму , что обеспечивает естественность звучания. Диалоговые сигналы с выхода цифроаналогового преобразователя 7 поступают на вход управляемого аттенюатора 8. Прнмеры аналоговых сигналов на выходах блоков 7 н 8 приведены га фиг 2. Процесс воспроизведения заканчивается по определенному коду в памяти информацни синтеза 6. Устройство персходнт в режим ожидаиия очередиого сигнала запуска. .J Проректор по HPUj, 7 Н.ПД1аманов

Claims (5)

1. Устройство формирования звукового сигнала, содержащее процессор, память звуковых фрагментов, память информации синтеза, цифроаналоговый преобразователь, схему ввода, назначающую программу синтеза, причем вход-выход памяти звуковых выборок соединен с одним портом процессора, а вход-выход памяти информации синтеза - с другим портом процессора, порт выхода данных процессора соединен с входами цифро-аналогового преобразователя, отличающееся тем, что дополнительно введены блок формирования сигнала запуска, анализатор сигнала запуска, управляемый аттенюатор, при этом выход блока формирования сигнала запуска через схему ввода, выполненную в виде генератора случайных чисел, соединен с первой частью входов порта управления процессора и параллельно через анализатор сигнала запуска соединен с второй частью входов порта управления процессора, выход цифроаналогового преобразователя соединен с входом управляемого аттенюатора, управляющий вход которого подсоединен к порту выхода управления процессора, причем память информации синтеза реализует воспроизведение цифровых кодов из памяти звуковых фрагментов по частоте по алгоритму
F_i=F $\genfrac{}{}{0ex}{}{\text{*}}{\text{d}}$ K^±i ,
где F_i - частота воспроизведения цифровых кодов фрагментов при формировании звукового сигнала процессором;
F_d - частота дискретизации фрагментов, хранящихся в памяти звуковых фрагментов;
K - действительное, вещественное число;
i = 1, 2, 3, ..., n.

2. Устройство по п. 1, отличающееся тем, что анализатор сигнала запуска выполнен в виде цифрового блока определения длительности сигнала запуска.

3. Устройство по п. 1, отличающееся тем, что анализатор сигнала запуска выполнен в виде цифрового блока определения амплитуды сигнала запуска.

4. Устройство по п. 1, отличающееся тем, что анализатор сигнала запуска выполнен в виде цифрового блока определения количества сигналов запуска.

5. Устройство по п. 1, отличающееся тем, что анализатор сигнала запуска выполнен в виде цифрового анализатора полосы частот сигнала запуска.