RU2669071C1 - Device for forming the potential of an innovation project - Google Patents

Device for forming the potential of an innovation project Download PDF

Info

Publication number
RU2669071C1
RU2669071C1 RU2017137778A RU2017137778A RU2669071C1 RU 2669071 C1 RU2669071 C1 RU 2669071C1 RU 2017137778 A RU2017137778 A RU 2017137778A RU 2017137778 A RU2017137778 A RU 2017137778A RU 2669071 C1 RU2669071 C1 RU 2669071C1
Authority
RU
Russia
Prior art keywords
output
input
delay element
counter
elements
Prior art date
Application number
RU2017137778A
Other languages
Russian (ru)
Inventor
Ольга Анатольевна Масленникова
Ольга Александровна Масленникова
Виктор Алексеевич Титов
Марина Викторовна Титова
Original Assignee
Государственное автономное образовательное учреждение высшего образования города Москвы "Московский государственный институт индустрии туризма имени Ю.А. Сенкевича"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное автономное образовательное учреждение высшего образования города Москвы "Московский государственный институт индустрии туризма имени Ю.А. Сенкевича" filed Critical Государственное автономное образовательное учреждение высшего образования города Москвы "Московский государственный институт индустрии туризма имени Ю.А. Сенкевича"
Priority to RU2017137778A priority Critical patent/RU2669071C1/en
Application granted granted Critical
Publication of RU2669071C1 publication Critical patent/RU2669071C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions

Abstract

FIELD: computer equipment.SUBSTANCE: invention relates to computer equipment. Device comprises: a clock pulse generator, first element, first counter, decoder, group of m first registers 8…8, group of m second counters 13…13, first comparison circuit, first delay element, second delay element, output of clock pulse generator 1 is connected to first input of first AND 2 element, output of which is connected to the input of the first delay element, matrix m*n of the first flip-flops 5…5, matrix m*n of the second elements AND 6…6, m totalizers 7…7, m first registers 8…8, block for selecting the maximum code, m of the third elements AND 10…10, m second triggers 11…11, m of the fourth elements AND 12…12, third trigger, second register, second comparison circuit, third counter, fifth AND gate 19, third delay element.EFFECT: technical result consists in improvement of data processing speed.1 cl, 1 dwg

Description

Изобретение относится к области вычислительной техники, а именно к устройствам управления и распределения человеческих ресурсов в проектах и предназначено для формирования вариантов построения команды проекта, для заданного описания функциональных возможностей претендентов и распределения функций (работ) между членами команды проекта.The invention relates to the field of computer technology, namely, devices for the management and distribution of human resources in projects and is intended to form options for building a project team, for a given description of the applicants' functional capabilities and the distribution of functions (work) between members of the project team.

Известно для формирования потенциала инновационного проекта [1], которое позволяет формировать варианты построения команды проекта для заданного описания функциональных возможностей претендентов и распределения функций (работ) между членами команды проекта.It is known for building the potential of an innovative project [1], which allows you to create options for building a project team for a given description of the applicants' functional capabilities and the distribution of functions (work) between project team members.

Недостатком данного устройства является невозможность ранжировать претендентов команды проекта.The disadvantage of this device is the inability to rank applicants of the project team.

Задача изобретения - создать устройство с возможностью ранжирования претендентов команды проекта.The objective of the invention is to create a device with the ability to rank applicants of the project team.

Это решение достигается тем, что в устройство для формирования потенциала инновационного проекта, содержащее генератор тактовых импульсов (ГТИ) 1, первый элемент И 2, первый счетчик 3, дешифратор 4, группу из m первых регистров 81…8m, группу из m вторых счетчиков 131…13m, первую схему сравнения 14, первый элемент задержки 20, второй элемент задержки 21, выход ГТИ 1 соединен с первым входом первого элемента И 2, выход которого подсоединен к входу первого элемента задержки 20, включены матрица m*n первых триггеров 511…5mn, матрицу m*n вторых элементов И 611…6mn, m сумматоров 71…7m, m первых регистров 81…8m, блок выбора максимального кода 9, m третьих элементов И 101…10m, m вторых триггеров 111…11m, m четвертых элементов И 121…12m, третий триггер 15, второй регистр 16, вторую схему сравнения 17, третий счетчик 18, пятый элемент И 19, третий элемент задержки 22, выход первого элемента И 2 подсоединен к входу первого счетчика 3, выход которого подсоединен к первому входу первой схемы сравнения 14 и к входу дешифратора 4, j-ый выход которого подсоединен к первым входам вторых элементов И 6ij (i=1…m, j=1…n), второй вход которого подсоединен к выходу одноименного первого триггера 5ij (i=1…m, j=1…n), а выход подсоединен к одноименному входу сумматора 7i (i=1…m), выход которого подсоединен к первым входам первых регистров 8i (i=1…m), второй вход которого подсоединен к выходу элемента задержки 20, а выход подсоединен к одноименному входу блока выбора максимального кода 9, i-ый выход которого подсоединен к первому входу третьего элемента И 10i (i=1…m), выход которого подсоединен к первому входу второго триггера 11i (i=1…m), прямой выход которого подсоединен к третьему входу первого регистра 8i (i=1…m), инверсный выход подсоединен к первому входу четвертого элемента И 12i (i=1…m), выход которого подсоединен к входу второго счетчика 13i (i=1…m), выход которого является выходом 23i (i=1…m) устройства, выход первого счетчика 3 подсоединен к первому входу первой схемы сравнения 14, второй вход которой подсоединен к выходу второго регистра 16, а выход - к входу третьего триггера 15, прямой выход которого подсоединен к второму входу первого элемента И 2, инверсный выход подсоединен к первому входу четвертого элемента И 12i (i=1…m), выход которого подсоединен к первому входу пятого элемента И 19, второй вход которого подсоединен к выходу генератора 1, а выход - к входу элемента задержки 21, к входу элемента задержки 22 и к входу третьего счетчика 18, выход которого подсоединен к первому входу второй схемы сравнения 17, второй вход которой подсоединен к выходу второго регистра 16, а выход является выходом 24 устройства и подсоединен к третьему входу пятого элемента И 19, выход элемента задержки 21 подсоединен к вторым входам третьих элементов И 11i (i=1…m), выход элемента задержки 22 подсоединен к вторым входам четвертых элементов И 12i (i=1…m).This solution is achieved by the fact that in a device for building the potential of an innovative project containing a clock generator (GTI) 1, the first element And 2, the first counter 3, decoder 4, a group of m first registers 8 1 ... 8 m , a group of m second counters 13 1 ... 13 m , the first comparison circuit 14, the first delay element 20, the second delay element 21, the output of the GTI 1 is connected to the first input of the first element And 2, the output of which is connected to the input of the first delay element 20, the matrix m * n of the first triggers 5 11 ... 5 mn , the matrix m * n of the second elements And 6 11 ... 6 mn , m adders 7 1 ... 7 m , m first registers 8 1 ... 8 m , block for selecting the maximum code 9, m third elements AND 10 1 ... 10 m , m second triggers 11 1 ... 11 m , m fourth elements AND 12 1 ... 12 m , third trigger 15, second register 16, second comparison circuit 17, third counter 18, fifth element And 19, third delay element 22, the output of the first element And 2 is connected to the input of the first counter 3, the output of which is connected to the first the input of the first comparison circuit 14 and the input of the decoder 4, the j-th output of which is connected to the first inputs of the second elements And 6 ij (i = 1 ... m, j = 1 ... n), the second input to it is connected to the output of the first trigger of the same name 5 ij (i = 1 ... m, j = 1 ... n), and the output is connected to the same input of the adder 7 i (i = 1 ... m), the output of which is connected to the first inputs of the first registers 8 i (i = 1 ... m), the second input of which is connected to the output of the delay element 20, and the output is connected to the same input of the maximum code selection block 9, the i-th output of which is connected to the first input of the third element And 10 i (i = 1 ... m ), whose output is connected to the first input of the second flip-flop 11 i (i = 1 ... m), a direct output of which is connected to the third input of the first th register 8 i (i = 1 ... m), inverse output is connected to the first input of the fourth AND gate 12 i (i = 1 ... m), whose output is connected to the input of the second counter 13 i (i = 1 ... m), the output of which is the output 23 i (i = 1 ... m) of the device, the output of the first counter 3 is connected to the first input of the first comparison circuit 14, the second input of which is connected to the output of the second register 16, and the output to the input of the third trigger 15, the direct output of which is connected to the second input of the first element And 2, the inverse output is connected to the first input of the fourth element And 12 i (i = 1 ... m), the output of which horn is connected to the first input of the fifth element And 19, the second input of which is connected to the output of the generator 1, and the output to the input of the delay element 21, to the input of the delay element 22 and to the input of the third counter 18, the output of which is connected to the first input of the second comparison circuit 17 , the second input of which is connected to the output of the second register 16, and the output is the output 24 of the device and connected to the third input of the fifth element And 19, the output of the delay element 21 is connected to the second inputs of the third elements And 11 i (i = 1 ... m), the output of the element delay 22 connected to the second inputs of the fourth elements And 12 i (i = 1 ... m).

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.A search in the well-known scientific and technical literature did not reveal the presence of such technical solutions.

Сущность изобретения поясняется чертежом. На чертеже (фиг. 1) представлена структурная схема предлагаемого устройства, где на фиг. 1 представлены генератор тактовых импульсов (ГТИ) 1, элемент И 2, счетчик 3, дешифратор 4, матрицу m*n триггеров 511…5mn, где m - число возможных претендентов на замещение должности сотрудника отдела, n - число выполняемых функций сотрудниками отдела, матрицу m*n элементов И 611…6mn, m сумматоров 71…7m, m регистров 81…8m, блок выбора максимального кода 9, m элементов И 101…10m, m триггеров 111…11m, m элементов И 121…12m, m счетчиков И 131…13m, схему сравнения 14, триггер 15, регистр 16, схему сравнения 17, счетчик 18, элемент задержки 20, элемент задержки 21, элемент задержки 22, вход 23, выходы 23 и 24.The invention is illustrated in the drawing. In the drawing (FIG. 1) is a structural diagram of the proposed device, where in FIG. 1 shows a clock pulse generator (GTI) 1, element I 2, counter 3, decoder 4, matrix m * n of triggers 5 11 ... 5 mn , where m is the number of possible applicants for filling the position of department employee, n is the number of functions performed by department employees , a matrix of m * n elements And 6 11 ... 6 mn , m adders 7 1 ... 7 m , m registers 8 1 ... 8 m , a block for selecting the maximum code 9, m elements And 10 1 ... 10 m , m triggers 11 1 ... 11 m , m elements And 12 1 ... 12 m , m counters And 13 1 ... 13 m , comparison circuit 14, trigger 15, register 16, comparison circuit 17, counter 18, delay element 20, delay element 21, element h Delay 22, input 23, outputs 23 and 24.

В исходном состоянии на счетчиках 3, 18 и 13i (i =1…m) хранится ноль, триггеры 15, 11i (i=1…m) и регистры 8i (i=1…m) также находятся в нулевом состоянии, а на триггерах 5ij (i=1…m, j=1…n) хранятся код единицы, если i-ый сотрудник может выполнить j-ую функцию, возлагаемую на сотрудников отдела, иначе - ноль. На регистре 16 хранится код числа n - числа выполняемых функций, возлагаемых на сотрудников отдела. Нулевой сигнал с прямого выхода триггера 15 подается на инверсный вход элемента И 2. Установочные входы триггеров, счетчиков и регистров из-за громоздкости на чертеже не показаны.In the initial state, counters 3, 18 and 13 i (i = 1 ... m) store zero, triggers 15, 11 i (i = 1 ... m) and registers 8 i (i = 1 ... m) are also in the zero state, and on triggers 5 ij (i = 1 ... m, j = 1 ... n) the unit code is stored if the i-th employee can perform the j-th function assigned to the employees of the department, otherwise - zero. The register 16 stores the code of the number n - the number of functions performed assigned to employees of the department. The zero signal from the direct output of the trigger 15 is fed to the inverse input of the element And 2. The installation inputs of the triggers, counters and registers due to the bulkiness in the drawing are not shown.

Работа устройства начинается с того, что на первый вход элемента И 2 по входу 25 поступает разрешающий сигнал, после чего импульсы с выхода ГТИ 1 начнут поступать через открытый элемент И 2 на вход счетчика 3.The operation of the device begins with the fact that an enable signal is received at the first input of the And 2 element at input 25, after which pulses from the output of the GTI 1 will begin to pass through the open And 2 element to the input of the counter 3.

С выхода счетчика 3 код поступает на вход дешифратора 4, j-ый (j=1…n) выход которого подсоединен к первым (управляющим) входам элементов И 6ij (i=1…m, j=1…n). Через открытые элементы И 6ij коды с выходов триггеров 5ij поступают на одноименные входы сумматоров 7i (i=1…m), с выхода которого код поступает на одноименный регистр 8i (i=1…m), выход которого подсоединен к одноименному входу блока выбора максимального кода 9.From the output of counter 3, the code goes to the input of the decoder 4, the j-th (j = 1 ... n) output of which is connected to the first (control) inputs of the elements And 6 ij (i = 1 ... m, j = 1 ... n). Through the open elements And 6 ij, the codes from the outputs of the triggers 5 ij go to the inputs of the same name of the adders 7 i (i = 1 ... m), from the output of which the code goes to the same register 8 i (i = 1 ... m), the output of which is connected to the same input of the maximum code selection block 9.

Элемент задержки 20 задерживает сигнал на время надежного срабатывания счетчика 3, дешифратора 4, элементов И 6ij и сумматора 7i. С выхода элемента задержки 20 сигнал поступает на вход разрешения записи результата с выхода сумматора 7i (i=1…m) на регистр 8i (i=1…m), с выхода которого код поступает на одноименный вход блока выбора максимального кода 9. Код с выхода счетчика 3 поступает также на первый вход схемы сравнения 14, на второй вход которой поступает ко числа n с выхода регистра 16.The delay element 20 delays the signal during the reliable operation of the counter 3, the decoder 4, the elements And 6 ij and the adder 7 i . From the output of the delay element 20, the signal goes to the input for recording the result from the output of the adder 7 i (i = 1 ... m) to the register 8 i (i = 1 ... m), from the output of which the code goes to the input of the same name in the block for selecting the maximum code 9. The code from the output of the counter 3 also arrives at the first input of the comparison circuit 14, the second input of which is supplied to the number n from the output of the register 16.

Процесс накопления суммы на сумматорах 7i (i=1…m) проходит до появления на счетчике 3 значения числа n, после чего на выходе схемы сравнения 14 появляется единичный сигнал. Единичный сигнал на выходе схемы сравнения 14 устанавливает в единичное состояние триггер 15, после чего прекращается подача счетных импульсов через элемент И 2 на вход счетчика 3. Одновременно единичным сигналом с выхода триггера 15 разрешается подача импульсов с выхода генератора 1 на вход счетчика 18, элементов задержки 21 и 22, и на управляющий вход блока выбора максимального кода 9.The process of accumulating the sum on the adders 7 i (i = 1 ... m) takes place until the value of the number n appears on the counter 3, after which a single signal appears at the output of the comparison circuit 14. A single signal at the output of the comparison circuit 14 sets the trigger 15 to a single state, after which the supply of counting pulses through the And 2 element to the input of the counter 3 stops. At the same time, a single signal from the output of the trigger 15 allows pulses from the output of the generator 1 to the input of the counter 18, delay elements 21 and 22, and to the control input of the maximum code selection block 9.

На выходах блока выбора максимального кода 9 единичный сигнал появляется только на тех выходах, которые соответствуют максимальным кодам, а на других выходах будут нулевые потенциалы. Единичный потенциал на i-ом выходе блока выбора максимального кода 9 устанавливает через открытый элемент И 10i (i=1…m) в единичное состояние одноименный триггер 11i (i=1…m), после чего прекращается подача счетных импульсов через элемент И 12i (i=1…m) на вход счетчика 13i (i=1…m).At the outputs of the maximum code selection block 9, a single signal appears only at those outputs that correspond to the maximum codes, and at the other outputs there will be zero potentials. The unit potential at the i-th output of the maximum code selection block 9 sets, via the open element And 10 i (i = 1 ... m), the same trigger 11 i (i = 1 ... m) to a single state, after which the supply of counting pulses through the And element stops 12 i (i = 1 ... m) to the counter input 13 i (i = 1 ... m).

Элемент задержки 21 задерживает сигнал на время надежного срабатывания блока выбора максимального кода 9. Элемент задержки 22 задерживает сигнал на время надежного срабатывания элемента И 10i (i=1…m) и триггера 11i (i=1…m), после чего счетный импульс через элемент И 12i (i=1…m) поступает на вход счетчика 13i (i=1…m).Delay element 21 delays the signal for the period of reliable operation of the block for selecting the maximum code 9. Delay element 22 delays the signal for the period of reliable operation of element And 10 i (i = 1 ... m) and trigger 11 i (i = 1 ... m), after which the counting the pulse through the element And 12 i (i = 1 ... m) is supplied to the input of the counter 13 i (i = 1 ... m).

Единичный сигнал с установленного триггера 11i (i=1…m) сбрасывает одноименный регистр 8i (i=1…m) в нулевое состояние, после чего процесс поиска очередного максимального кода будет продолжаться аналогично.A single signal from the installed trigger 11 i (i = 1 ... m) resets the same register 8 i (i = 1 ... m) to the zero state, after which the process of searching for the next maximum code will continue similarly.

При достижении счетчиком 18 значения n, на выходе схемы сравнения 17, на второй вход которой поступает значение n с выхода регистра 16, появляется единичный сигнал, который поступает на инверсный вход элемента И 19, после чего прекращается прохождение импульсов с выхода ГТИ 1 через закрытый элемент И 19. Единичный сигнал на выходе схемы сравнения 17 поступает на выход 24, что означает окончание работы устройства.When counter 18 reaches the value n, at the output of the comparison circuit 17, the second input of which receives the value n from the output of the register 16, a single signal appears which is fed to the inverse input of the And 19 element, after which the pulses from the output of the GTI 1 stop through the closed element And 19. A single signal at the output of the comparison circuit 17 is output 24, which means the end of the device.

Приоритеты предлагаемых сотрудников отдела фиксируются на регистрах 13i (i=1…m) и выходах 23i (i=1…m) устройства.The priorities of the proposed department employees are recorded on registers 13 i (i = 1 ... m) and outputs 23 i (i = 1 ... m) of the device.

В предложенном устройстве за счет введения новых элементов и связей между ними, анализ многих вариантов по любому другому параметру возможен, только если все предыдущие значения параметров равны. Это обеспечивает однозначность и достоверность полученного решения.In the proposed device due to the introduction of new elements and the relationships between them, the analysis of many options for any other parameter is possible only if all the previous parameter values are equal. This ensures the uniqueness and reliability of the solution.

Последовательность сигналов генератора 1 должна обеспечить надежное срабатывание элементов И 2, счетчика 3, дешифратора 4, элемента И 5, элемента НЕ 7, блока элементов ИЛИ 8, блока выбора максимального кода 9, шифратора 10, регистра 11, схемы сравнения 12, элемента задержки 13.The signal sequence of the generator 1 should ensure reliable operation of the AND 2 elements, counter 3, decoder 4, AND 5 element, NOT 7 element, OR 8 element block, maximum code selection block 9, encoder 10, register 11, comparison circuit 12, delay element 13 .

Предлагаемое устройство для выбора оптимальных решений методом главного критерия в составе элементов 1-17 (см. фиг. 1) может быть построено на известных стандартных микросхемах, выпускаемых отечественной промышленностью, при этом блок 9 выбора максимального кода может быть реализован по известной схеме "Устройство для определения экстремального кода", представленной в [2].The proposed device for selecting optimal solutions by the main criterion method consisting of elements 1-17 (see Fig. 1) can be built on well-known standard microcircuits manufactured by domestic industry, while block 9 for selecting the maximum code can be implemented according to the well-known scheme "Device for definitions of an extremal code "presented in [2].

Результатом работы устройства является сигнал об окончании работы на выходе 16 код (номер) наилучшего варианта на выходе 17.The result of the operation of the device is a signal about the end of work at the output 16 code (number) of the best option at the output 17.

1. АС №2610012 кл. G06F 17/00, 2017.1. AS No. 2610012 class. G06F 17/00, 2017.

2. АС №997028 кл. G06F 7/04, 1983.2. AS No. 997028 class. G06F 7/04, 1983.

Claims (1)

Устройство для формирования потенциала инновационного проекта, содержащее генератор тактовых импульсов (ГТИ) 1, первый элемент И 2, первый счетчик 3, дешифратор 4, группу из m первых регистров 81…8m, группу из m вторых счетчиков 131…13m, первую схему сравнения 14, первый элемент задержки 20, второй элемент задержки 21, выход ГТИ 1 соединен с первым входом первого элемента И 2, выход которого подсоединен к входу первого элемента задержки 20, отличающееся тем, что в него дополнительно включены матрица m*n первых триггеров 511…5mn, матрица m*n вторых элементов И 611…6mn, m сумматоров 71…7m, m первых регистров 81…8m, блок выбора максимального кода 9, m третьих элементов И 101…10m, m вторых триггеров 111…11m, m четвертых элементов И 121…12m, третий триггер 15, второй регистр 16, вторая схема сравнения 17, третий счетчик 18, пятый элемент И 19, третий элемент задержки 22, выход первого элемента И 2 подсоединен к входу первого счетчика 3, выход которого подсоединен к первому входу первой схемы сравнения 14 и к входу дешифратора 4, j-й выход которого подсоединен к первым входам вторых элементов И 6ij (i=1…m, j=1…n), второй вход которого подсоединен к выходу одноименного первого триггера 5ij (i=1…m, j=1…n), а выход подсоединен к одноименному входу сумматора 7i (i=1…m), выход которого подсоединен к первым входам первых регистров 8i (i=1…m), второй вход которого подсоединен к выходу элемента задержки 20, а выход подсоединен к одноименному входу блока выбора максимального кода 9, i-й выход которого подсоединен к первому входу третьего элемента И 10i (i=1…m), выход которого подсоединен к первому входу второго триггера 11i (i=1…m), прямой выход которого подсоединен к третьему входу первого регистра 8i (i=1…m), инверсный выход подсоединен к первому входу четвертого элемента И 12i (i=1…m), выход которого подсоединен к входу второго счетчика 13i (i=1…m), выход которого является выходом 23i (i=1…m) устройства, выход первого счетчика 3 подсоединен к первому входу первой схемы сравнения 14, второй вход которой подсоединен к выходу второго регистра 16, а выход - к входу третьего триггера 15, прямой выход которого подсоединен ко второму входу первого элемента И 2, инверсный выход подсоединен к первому входу четвертого элемента И 12i (i=1…m), выход которого подсоединен к первому входу пятого элемента И 19, второй вход которого подсоединен к выходу генератора 1, а выход - к входу элемента задержки 21, к входу элемента задержки 22 и к входу третьего счетчика 18, выход которого подсоединен к первому входу второй схемы сравнения 17, второй вход которой подсоединен к выходу второго регистра 16, а выход является выходом 24 устройства и подсоединен к третьему входу пятого элемента И 19, выход элемента задержки 21 подсоединен ко вторым входам третьих элементов И 11i (i=1…m), выход элемента задержки 22 подсоединен ко вторым входам четвертых элементов И 12i (i=1…m).A device for building the potential of an innovative project, containing a clock generator (GTI) 1, the first element And 2, the first counter 3, decoder 4, a group of m first registers 8 1 ... 8 m , a group of m second counters 13 1 ... 13 m , the first comparison circuit 14, the first delay element 20, the second delay element 21, the output of the GTI 1 is connected to the first input of the first element And 2, the output of which is connected to the input of the first delay element 20, characterized in that the matrix m * n of the first trigger 5 11 ... 5 mn, m * n matrix of second Elem comrade AND 6 11 ... 6 mn, m adders 7 1 ... 7 m, m first registers 8 1 ... 8 m, the block maximum code selection 9, m third AND gates 10 1 ... 10 m, m of second flip-flops 11 1 ... 11 m, m of the fourth elements And 12 1 ... 12 m , the third trigger 15, the second register 16, the second comparison circuit 17, the third counter 18, the fifth element And 19, the third delay element 22, the output of the first element And 2 is connected to the input of the first counter 3, the output which is connected to the first input of the first comparison circuit 14 and to the input of the decoder 4, the j-th output of which is connected to the first inputs of the second elements And 6 ij (i = 1 ... m, j = 1 ... n), the second whose input is connected to the output of the first trigger of the same name 5 ij (i = 1 ... m, j = 1 ... n), and the output is connected to the same name of the adder 7 i (i = 1 ... m), the output of which is connected to the first inputs of the first registers 8 i (i = 1 ... m), the second input of which is connected to the output of the delay element 20, and the output is connected to the same input of the block for selecting the maximum code 9, the i-th output of which is connected to the first input of the third element And 10 i (i = 1 ... m), the output of which is connected to the first input of the second trigger 11 i (i = 1 ... m), the direct output of which is connected to the third input at the first register 8 i (i = 1 ... m), the inverse output is connected to the first input of the fourth element And 12 i (i = 1 ... m), the output of which is connected to the input of the second counter 13 i (i = 1 ... m), the output which is the output 23 i (i = 1 ... m) of the device, the output of the first counter 3 is connected to the first input of the first comparison circuit 14, the second input of which is connected to the output of the second register 16, and the output to the input of the third trigger 15, the direct output of which is connected to the second input of the first AND gate 2, an inverse output is connected to the first input of the fourth AND gate 12 i (i = 1 ... m), you One of which is connected to the first input of the fifth element And 19, the second input of which is connected to the output of the generator 1, and the output to the input of the delay element 21, to the input of the delay element 22 and to the input of the third counter 18, the output of which is connected to the first input of the second comparison circuit 17, the second input of which is connected to the output of the second register 16, and the output is the output 24 of the device and connected to the third input of the fifth element And 19, the output of the delay element 21 is connected to the second inputs of the third elements And 11 i (i = 1 ... m), output delay element 22 under connected to the second inputs of the fourth elements And 12 i (i = 1 ... m).
RU2017137778A 2017-10-30 2017-10-30 Device for forming the potential of an innovation project RU2669071C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017137778A RU2669071C1 (en) 2017-10-30 2017-10-30 Device for forming the potential of an innovation project

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017137778A RU2669071C1 (en) 2017-10-30 2017-10-30 Device for forming the potential of an innovation project

Publications (1)

Publication Number Publication Date
RU2669071C1 true RU2669071C1 (en) 2018-10-08

Family

ID=63798357

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017137778A RU2669071C1 (en) 2017-10-30 2017-10-30 Device for forming the potential of an innovation project

Country Status (1)

Country Link
RU (1) RU2669071C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027002A1 (en) * 2003-09-12 2005-03-24 Volvo Aero Corporation Optimisation of sequential combinatorial processes
RU2008111831A (en) * 2008-03-27 2009-10-20 Государственное образовательное учреждение высшего профессионального образования Тамбовское высшее военное авиационное инженерное RESOURCE MANAGEMENT SYSTEM
RU2511412C1 (en) * 2012-12-24 2014-04-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Allocation problem solving device
RU2610012C1 (en) * 2015-09-01 2017-02-07 Олег Александрович Козелков System of innovation project personnel formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027002A1 (en) * 2003-09-12 2005-03-24 Volvo Aero Corporation Optimisation of sequential combinatorial processes
RU2008111831A (en) * 2008-03-27 2009-10-20 Государственное образовательное учреждение высшего профессионального образования Тамбовское высшее военное авиационное инженерное RESOURCE MANAGEMENT SYSTEM
RU2511412C1 (en) * 2012-12-24 2014-04-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Allocation problem solving device
RU2610012C1 (en) * 2015-09-01 2017-02-07 Олег Александрович Козелков System of innovation project personnel formation

Similar Documents

Publication Publication Date Title
RU2669071C1 (en) Device for forming the potential of an innovation project
RU2656543C1 (en) Device for solving the task of selection of technical means
RU2439687C1 (en) Device to solve problem of functions
GB765704A (en) Improvements in or relating to electric multiplying devices and to electric adder circuits
RU2664021C1 (en) Device for choosing optimal solutions by main criteria method
RU160865U1 (en) TECHNOLOGICAL PLATFORM FOR PAPERLESS ELECTRONIC DOCUMENT CIRCULATION IN THE CLOUD
RU2613523C1 (en) Device for solving appointment problems
RU2419200C1 (en) Pulse counter
RU2665305C1 (en) Device for solving problem of work allocation for executors
GB925090A (en) Computer register
RU2713868C1 (en) Apparatus for solving task of selecting technical means of complex system
RU2717628C1 (en) Pulse selector
RU2693996C1 (en) Device for sorting out of settings
SU1275762A1 (en) Pulse repetition frequency divider
RU213322U1 (en) A device for calculating the probability of information and technical impact in an automated military system with false information objects
RU188000U1 (en) THE PROBABILITY OF FINDING AN ANALYTICAL PROBABILITY FOR A FULL GROUP OF UNJOINT EVENTS IN A NON-ORIENTED GRAPH
RU214230U1 (en) Device for modeling a complete group of incompatible events
Yang et al. A cutpoint cellular associative memory
RU2542661C1 (en) Device to solve knapsack problem
SU1509957A1 (en) Device for selecting indicators of object images
RU2540787C1 (en) Method and apparatus for subtracting units
RU169308U1 (en) Device for operative restoration of video signal of RGB-model
SU365711A1 (en) DEVICE FOR SOLVING THE PROBLEM OF ORDERING TECHNOLOGICAL OPERATIONS
SU1481738A1 (en) Device for determining extreme numbers represented by pulse-numeric codes
SU1471189A2 (en) Square difference computer

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20191031