RU2659866C1 - ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m - Google Patents

ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m Download PDF

Info

Publication number
RU2659866C1
RU2659866C1 RU2017118137A RU2017118137A RU2659866C1 RU 2659866 C1 RU2659866 C1 RU 2659866C1 RU 2017118137 A RU2017118137 A RU 2017118137A RU 2017118137 A RU2017118137 A RU 2017118137A RU 2659866 C1 RU2659866 C1 RU 2659866C1
Authority
RU
Russia
Prior art keywords
input
output
phase
block
adder
Prior art date
Application number
RU2017118137A
Other languages
English (en)
Inventor
Алексей Александрович Кожевников
Олег Викторович Сербин
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ")
Priority to RU2017118137A priority Critical patent/RU2659866C1/ru
Application granted granted Critical
Publication of RU2659866C1 publication Critical patent/RU2659866C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Abstract

Изобретение относится к области автоматики, измерительной и вычислительной техники и может быть использовано в вычислительных структурах, работающих с дискретно-фазированным представлением чисел модулярной системы счисления. Целью изобретения является расширение функциональных возможностей устройства. Сущность изобретения заключается в синтезе синусоидального сигнала, находящегося в противофазе к синхронизирующему или равного по амплитуде нулю в точках, жестко заданных дискретными состояниями разности фаз управляющих (информационных) гармоник. Дополнительным эффектом является возможность построения устройств для сравнения модулярных чисел в дискретно-фазированной форме. Фазированный ключ по модулю m содержит первый сумматор, аттенюатор, детектор, первый и второй информационные входы устройства, синхронизирующий вход устройства, блок разности фаз, m-1 блоков умножения на константу, m-1 блоков выборки фазы, второй сумматор, измерительный и информационный выходы. 10 ил.

Description

Изобретение относится к области автоматики, измерительной и вычислительной техники и может быть использовано в вычислительных структурах, работающих с дискретно-фазированным представлением чисел модулярной системы счисления.
Известен широкополосный микрополосковый переключатель СВЧ (пат. 2339126 С1, Российская Федерация, МПК Н01Р 1/15 (2006.01), заявл. 15.02.2007, опубл. 20.11.2008), содержащий pin-диоды, участки токонесущего проводника микрополосковой линии. Недостаток - низкое быстродействие.
Известен СВЧ переключатель на pin-диодах с фильтрующими свойствами (пат. 2504869 С2, Российская Федерация, МПК Н01Р 1/00 (2006.01), заявл. 06.04.2012, опубл. 20.01.2014), содержащий емкости, индуктивности, резисторы, pin-диоды, сигнальные выводы устройства, источники управляющего напряжения. Недостаток - низкое быстродействие.
Наиболее близким к заявляемому является изобретение (фиг. 2, пат. 2594378 С1, Российская Федерация, МПК G01R 29/02 (2006.01), заявл. 05.06.2015, опубл. 20.08.2016), содержащее генератор непрерывного СВЧ-сигнала, делитель, линии передачи, эталонный фазовращатель, контролируемый фазовращатель, генератор импульсов переключения фазы, сумматор, аттенюатор, детектор, осциллограф. Недостаток - низкие функциональные возможности, ограниченные применением устройства только для измерения времени переключения фазы.
Техническая задача, на решение которой направлено заявляемое устройство, состоит в расширении функциональных возможностей.
Технический результат выражается в увеличении возможностей применения устройства от измерительной до области автоматики и вычислительной техники.
Технический результат достигается тем, что в фазированный ключ по модулю m, содержащий первый сумматор, аттенюатор, детектор, введены первый и второй информационные входы устройства, синхронизирующий вход устройства, блок разности фаз, m-1 блоков умножения на константу, m-1 блоков выборки фазы, второй сумматор, измерительный и информационный выходы устройства, при этом первый и второй информационные входы устройства объединены с соответствующими входами блока разности фаз, выход которого соединен с первым входом блоков умножения на константу, выход которых соединен с первым входом соответствующих блоков выборки фазы, выход которых соединен с соответствующим входом первого сумматора, выход которого соединен с входом аттенюатора, выход которого соединен с первым входом второго сумматора и входом детектора, выход которого объединен с измерительным выходом устройства, при этом синхронизирующий вход устройства объединен с третьим входом блока разности фаз, вторым входом блоков умножения на константу, блоков выборки фазы и второго сумматора, выход которого объединен с информационным выходом устройства.
На фиг. 1 представлена структурная схема фазированного ключа по модулю m.
На фиг. 2 приведена схема блока умножения на константу для k≥2.
На фиг. 3 приведена схема блока умножения на константу для k=1.
На фиг. 4 приведена схема блока выборки фазы.
На фиг. 5 приведена схема блока умножения на два в степени для bj≥2.
На фиг. 6 приведена схема блока умножения на два в степени для j=1 и b1=1.
На фиг. 7 приведена схема блока разности фаз.
На фиг. 8 приведена схема блока сложения фаз.
На фиг. 9 представлена зависимость амплитуды сигнала на выходе аттенюатора от разности фаз информационных гармоник для m=5.
На фиг. 10 представлена зависимость фазы сигнала на выходе аттенюатора относительно синхронизирующего от разности фаз информационных гармоник для m=5.
Сущность изобретения заключается в синтезе синусоидального сигнала, находящегося в противофазе к синхронизирующему или равного по амплитуде нулю в точках, жестко заданных дискретными состояниями разности фаз управляющих (информационных) гармоник. Результаты работы такого устройства удобно рассмотреть на примере значений параметров выходного сигнала на аттенюаторе 8 (фиг. 1) для m=5 при условии, что все входные гармоники имеют одинаковую амплитуду. Представленные на фиг. 9 и фиг. 10 примеры показывают, что в точках при разности фаз, равных 2π⋅γ/m, γ∈[1,m-1] - целое положительное, наблюдается единичный уровень амплитуды сигнала и значение фазы, равное π. При нулевой разности фаз по входу, на выходе аттенюатора - ноль. В промежуточных состояниях в основном наблюдается почти единичная амплитуда и почти противофаза.
На детекторе 9 (фиг. 1) формируется уровень напряжения, равный или пропорциональный амплитуде синтезируемого сигнала, поэтому подключив к выходу 11 осциллограф, к входу 1 - эталонный перестраиваемый фазовращатель, а к входу 2 - исследуемый фазовращатель, можно осуществить измерение времени переключения фазы например так. С помощью эталонного фазовращателя необходимо настроиться на нулевую разность фаз и после переключении исследуемого фазовращателя зафиксировать на осциллографе установившийся постоянный уровень. Время нарастания фронта сигнала на осциллографе позволит определить искомый параметр.
Реализуемое устройство по сравнению с прототипом расширяет возможность своего применения на область автоматики и вычислительной техники, функционирующей в системе остаточных классов (СОК) в дискретно-фазированной форме представления чисел. При установлении дискретных значений разности фаз по информационным (управляющим) входам 2π⋅γ/m, γ∈[1,m-1] - разность остатков (γ=γ1-γ2≠0) по основанию m СОК, сигнал с аттенюатора в силу своей противофазы нейтрализует на сумматоре 10 (фиг. 1) синхронизирующую гармонику, устанавливая на выходе 12 ноль. Если же сигналы на входах 1 и 2 равны по фазе (γ=0), то синхронизирующая гармоника, сложившись с нулем, проходит дальше. Так выполняется ключевая функция устройства. Реализуемое устройство при рабочей частоте 100 ГГц производит включение\выключение на один-два порядка быстрее по сравнению с рассмотренными аналогами, т.к. даже самые быстродействующие полупроводниковые ключи, работающие с сигналами в СВЧ диапазоне, осуществляют данную операцию в течение единиц наносекунд (стр. 12, Щаврук Н.В. Проектирование и изготовление микроэлектромеханических переключателей на подложках GaAs для СВЧ диапазона: дис.… канд. техн. наук: 05.27.01 / Москва. 2015. 130 с.).
Следует заметить, что разветвление сигнальных линий СВЧ на фиг. 1, 2, 4 и 5 должно сопровождаться наличием делителя мощности и усилителей для увеличения амплитуды гармоник до единичного значения, но для упрощения схем данные элементы опущены.
Дополнительным эффектом является возможность построения устройств для сравнения модулярных чисел в дискретно-фазированной форме. Также дополнительным эффектом является определение набега фазы (задержки) в исследуемой схеме при условии применения на одном из управляющих входов устройства перестраиваемого эталонного фазовращателя и того факта, что, например, для m=5 в пределах ±15° от нуля практически линейна зависимость амплитуды сигнала на выходе аттенюатора от разности фаз управляющих гармоник.
Показанный на фиг. 1 фазированный ключ по модулю m содержит первый 1 и второй 2 информационные входы устройства, синхронизирующий вход устройства 3, блок разности фаз 4, блоки умножения на константу 5.1-5.(m-1), блоки выборки фазы 6.1-6.(m-1), первый сумматор 7, аттенюатор 8, детектор 9, второй сумматор 10, измерительный 11 и информационный 12 выходы устройства.
Первый 1 и второй 2 информационные входы устройства объединены с соответствующими входами блока разности фаз 4, выход которого соединен с первым входом блоков умножения на константу 5.1-5.(m-1), выход которых соединен с первым входом соответствующих блоков выборки фазы 6.1-6.(m-1), выход которых соединен с соответствующим входом первого сумматора 7, выход которого соединен с входом аттенюатора 8, выход которого соединен с первым входом второго сумматора 10 и входом детектора 9, выход которого объединен с измерительным выходом устройства 11, при этом синхронизирующий вход устройства 3 объединен с третьим входом блока разности фаз 4, вторым входом блоков умножения на константу 5.1-5.(m-1), блоков выборки фазы 6.1-6.(m-1) и второго сумматора 10, выход которого объединен с информационным выходом устройства 12.
Показанная на фиг. 2 схема блока умножения на константу для k≥2 содержит первый 13 и второй 14 входы, блоки умножения фазы на два в степени 15.1-15.k, блоки сложения фаз 16.1-16.(k-1), выход 17.
Первый вход 13 объединен с первым входом блоков умножения фазы на два в степени 15.1-15.k, второй вход 14 объединен с вторым входом блоков умножения фазы на два в степени 15.1-15.k и третьим входом блоков сложения фаз 16.1-16.(k-1), выход блока умножения фазы на два в степени
Figure 00000001
соединен с вторым входом блока сложения фаз 16.j, выход блока умножения фазы на два в степени 15.1 соединен с первым входом блока сложения фаз 16.1, выход блока сложения фаз
Figure 00000002
соединен с первым входом блока сложения фаз 16.(s+1), выход блока сложения фаз 16.(k-1) объединен с выходом 17.
Показанная на фиг. 3 схема блока умножения на константу для k=1 содержит первый 13 и второй 14 входы, блок умножения фазы на два в степени 15.1, выход 17.
Первый вход 13 объединен с первым входом блока умножения фазы на два в степени 15.1, при этом второй вход 14 объединен с вторым входом блока умножения фазы на два в степени 15.1, выход которого объединен с выходом 17.
Показанная на фиг. 4 схема блока выборки фазы содержит первый 18 и второй 19 входы, фазовращатель на фиксированное значение π 20, фазовращатели на фиксированное значение 2π/m 21.1-21.(m-1) и 22.1-22.(m-1), сумматор 23 и выход 24.
Первый вход 18 объединен с входом фазовращателя на фиксированное значение π 20, выход которого соединен входом фазовращателя на фиксированное значение 2π/m 21.1, второй вход 19 объединен с входом фазовращателя на фиксированное значение 2π/m 22.1, выход фазовращателя на фиксированное значение 2π/m
Figure 00000003
соединен с первой группой соответствующих входов сумматора 23, выход фазовращателя на фиксированное значение 2π/m 22.р соединен с второй группой соответствующих входов сумматора 23, выход которого объединен с выходом 24, выход фазовращателя на фиксированное значение 2π/m 21.q
Figure 00000004
также соединен с входом фазовращателя на фиксированное значение 2π/m 21.(q+1), выход фазовращателя на фиксированное значение 2π/m 22.q также соединен с входом фазовращателя на фиксированное значение 2π/m 22.(q+1).
Показанная на фиг. 5 схема блока умножения на два в степени для bj≥2 содержит первый 25 и второй 26 входы, блоки умножения на два 27.1-27.(bj-1), фазовращатель на фиксированное значение π/2 34, выход 35.
Первый вход 25 объединен с первым входом блока умножения на два 27.1, второй вход 26 объединен с входом фазовращателя на фиксированное значение π/2 34, выход которого соединен с вторым входом блоков умножения на два 27.1-27.(bj-1), при этом выход блока умножения на два 27.q
Figure 00000005
соединен с первым входом блока умножения на два 27.(q+1), выход блока умножения на 27.(bj-1) объединен с выходом 35.
Блок умножения на два содержит фазовращатель на фиксированное значение π/2 28, усилитель 29, смеситель 30, смеситель 31, полосовой фильтр 32, усилитель 33.
Второй вход блока умножения на два объединен с вторым входом смесителя 31, первый вход блока умножения на два объединен с входом фазовращателя на фиксированное значение π/2 28 и усилителя 29, выход которого соединен с вторым входом смесителя 30, при этом выход фазовращателя на фиксированное значение π/2 28 соединен с первым входом смесителя 30, выход которого соединен с первым входом смесителя 31, выход которого соединен с входом полосового фильтра 32, выход которого соединен с входом усилителя 33, выход которого является выходом блока умножения на два.
Показанная на фиг. 6 схема блока умножения на два в степени для j=1 и b1=1 содержит вход 25 и выход 35, при этом вход 25 объединен с выходом 35.
Показанная на фиг. 7 схема блока разности фаз содержит первый 36, второй 37 и третий 38 входы, смеситель 39, полосовой фильтр 40, смеситель 41, полосовой фильтр 42, усилитель 43, выход 44.
Второй вход 37 объединен с первым входом смесителя 41, первый вход 36 объединен с первым входом смесителя 39, третий вход 38 объединен с вторым входом смесителя 39, выход которого соединен с входом полосового фильтра 40, выход которого соединен с вторым входом смесителя 41, выход которого соединен с входом полосового фильтра 42, выход которого соединен с входом усилителя 43, выход которого объединен с выходом 44.
Показанная на фиг. 8 схема блока сложения фаз содержит первый 45, второй 46 и третий 47 входы, смеситель 48, полосовой фильтр 49, смеситель 50, полосовой фильтр 51, усилитель 52 и выход 53.
Третий вход 47 объединен с первым входом смесителя 50, первый вход 45 объединен с первым входом смесителя 48, второй вход 46 объединен с вторым входом смесителя 48, выход которого соединен с входом полосового фильтра 49, выход которого соединен с вторым входом смесителя 50, выход которого соединен с входом полосового фильтра 51, выход которого соединен с входом усилителя 52, выход которого объединен с выходом 53.
Рассмотрим работу устройства, с точки зрения выполнения функции ключа. На синхронизирующий вход 3 поступает гармонический сигнал Sc=sin(ωt+δ). На информационные входы 1 и 2 поступают соответственно дискретно-фазированные гармоники S1=sin(ωt+2π⋅γ1/m) и S2=sin(ωt+2π⋅γ2/m), где γ1,2 ∈ [0, m-1], а m - модуль применяемой системы остаточных классов. На блоке разности фаз 4 осуществляется процесс вычитание и синхронизации следующим образом (фиг. 7). На смесителе 39 производится перемножение сигналов S1 и Sc. Из известного тригонометрического выражения
Figure 00000006
следует, что после полосовой фильтрации высокочастотной составляющей на блоке 40 формируется промежуточный результат:
Figure 00000007
Гармонический сигнал S2, перемножается смесителем 41 с промежуточной гармоникой. Реализация тригонометрического выражения
Figure 00000008
после полосовой фильтрации более низкочастотной составляющей на блоке 42 и усиления в блоке 43 дает результат в виде гармоники с единичной амплитудой и фазой смещенной относительно синхронизирующего сигнала на 2π⋅(γ1-γ2)/m:
Figure 00000009
Полученная гармоника поступает на блоки 5.i умножения на константу, где
Figure 00000010
Значение константы равно индексу i. Для осуществления операции умножения число i представляется в виде блоков, реализующих сумму значимых степеней двойки полинома:
Figure 00000011
общий случай которого приведен на фиг. 2. Здесь буквой k обозначено общее количество единиц в разрядах β, a bj - порядковый номер разряда, равного 1, в двоичном слове, при этом bj≥1, a
Figure 00000012
В частном случае, когда к=1, отпадает необходимость в блоках сложения фаз (фиг. 3).
Рассмотрим аппаратную реализацию нескольких первых констант. Блок 5.1 содержит один блок 15.1 (фиг. 3), в котором отсутствуют блоки умножения на два (фиг. 6). Блок 5.2 содержит один блок 15.1 (фиг. 3), который в свою очередь содержит один блок умножения на два 27.1 (фиг. 5). Блок 5.3 содержит блоки умножения на два в степени 15.1 и 15.2, а также один блок сложения фаз 16.1 (фиг. 2), при этом в блоке 15.1 отсутствуют блоки умножения на два (фиг. 6), а блок 15.2 содержит один блок умножения на два 27.1 (фиг. 5). Блок 5.4 содержит один блок 15.1 (фиг. 3), который в свою очередь содержит блоки умножения на два 27.1 и 27.2 (фиг. 5). Таким же образом, согласно реализации полинома (3), формируются по необходимости все следующие блоки умножения на константу.
Рассмотрим работу блоков умножения на константу на примере 5.3 (фиг. 2). Синхронизирующий сигнал (Sc) через вход 14 проходит на второй вход блоков 15.1, 15.2, и третий вход блока сложения фаз 16.1. Полученный ранее сигнал блока разности фаз 4 (S4) через вход 13 поступает на блоки 15.1 и 15.2, при этом согласно фиг. 6 он проходит без изменений блок 15.1 (т.е. S15.1 = S4), а в 15.2 подвергается однократному умножению на два. Попадая в блок умножения на два 27.1 (фиг. 5), фазированная гармоника S4 увеличивает фазу на π/2 в блоке 28, а в параллельной линии - амплитуду в два раза на усилителе 29, после чего оба сигнала поступают на входы смесителя 30, где реализуется известное тригонометрическое выражение:
Figure 00000013
Полученная промежуточная гармоника удвоенной частоты
Figure 00000014
перемножается на смесителе 31 с синхронизирующей гармоникой, фаза которой увеличена на π/2 блоком 34 (т.е. S34 = cos(ωt+δ)). При этом, согласно тригонометрическому выражению (2) после полосовой фильтрации более низкочастотной составляющей на блоке 32 и усиления в блоке 33 получается результат в виде гармоники с единичной амплитудой и фазой смещенной относительно синхронизирующего сигнала на 2π⋅2(γ1-γ2)/m:
Figure 00000015
Далее происходит сложение сигналов S15.1 и S15.2 на блоке 16.1. При этом данные гармоники сначала перемножаются на смесителе 48 (фиг. 8). Из известного тригонометрического выражения (1) следует, что после полосовой фильтрации высокочастотной составляющей на блоке 49 формируется промежуточный результат:
Figure 00000016
Синхронизирующий сигнал (Sc) с входа 47 перемножается смесителем 50 с промежуточной гармоникой. Реализация тригонометрического выражения (2) после полосовой фильтрации более низкочастотной составляющей на блоке 51 и усиления в блоке 52 дает результат в виде гармоники с единичной амплитудой и фазой смещенной относительно синхронизирующего сигнала на 2π⋅3(γ1-γ2)/m:
Figure 00000017
Этот результат поступает на выход 17 (фиг. 2), т.е. S5.3=S16.1. По аналогии, результатом на выходе блоков 5.i будет гармоника:
Figure 00000018
Полученные сигналы S5.i поступают па первый вход блоков выборки фазы 6.i (фиг. 4), где
Figure 00000019
ко вторым входам которых подведен синхронизирующий сигнал Sc=sin(ωt+δ].
Фазовращатели на фиксированное значение π 20 и 2π/m 21.1-21.(m-1) преобразуют в соответствии со своей функцией сигналы S5.i:
Figure 00000020
Фазовращатели на фиксированное значение 2π/m 22.1-22.(m-1) преобразуют в соответствии со своей функцией сигнал Sc:
Figure 00000021
Полученные гармоники складываются на сумматоре мощности 23. Если фазы приходящих на входы 18 и 19 (фиг. 4) гармонических сигналов равны, то на выходе 24 наблюдается ноль. В противном случае большая часть гармоник, находясь в противофазе, дает при сложении ноль, оставляя сумму двух сигналов, по одному из каждой ветки. При этом порядковые номера фазовращателей на фиксированное значение 2π/m, дающих ненулевой вклад в итоговый сигнал можно рассчитать по формулам:
Figure 00000022
Исходя из выражений (5) и (6) получается, что на выходе 24 формируется сигнал:
Figure 00000023
Figure 00000024
Таким образом, после прохождения блоков выборки фазы 6.1-6.(m-1) происходит сложение гармоник, описанных выражением (8), на сумматоре 7:
Figure 00000025
Далее аттенюатор 8 уменьшает полученную сумму в m раз, и полученный сигнал детектируется блоком 9 для проведения измерений и складывается с синхронизирующей гармоникой на блоке 10, реализуя ключевую функцию.
Пример
Рассмотрим фазированный ключ по модулю m=5. Такое устройство содержит по четыре блока умножения на константу 5.1-5.4 и выборки фазы 6.1-6.4. Если γ1-γ2=0, то согласно уравнения (9), S7=0, поэтому рассмотрим ситуацию, когда нет такого равенства, и для простоты пусть γ1-γ2=1. Этому соответствует гармоника на выходе блока разности фаз 4:
Figure 00000026
которая поступает на блоки умножения на константы, на выходе которых соответственно формируются сигналы:
Figure 00000027
Далее на блоках 6.1-6.4 происходит выборка фаз и формирование итоговых сигналов, согласно выражений (5)-(8) следующим образом.
Блок 6.1
Figure 00000028
и
Figure 00000029
После сложения и взаимной аннигиляции гармоник в противофазе, формируется сумма:
Figure 00000030
Блок 6.2
Figure 00000031
и
Figure 00000032
После сложения и взаимной аннигиляции гармоник в противофазе, формируется сумма:
Figure 00000033
Блок 6.3
Figure 00000034
и
Figure 00000035
После сложения и взаимной аннигиляции гармоник в противофазе, формируется сумма:
Figure 00000036
Блок 6.4
Figure 00000037
и
Figure 00000038
После сложения и взаимной аннигиляции гармоник в противофазе, формируется сумма:
Figure 00000039
Полученные сигналы суммируются на блоке 7:
Figure 00000040
Далее аттенюатор 8 уменьшает полученную сумму в m=5 раз, и полученный сигнал детектируется блоком 9 для проведения измерений. На блоке 10 уменьшенная сумма складывается с синхронизирующей гармоникой:
Figure 00000041
Таким образом, при γ1=γ2, синхронизирующая (управляемая) гармоника проходит через фазированный ключ, а если γ1≠γ2, - не проходит, что реализует ключевую функцию.
Полученное устройство отражает принципы построения устройств вычислительной техники на основе системы остаточных классов, работающих с дискретно-фазированной формой представления чисел. С точки зрения практического применения, появляется возможность реализовать аналоговые арифметические устройства на основе табличных вычислителей в СВЧ диапазоне, превосходящих по быстродействию современный уровень ЭВМ.

Claims (1)

  1. Фазированный ключ по модулю m, содержащий первый сумматор, аттенюатор, детектор, отличающийся тем, что введены первый и второй информационные входы устройства, синхронизирующий вход устройства, блок разности фаз, m-1 блоков умножения на константу, m-1 блоков выборки фазы, второй сумматор, измерительный и информационный выходы устройства, при этом первый и второй информационные входы устройства объединены с соответствующими входами блока разности фаз, выход которого соединен с первым входом блоков умножения на константу, выход которых соединен с первым входом соответствующих блоков выборки фазы, выход которых соединен с соответствующим входом первого сумматора, выход которого соединен с входом аттенюатора, выход которого соединен с первым входом второго сумматора и входом детектора, выход которого объединен с измерительным выходом устройства, при этом синхронизирующий вход устройства объединен с третьим входом блока разности фаз, вторым входом блоков умножения на константу, блоков выборки фазы и второго сумматора, выход которого объединен с информационным выходом устройства.
RU2017118137A 2017-05-24 2017-05-24 ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m RU2659866C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017118137A RU2659866C1 (ru) 2017-05-24 2017-05-24 ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017118137A RU2659866C1 (ru) 2017-05-24 2017-05-24 ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m

Publications (1)

Publication Number Publication Date
RU2659866C1 true RU2659866C1 (ru) 2018-07-04

Family

ID=62815568

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017118137A RU2659866C1 (ru) 2017-05-24 2017-05-24 ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m

Country Status (1)

Country Link
RU (1) RU2659866C1 (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU365041A1 (ru) * 1971-02-02 1972-12-28 А. С. Крысько Одесский электротехнический институт А. С. ова СОЮ I" библиоткк^
US4219770A (en) * 1979-01-11 1980-08-26 Weinschel Engineering Co., Inc. Insertion loss and phase shift measurement system and method
DE3907781A1 (de) * 1989-03-10 1990-09-20 Battelle Institut E V Verfahren und vorrichtung zur digitalen phasenmessung
US20110090022A1 (en) * 2008-06-13 2011-04-21 Nxp B.V. Rf switch for an rf splitter
RU2504869C2 (ru) * 2012-04-06 2014-01-20 Открытое акционерное общество "Концерн "Созвездие" Свч переключатель на pin-диодах с фильтрующими свойствами
RU2594378C1 (ru) * 2015-06-05 2016-08-20 Акционерное общество "Государственный Рязанский приборный завод" Способ измерения времени переключения фазы сверхвысокочастотного сигнала

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU365041A1 (ru) * 1971-02-02 1972-12-28 А. С. Крысько Одесский электротехнический институт А. С. ова СОЮ I" библиоткк^
US4219770A (en) * 1979-01-11 1980-08-26 Weinschel Engineering Co., Inc. Insertion loss and phase shift measurement system and method
DE3907781A1 (de) * 1989-03-10 1990-09-20 Battelle Institut E V Verfahren und vorrichtung zur digitalen phasenmessung
US20110090022A1 (en) * 2008-06-13 2011-04-21 Nxp B.V. Rf switch for an rf splitter
RU2504869C2 (ru) * 2012-04-06 2014-01-20 Открытое акционерное общество "Концерн "Созвездие" Свч переключатель на pin-диодах с фильтрующими свойствами
RU2594378C1 (ru) * 2015-06-05 2016-08-20 Акционерное общество "Государственный Рязанский приборный завод" Способ измерения времени переключения фазы сверхвысокочастотного сигнала

Similar Documents

Publication Publication Date Title
RU2677930C1 (ru) Устройство и способ тестирования двухчастотного нелинейного вектора сетевых параметров
US20220099782A1 (en) Synchronization of unstable signal sources for use in a phase stable instrument
Finger et al. A calibrated digital sideband separating spectrometer for radio astronomy applications
US3984771A (en) Accurate digital phase/frequency extractor
RU2659866C1 (ru) ФАЗИРОВАННЫЙ КЛЮЧ ПО МОДУЛЮ m
RU2653310C1 (ru) Устройство для умножения числа по модулю на константу
Cohen et al. A pseudo-matched filter for chaos
RU2656992C1 (ru) Арифметическое устройство по модулю м
RU2653312C1 (ru) Устройство для сложения к чисел по модулю м
Linita et al. An integrator circuit using differential difference current conveyor transconductance amplifier
RU2748743C1 (ru) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПО МОДУЛЮ m
JPWO2019064368A1 (ja) 位相分析回路
Vala et al. Phase detection system based on digital signal processing in millimeter wave interferometer for fusion plasma diagnostics
Cooper 3.5. Autocorrelation Spectrometers
RU2744475C1 (ru) Цифроаналоговый преобразователь
Ignatjev et al. A Fast Estimation Method for the Phase Difference Between Two Quasi-harmonic Signals for Real-Time Systems
RU2388001C1 (ru) Измеритель разности фаз радиосигналов
RU2683804C1 (ru) Способ определения модуля и аргумента комплексного коэффициента отражения микроволнового двухполюсника
JP2011087086A (ja) 変調装置および試験装置
Gardiner et al. Distortion performance of the abrupt-junction current-pumped varactor frequency converter
Kokuyama et al. Phase meter based on zero-crossing counting of digitized signals
Notzon et al. A low-noise and flexible FPGA-based binary signal measurement generator
RU2748744C1 (ru) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО МОДУЛЮ m
RU2747568C1 (ru) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПО МОДУЛЮ m
RU2582625C1 (ru) Фазометр

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200525