RU2651221C1 - Differential current amplifier - Google Patents

Differential current amplifier Download PDF

Info

Publication number
RU2651221C1
RU2651221C1 RU2017119079A RU2017119079A RU2651221C1 RU 2651221 C1 RU2651221 C1 RU 2651221C1 RU 2017119079 A RU2017119079 A RU 2017119079A RU 2017119079 A RU2017119079 A RU 2017119079A RU 2651221 C1 RU2651221 C1 RU 2651221C1
Authority
RU
Russia
Prior art keywords
current
additional
transistor
output
gate
Prior art date
Application number
RU2017119079A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко
Илья Викторович Пахомов
Анна Витальевна Бугакова
Андрей Алексеевич Игнашин
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2017119079A priority Critical patent/RU2651221C1/en
Application granted granted Critical
Publication of RU2651221C1 publication Critical patent/RU2651221C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: electrical engineering.
SUBSTANCE: invention refers to the amplification devices for broadband signals. Differential current amplifier (DCA) comprises the first, the second, the third and the fourth additional transistors, the gate of the first additional transistor is connected to the first current input of the device, the gate of the second additional transistor is connected to the second (2) current input of the device, the drains of the first and second additional transistors are matched to the first power supply bus, the drain of the third additional transistor is connected to the gate of the first output transistor and to the source of the first auxiliary transistor, the drain of the fourth additional transistor is connected to the gate of the second output transistor and to the source of the second auxiliary transistor, the sources of the first and second additional transistors are connected to the closures of the third and fourth additional transistors, and the sources of the third and fourth additional transistors are connected to the second power supply bus.
EFFECT: technical result is to increase the current gain of the DCA while retaining the rail-to-rail option.
4 cl, 6 dwg

Description

Изобретение относится к области радиоэлектроники и может быть использовано в качестве устройств усиления широкополосных сигналов.The invention relates to the field of electronics and can be used as devices for amplifying broadband signals.

В современных аналоговых микросхемах находят широкое применение дифференциальные усилители токов (ДУТ), выполненные на основе двух токовых зеркал [1-19]. Данное схемотехническое решение является основой многих подклассов операционных усилителей, стабилизаторов напряжения, компараторов и т.п. [20].Differential current amplifiers (DLS) based on two current mirrors are widely used in modern analog microcircuits [1-19]. This circuitry solution is the basis of many subclasses of operational amplifiers, voltage stabilizers, comparators, etc. [twenty].

Ближайшим прототипом заявляемого устройства является дифференциальный усилитель тока (входной каскад операционного усилителя (ОУ) по патенту US 8.130.038, fig. 2, а также схема ДУТ по патенту US 7.701.290, fig. 6). Он содержит (фиг. 1) первый 1 и второй 2 токовые входы, связанные с соответствующими выходами дифференциального источника сигнала 3, согласованного с первой 4 шиной источника питания, первый 5 вспомогательный транзистор, затвор которого соединен со стоком и подключен к первому 1 токовому входу, второй 6 вспомогательный транзистор, затвор которого соединен со стоком и подключен ко второму 2 токовому входу, первый 7 выходной транзистор, сток которого соединен с первым 8 токовым выходом устройства, а исток подключен ко второй 9 шине источника питания, второй 10 выходной транзистор, сток которого подключен ко второму 11 токовому выходу устройства, а исток соединен со второй 9 шиной источника питания.The closest prototype of the claimed device is a differential current amplifier (input cascade of an operational amplifier (op amp) according to the patent US 8.130.038, fig. 2, as well as the FLS circuit according to the patent US 7.701.290, fig. 6). It contains (Fig. 1) the first 1 and second 2 current inputs connected to the corresponding outputs of the differential signal source 3, matched with the first 4 bus of the power source, the first 5 auxiliary transistor, the gate of which is connected to the drain and connected to the first 1 current input, the second 6 auxiliary transistor, the gate of which is connected to the drain and connected to the second 2 current input, the first 7 output transistor, the drain of which is connected to the first 8 current output of the device, and the source is connected to the second 9 bus of the power source I, the second output transistor 10, the drain of which is connected to the second current output device 11, and a source connected to the second power supply 9 bus.

Существенный недостаток известного ДУТ состоит в том, что он имеет невысокий дифференциальный коэффициент усиления по току, который на практике определяется отношением площадей первого 5 вспомогательного и первого 7 выходного транзисторов (второго 6 вспомогательного и второго 10 выходного транзисторов). Как следствие, на базе известного ДУТ не реализуются, например, операционные усилители с повышенным коэффициентом усиления.A significant drawback of the known FLS is that it has a low differential current gain, which in practice is determined by the ratio of the areas of the first 5 auxiliary and first 7 output transistors (second 6 auxiliary and second 10 output transistors). As a result, on the basis of the well-known FLS, for example, operational amplifiers with an increased gain are not realized.

Основная задача предлагаемого изобретения состоит в повышении коэффициента усиления по току ДУТ при сохранении у него опции rail-to-rail.The main objective of the invention is to increase the current gain of the FLS while maintaining its rail-to-rail option.

Поставленная задача достигается тем, что в дифференциальном усилителе фиг. 1, содержащем первый 1 и второй 2 токовые входы, связанные с соответствующими выходами дифференциального источника сигнала 3, согласованного с первой 4 шиной источника питания, первый 5 вспомогательный транзистор, затвор которого соединен со стоком и подключен к первому 1 токовому входу, второй 6 вспомогательный транзистор, затвор которого соединен со стоком и подключен ко второму 2 токовому входу, первый 7 выходной транзистор, сток которого соединен с первым 8 токовым выходом устройства, а исток подключен ко второй 9 шине источника питания, второй 10 выходной транзистор, сток которого подключен ко второму 11 токовому выходу устройства, а исток соединен со второй 9 шиной источника питания, предусмотрены новые элементы и связи - в схему введены первый 12, второй 13, третий 14 и четвертый 15 дополнительные транзисторы, затвор первого 12 дополнительного транзистора соединен с первым 1 токовым входом устройства, затвор второго 13 дополнительного транзистора соединен со вторым 2 токовым входом устройства, стоки первого 12 и второго 13 дополнительных транзисторов согласованы с первой 4 шиной источника питания, сток третьего 14 дополнительного транзистора соединен с затвором первого 7 выходного транзистора и истоком первого 5 вспомогательного транзистора, сток четвертого 15 дополнительного транзистора соединен с затвором второго 10 выходного транзистора и истоком второго 6 вспомогательного транзистора, причем истоки первого 12 и второго 13 дополнительных транзисторов подключены к затворам третьего 14 и четвертого 15 дополнительных транзисторов, а истоки третьего 14 и четвертого 15 дополнительных транзисторов связаны со второй 9 шиной источника питания.The problem is achieved in that in the differential amplifier of FIG. 1, containing the first 1 and second 2 current inputs associated with the corresponding outputs of the differential signal source 3, matched with the first 4 bus power supply, the first 5 auxiliary transistor, the gate of which is connected to the drain and connected to the first 1 current input, the second 6 auxiliary transistor the gate of which is connected to the drain and connected to the second 2 current input, the first 7 is an output transistor, the drain of which is connected to the first 8 current output of the device, and the source is connected to the second 9 bus of the power source, W swarm 10 output transistor, the drain of which is connected to the second 11 current output of the device, and the source is connected to the second 9 bus of the power supply, new elements and communications are provided - the first 12, second 13, third 14 and fourth 15 additional transistors are introduced into the circuit, the gate of the first 12 additional transistor is connected to the first 1 current input of the device, the gate of the second 13 additional transistor is connected to the second 2 current input of the device, the drains of the first 12 and second 13 additional transistors are matched with the first 4 bus power supply, the drain of the third 14 additional transistor is connected to the gate of the first 7 output transistor and the source of the first 5 auxiliary transistor, the drain of the fourth 15 additional transistor is connected to the gate of the second 10 output transistor and the source of the second 6 auxiliary transistor, the sources of the first 12 and second 13 additional transistors connected to the gates of the third 14 and fourth 15 additional transistors, and the sources of the third 14 and fourth 15 additional transistors are connected to the second 9 bus power source.

На чертеже фиг. 1 показана схема ДУТ-прототипа, а на чертеже фиг. 2 - схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.In the drawing of FIG. 1 shows a diagram of a FLS prototype, and in the drawing of FIG. 2 is a diagram of the inventive device in accordance with paragraph 1 and paragraph 2 of the claims.

На чертеже фиг. 3, соответствующем п.3 и 4 формулы изобретения, показана схема включения заявляемого ДУТ с конкретным выполнением дифференциального источника сигнала 3.In the drawing of FIG. 3, corresponding to paragraphs 3 and 4 of the claims, a connection diagram of the inventive FLS with a specific implementation of the differential signal source 3 is shown.

На чертеже фиг. 4 приведена схема включения ДУТ-прототипа в структуре операционного усилителя с опцией rail-to-rail, для которой было проведено сравнительное (с фиг. 3) компьютерное моделирование разомкнутого коэффициента усиления.In the drawing of FIG. Figure 4 shows a diagram of the inclusion of a FLS prototype in the structure of an operational amplifier with a rail-to-rail option, for which a comparative (from Fig. 3) computer simulation of an open gain was carried out.

На чертеже фиг. 5 показаны результаты сравнительного моделирования амплитудно-частотной характеристики схемы ОУ с ДУ-прототипом (фиг. 4) и схемы ОУ с заявляемым ДУТ (фиг. 3). Моделирование осуществлялось в среде Cadence на моделях транзисторов XFab для случая, когда сравниваемые ОУ имели 100% отрицательную обратную связь, а также для разомкнутого включения ОУ.In the drawing of FIG. 5 shows the results of comparative modeling of the amplitude-frequency characteristics of the op-amp circuit with a prototype-prototype (Fig. 4) and the op-amp circuit with the claimed FLS (Fig. 3). The simulation was carried out in the Cadence environment on XFab transistor models for the case when the compared opamps had 100% negative feedback, as well as for the open inclusion of the opamp.

На чертеже фиг. 6 приведена зависимость напряжения смещения нуля (Vos) ОУ фиг. 3 на основе предлагаемого ДУТ от температуры (-140С÷+120С).In the drawing of FIG. 6 shows the dependence of the zero bias voltage (V os ) of the op-amp of FIG. 3 based on the proposed FLS from temperature (-140С ÷ + 120С).

Дифференциальный усилитель токов фиг. 2 содержит первый 1 и второй 2 токовые входы, связанные с соответствующими выходами дифференциального источника сигнала 3, согласованного с первой 4 шиной источника питания, первый 5 вспомогательный транзистор, затвор которого соединен со стоком и подключен к первому 1 токовому входу, второй 6 вспомогательный транзистор, затвор которого соединен со стоком и подключен ко второму 2 токовому входу, первый 7 выходной транзистор, сток которого соединен с первым 8 токовым выходом устройства, а исток подключен ко второй 9 шине источника питания, второй 10 выходной транзистор, сток которого подключен ко второму 11 токовому выходу устройства, а исток соединен со второй 9 шиной источника питания. В схему введены первый 12, второй 13, третий 14 и четвертый 15 дополнительные транзисторы, затвор первого 12 дополнительного транзистора соединен с первым 1 токовым входом устройства, затвор второго 13 дополнительного транзистора соединен со вторым 2 токовым входом устройства, стоки первого 12 и второго 13 дополнительных транзисторов согласованы с первой 4 шиной источника питания, сток третьего 14 дополнительного транзистора соединен с затвором первого 7 выходного транзистора и истоком первого 5 вспомогательного транзистора, сток четвертого 15 дополнительного транзистора соединен с затвором второго 10 выходного транзистора и истоком второго 6 вспомогательного транзистора, причем истоки первого 12 и второго 13 дополнительных транзисторов подключены к затворам третьего 14 и четвертого 15 дополнительных транзисторов, а истоки третьего 14 и четвертого 15 дополнительных транзисторов связаны со второй 9 шиной источника питания.The differential current amplifier of FIG. 2 contains the first 1 and second 2 current inputs associated with the respective outputs of the differential signal source 3, matched with the first 4 bus power supply, the first 5 auxiliary transistor, the gate of which is connected to the drain and connected to the first 1 current input, the second 6 auxiliary transistor, the gate of which is connected to the drain and connected to the second 2 current input, the first 7 is an output transistor, the drain of which is connected to the first 8 current output of the device, and the source is connected to the second 9 bus of the power source, second th 10th output transistor, the drain of which is connected to the second 11th current output of the device, and the source is connected to the second 9th bus of the power source. The first 12, second 13, third 14 and fourth 15 additional transistors are introduced into the circuit, the gate of the first 12 additional transistor is connected to the first 1 current input of the device, the gate of the second 13 additional transistor is connected to the second 2 current input of the device, the drains of the first 12 and second 13 additional transistors are matched with the first 4 bus of the power source, the drain of the third 14 additional transistors is connected to the gate of the first 7 output transistor and the source of the first 5 auxiliary transistor, the drain of the fourth 15 additional An additional transistor is connected to the gate of the second 10 output transistor and the source of the second 6 auxiliary transistors, the sources of the first 12 and second 13 additional transistors connected to the gates of the third 14 and fourth 15 additional transistors, and the sources of the third 14 and fourth 15 additional transistors connected to the second 9 bus power source.

В частном случае в качестве дифференциального источника сигнала 3 в схеме фиг. 2 могут использоваться дифференциальные датчики тока, а также классические дифференциальные каскады со входами 17 и 18, применяемые, например, в операционных усилителях и стабилизаторах напряжения и т.п.In the particular case, as the differential signal source 3 in the circuit of FIG. 2, differential current sensors can be used, as well as classic differential stages with inputs 17 and 18, used, for example, in operational amplifiers and voltage stabilizers, etc.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, истоки первого 12 и второго 13 дополнительных транзисторов связаны со второй 9 шиной источника питания через токостабилизирующий двухполюсник 16. В частном случае, в качестве токостабилизирующего двухполюсника могут применяться резисторы, источники опорного тока, а также полевые транзисторы с объединенными выводами стока и затвора (фиг. 3).In the drawing of FIG. 2, in accordance with paragraph 2 of the claims, the sources of the first 12 and second 13 additional transistors are connected to the second 9 bus of the power source through a current-stabilizing two-terminal 16. In a particular case, resistors, reference current sources, as well as field sources can be used as a current-stabilizing two-terminal transistors with combined drain and gate terminals (Fig. 3).

На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения, первый 8 токовый выход устройства подключен ко входу дополнительного токового зеркала 19, согласованного с первой 4 шиной источника питания, выход которого подключен ко второму 11 токовому выходу устройства.In the drawing of FIG. 3, in accordance with paragraph 3 of the claims, the first 8 current output of the device is connected to the input of the additional current mirror 19, which is matched with the first 4 bus of the power source, the output of which is connected to the second 11 current output of the device.

Кроме этого, на чертеже фиг.3, в соответствии с п. 4 формулы изобретения, второй 11 токовый выход устройства соединен со входом дополнительного буферного усилителя 20, выход которого 21 является дополнительным потенциальным выходом устройства.In addition, in the drawing of figure 3, in accordance with paragraph 4 of the claims, the second 11 current output of the device is connected to the input of an additional buffer amplifier 20, the output of which 21 is an additional potential output of the device.

На чертеже фиг. 3 первый 8 токовый выход устройства подключен ко входу дополнительного токового зеркала 19 через цепь согласования потенциалов 22, способствующую уменьшению нулевого уровня ОУ.In the drawing of FIG. 3, the first 8 current output of the device is connected to the input of the additional current mirror 19 through the potential matching circuit 22, which helps to reduce the zero level of the op-amp.

В схеме фиг. 3 дифференциальный источник сигнала 3 реализован в частном случае на полевых транзисторах 23, 24, 25, 26, затворы которых являются входами 27, 28, 29 и 30 мультидифференциального операционного усилителя на основе заявляемого ДУТ.In the circuit of FIG. 3, a differential signal source 3 is implemented in a particular case on field-effect transistors 23, 24, 25, 26, the gates of which are inputs 27, 28, 29 and 30 of a multi-differential operational amplifier based on the claimed FLS.

Рассмотрим работу ДУТ в схеме фиг. 3.Consider the operation of the FLS in the circuit of FIG. 3.

Особенность ДУТ фиг. 3 состоит в том, что в нем обеспечивается стабилизация статического режима за счет введения отрицательной обратной связи по синфазному сигналу, который выделяется на входах 1 и 2. В результате в схеме фиг. 3 при идентичных полевых транзисторах устанавливаются следующие уровни статических токов стоков первого 5 и второго 6 вспомогательных транзисторов, третьего 14 и четвертого 15 дополнительных транзисторов, а также первого 7 и второго 10 выходных транзисторов:A feature of the FLS of FIG. 3 is that it provides stabilization of the static mode by introducing negative feedback on the common mode signal, which is allocated at inputs 1 and 2. As a result, in the circuit of FIG. 3 with identical field effect transistors, the following levels of static drain currents of the first 5 and second 6 auxiliary transistors, the third 14 and fourth 15 additional transistors, as well as the first 7 and second 10 output transistors are set:

Iс5=Iс6=I0, Ic14=Ic15=I0, Iс7=Iс10=I0,I с5 = I с6 = I 0 , I c14 = I c15 = I 0 , I с7 = I с10 = I 0 ,

где I0 - статический ток первого 1 и второго 2 токовых входов, который задается дифференциальным источником сигнала 3.where I 0 is the static current of the first 1 and second 2 current inputs, which is set by the differential signal source 3.

Повышенный коэффициент усиления по току в схеме рис. 3 реализуется благодаря высокому значению эквивалентного сопротивления на первом 1 и втором 2 токовых входах:

Figure 00000001
Figure 00000002
The increased current gain in the circuit of Fig. 3 is realized due to the high value of the equivalent resistance at the first 1 and second 2 current inputs:
Figure 00000001
Figure 00000002

где S14, S15 - крутизна стокозатворной характеристики соответствующих полевых транзисторов (14, 15),where S 14 , S 15 - the steepness of the drain characteristics of the corresponding field-effect transistors (14, 15),

μ14, μ15 _ коэффициенты внутренней обратной связи соответствующих транзисторов (14, 15), характеризующие влияние напряжения на стоке на напряжение затвор-исток (μ=ΔUзи/ΔUсз при Iи=const).μ 14, μ 15 _ inner feedback coefficients of the respective transistors (14, 15), characterizing the effect of the drain voltage at gate-source voltage (μ = ΔU communication / ΔU cs at I and = const).

Как следствие, коэффициент усиления по току предлагаемого ДУТ существенно возрастаетAs a result, the current gain of the proposed FLS increases significantly

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

Если считать, что μ14≈μ15≈10-2, то при S7=S14, S10=S15 из (3), (4) получаем, что теоретическое значение Ki1≈Ki2≈100. Заметим, что в ДУ-прототипе Ki=l.If we assume that μ 14 ≈μ 15 ≈10 -2, then the S 7 = S 14, S 10 = S 15 (3), (4) that the theoretical value of K i1 ≈K i2 ≈100. Note that in the remote control prototype K i = l.

Как показывает эксперимент (фиг. 5), предлагаемый дифференциальный усилитель токов имеет (в сравнении с прототипом) на 30 дБ более высокий коэффициент усиления, а также характеризуется повышенной верхней граничной частотой при 100% обратной связи, которая в 8 раз выше аналогичного параметра ДУТ-прототипа.As the experiment shows (Fig. 5), the proposed differential current amplifier has (in comparison with the prototype) 30 dB higher gain, and is also characterized by an increased upper cut-off frequency at 100% feedback, which is 8 times higher than the similar parameter DUT- prototype.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с известным техническим решением.Thus, the claimed device has significant advantages in comparison with the known technical solution.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент US 6.008.667, fig. 1.1. Patent US 6.008.667, fig. one.

2. Патентная заявка US 2008/0278232, fig. 1, fig. 3.2. Patent application US 2008/0278232, fig. 1, fig. 3.

3. Патент US 6.429.735.3. Patent US 6.429.735.

4. Патентная заявка US 2005/0017809.4. Patent application US 2005/0017809.

5. Патент US 7.405.622, fig. 3.5. Patent US 7.405.622, fig. 3.

6. Патентная заявка US 2006/0226908.6. Patent application US 2006/0226908.

7. Патентная заявка US 2008/0079491, fig. 1.7. Patent application US 2008/0079491, fig. one.

8. Патентная заявка US 2004/0189386.8. Patent application US 2004/0189386.

9. Патентная заявка US 2004/0174216, fig. 1.9. Patent application US 2004/0174216, fig. one.

10. Патентная заявка US 2003/0206060, fig. 1.10. Patent application US 2003/0206060, fig. one.

11. Патент US 6.794.940, fig. 9.11. US Pat. No. 6,794,940, fig. 9.

12. Патент US 5.831.480.12. US patent 5.831.480.

13. Патентная заявка US 2006/0226877, fig. 3.13. Patent application US 2006/0226877, fig. 3.

14. Патентная заявка US 2010/0301917, fig. 3.14. Patent application US 2010/0301917, fig. 3.

15. Патент US 8.130.038.15. Patent US 8.130.038.

16. Патентная заявка US 2003/0076163, fig. 2.16. Patent application US 2003/0076163, fig. 2.

17. Патентная заявка US 2003/0132803, fig. 4.17. Patent application US 2003/0132803, fig. four.

18. Патент US 7.183.852, fig. 3.18. Patent US 7.183.852, fig. 3.

19. Патентная заявка US 2009/0237163.19. Patent application US 2009/0237163.

20. Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика /Под редакцией канд. техн. наук В.И. Эннса. - М.: Горячая линия-Телеком. - 2005. - 454 с.-С. 207. - Рис. 3.8220. Enns V.I., Kobzev Yu.M. Designing analog CMOS chips. Developer Quick Reference / Edited by Ph.D. tech. sciences V.I. Anns. - M .: Hotline-Telecom. - 2005. - 454 S.-S. 207. - Fig. 3.82

Claims (4)

1. Дифференциальный усилитель токов, содержащий первый (1) и второй (2) токовые входы, связанные с соответствующими выходами дифференциального источника сигнала (3), согласованного с первой (4) шиной источника питания, первый (5) вспомогательный транзистор, затвор которого соединен со стоком и подключен к первому (1) токовому входу, второй (6) вспомогательный транзистор, затвор которого соединен со стоком и подключен ко второму (2) токовому входу, первый (7) выходной транзистор, сток которого соединен с первым (8) токовым выходом устройства, а исток подключен ко второй (9) шине источника питания, второй (10) выходной транзистор, сток которого подключен ко второму (11) токовому выходу устройства, а исток соединен со второй (9) шиной источника питания, отличающийся тем, что в схему введены первый (12), второй (13), третий (14) и четвертый (15) дополнительные транзисторы, затвор первого (12) дополнительного транзистора соединен с первым (1) токовым входом устройства, затвор второго (13) дополнительного транзистора соединен со вторым (2) токовым входом устройства, стоки первого (12) и второго (13) дополнительных транзисторов согласованы с первой (4) шиной источника питания, сток третьего (14) дополнительного транзистора соединен с затвором первого (7) выходного транзистора и истоком первого (5) вспомогательного транзистора, сток четвертого (15) дополнительного транзистора соединен с затвором второго (10) выходного транзистора и истоком второго (6) вспомогательного транзистора, причем истоки первого (12) и второго (13) дополнительных транзисторов подключены к затворам третьего (14) и четвертого (15) дополнительных транзисторов, а истоки третьего (14) и четвертого (15) дополнительных транзисторов связаны со второй (9) шиной источника питания.1. A differential current amplifier containing the first (1) and second (2) current inputs connected to the corresponding outputs of the differential signal source (3), matched with the first (4) bus of the power source, the first (5) auxiliary transistor, the gate of which is connected with a drain and connected to the first (1) current input, the second (6) auxiliary transistor, the gate of which is connected to the drain and connected to the second (2) current input, the first (7) output transistor, the drain of which is connected to the first (8) current device output, and the source connected to the second (9) bus of the power source, the second (10) output transistor, the drain of which is connected to the second (11) current output of the device, and the source is connected to the second (9) bus of the power source, characterized in that the first ( 12), second (13), third (14) and fourth (15) additional transistors, the gate of the first (12) additional transistor is connected to the first (1) current input of the device, the gate of the second (13) additional transistor is connected to the second (2) current input of the device, drains of the first (12) and second (13) additional t the ansistors are matched with the first (4) bus of the power source, the drain of the third (14) auxiliary transistor is connected to the gate of the first (7) output transistor and the source of the first (5) auxiliary transistor, the drain of the fourth (15) additional transistor is connected to the gate of the second (10) output transistor and the source of the second (6) auxiliary transistor, the sources of the first (12) and second (13) additional transistors connected to the gates of the third (14) and fourth (15) additional transistors, and the sources of the third (14) and fourth (15) additional transistors are connected to the second (9) power supply bus. 2. Дифференциальный усилитель токов по п. 1, отличающийся тем, что истоки первого (12) и второго (13) дополнительных транзисторов связаны со второй (9) шиной источника питания через токостабилизирующий двухполюсник (16).2. The differential current amplifier according to claim 1, characterized in that the sources of the first (12) and second (13) additional transistors are connected to the second (9) bus of the power source through a current-stabilizing two-terminal device (16). 3. Дифференциальный усилитель токов по п. 1, отличающийся тем, что первый (8) токовый выход устройства подключен ко входу дополнительного токового зеркала (19), согласованного с первой (4) шиной источника питания, выход которого подключен ко второму (11) токовому выходу устройства.3. The differential current amplifier according to claim 1, characterized in that the first (8) current output of the device is connected to the input of an additional current mirror (19), matched with the first (4) bus of the power source, the output of which is connected to the second (11) current device output. 4. Дифференциальный усилитель токов по п. 3, отличающийся тем, что второй (11) токовый выход устройства соединен со входом дополнительного буферного усилителя (20), выход которого (21) является дополнительным потенциальным выходом устройства.4. The differential current amplifier according to claim 3, characterized in that the second (11) current output of the device is connected to the input of an additional buffer amplifier (20), the output of which (21) is an additional potential output of the device.
RU2017119079A 2017-05-31 2017-05-31 Differential current amplifier RU2651221C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017119079A RU2651221C1 (en) 2017-05-31 2017-05-31 Differential current amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017119079A RU2651221C1 (en) 2017-05-31 2017-05-31 Differential current amplifier

Publications (1)

Publication Number Publication Date
RU2651221C1 true RU2651221C1 (en) 2018-04-18

Family

ID=61977172

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017119079A RU2651221C1 (en) 2017-05-31 2017-05-31 Differential current amplifier

Country Status (1)

Country Link
RU (1) RU2651221C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701290B2 (en) * 2007-12-27 2010-04-20 Airoha Technology Corp. Amplifier gain control circuit for the wireless transceiver
US20100301917A1 (en) * 2009-05-29 2010-12-02 Sanyo Electric Co., Ltd. Level shift circuit
US8130038B2 (en) * 2010-07-07 2012-03-06 Anpec Electronics Corporation Class AB operational amplifier and output stage quiescent current control method
RU2621291C1 (en) * 2016-04-08 2017-06-01 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Differential instrumentation amplifier with paraphase output

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701290B2 (en) * 2007-12-27 2010-04-20 Airoha Technology Corp. Amplifier gain control circuit for the wireless transceiver
US20100301917A1 (en) * 2009-05-29 2010-12-02 Sanyo Electric Co., Ltd. Level shift circuit
US8130038B2 (en) * 2010-07-07 2012-03-06 Anpec Electronics Corporation Class AB operational amplifier and output stage quiescent current control method
RU2621291C1 (en) * 2016-04-08 2017-06-01 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Differential instrumentation amplifier with paraphase output

Similar Documents

Publication Publication Date Title
Pandey et al. Mixed mode universal filter
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
Khateb et al. 0.3 V bulk-driven current conveyor
RU2721942C1 (en) Low-temperature two-stage operational amplifier with paraphase output on complementary field-effect transistors with control p-n junction
RU2651221C1 (en) Differential current amplifier
RU2583760C1 (en) Bipolar-field operational amplifier
RU2640744C1 (en) Cascode differential operational amplifier
Khateb et al. Bulk-driven class AB fully-balanced differential difference amplifier
RU2615070C1 (en) High-precision two-stage differential operational amplifier
RU2346386C1 (en) Differential amplifier
RU2390912C2 (en) Cascode differential amplifier
RU139042U1 (en) DIFFERENTIAL CMOS AMPLIFIER
RU158424U1 (en) CMOS DIFFERENTIAL AMPLIFIER WITH INCREASED AMPLIFICATION FACTOR
RU2568318C1 (en) Multidifferential operating amplifier with low zero offset voltage
RU2792710C1 (en) Multichannel differential amplifier based on gallium arsenide field-effect and bipolar transistors
Singh et al. Enhancing the slew rate and gain bandwidth of single ended CMOS operational transconductance amplifier using LCMFB technique
RU2770912C1 (en) Differential amplifier on arsenide-gallium field-effect transistors
RU2780221C1 (en) Operational amplifier with a low systematic zero-bias voltage component
RU2721945C1 (en) Input stage of differential operational amplifier with paraphase output on complementary field-effect transistors
RU2592455C1 (en) Bipolar-field operational amplifier on basis of "bent" cascode
Filanovsky et al. Using “reconciliation” model for calculation of harmonics in a MOS transistor stage operating in moderate inversion
RU2394362C1 (en) Cascode differential amplifier
RU2572375C1 (en) Double-cascode amplifier with extended operating bandwidth
RU2332782C1 (en) Differential amplifier with increased attenuation of common-mode signal
RU2257002C2 (en) Differential amplifier

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190601