RU2594385C1 - Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array - Google Patents

Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array Download PDF

Info

Publication number
RU2594385C1
RU2594385C1 RU2015119423/28A RU2015119423A RU2594385C1 RU 2594385 C1 RU2594385 C1 RU 2594385C1 RU 2015119423/28 A RU2015119423/28 A RU 2015119423/28A RU 2015119423 A RU2015119423 A RU 2015119423A RU 2594385 C1 RU2594385 C1 RU 2594385C1
Authority
RU
Russia
Prior art keywords
input
output
signal
antenna
antennas
Prior art date
Application number
RU2015119423/28A
Other languages
Russian (ru)
Inventor
Сергей Иванович Ватутин
Олег Владимирович Зайцев
Original Assignee
Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") filed Critical Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы")
Priority to RU2015119423/28A priority Critical patent/RU2594385C1/en
Application granted granted Critical
Publication of RU2594385C1 publication Critical patent/RU2594385C1/en

Links

Images

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

FIELD: radio engineering and communications.
SUBSTANCE: invention can be used for receiving broadband signals, for example, in the system for collecting telemetric information from on-board equipment of space vehicles. Invention discloses a method of processing broadband signals and a device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array. Pulse sequences of starting the ADC for sampling signals of different antennae of the array after the band filter of intermediate frequency amplifier are shifted each within its own delay unit to its own sampling period share, which is equal to the residue from the division of difference of signals path times from the phase centres of the slave and the reference (master) antennae to corresponding inputs of their analogue-to-digital conversion devices. Feeders length is selected in such a way that the path time from the reference antenna to the input of its ADC is less than the path time from any other antenna of the array to its ADC input by the difference of signals path in free space between the most remote antennae in the array. With a delay sufficient for arrival of a signal from the antenna with the highest positive difference of signals path times from the phase centres of the slave and the reference antennae to corresponding inputs of their analog-to-digital conversion devices, to each sampling cycle of each memory array sampling reports with indices related to one signal wave front are selected one from each antenna from the respective arrays and are summarised in the directional pattern shaping unit.
EFFECT: faster operation of the antenna field antennae phasing device when receiving from the antenna field some broadband signals, carrying, for example, telemetric information on the state of spacecraft onboard systems.
5 cl, 3 dwg

Description

Изобретение относится к радиотехнике и может использоваться для приёма широкополосных сигналов в системе сбора телеметрической информации от бортовой аппаратуры космических аппаратов.The invention relates to radio engineering and can be used to receive broadband signals in a system for collecting telemetric information from onboard equipment of spacecraft.

Известен способ формирования диаграммы направленности антенной решётки введением фазового сдвига в числовые последовательности отсчётов сигналов с антенн решётки [см. Проблемы антенной техники/ под ред. Л.Д. Бахраха, Д.И. Воскресенского. - М.: Радио и связь, 1989. - 368 с.: ил. - ISBN5-256-00335-6]. Для сравнительно небольшого количества антенн этот способ реализуется последовательной схемой, представленной на фиг. 1, где: 1 - приёмная антенна; 2 - входной малошумящий усилитель (МШУ) и фидер до смесителя; 3 - смеситель; 4 - первый гетеродин; 5 - усилитель промежуточной частоты с полосовым фильтром (УПЧ-ПФ); 6 - делитель; 7 - синхронные фазовые детекторы (СФД); 8 - второй гетеродин; 9 - постоянный фазовращатель на 90°; 10 - аналого-цифровые преобразователи (АЦП); 11 - генератор тактовых импульсов (ГТИ); 12 - дешифратор адресного сигнала; 13 - шина данных; 14 - процессор формирования диаграммы направленности (ПФДН); 15 - запоминающее устройство (ЗУ); 16 - устройство управления (УУ); 17 - приёмник; 18 - управляющая ЭВМ.A known method of generating a radiation pattern of the antenna array by introducing a phase shift in the numerical sequence of samples of signals from the array antennas [see Problems of antenna technology / ed. L.D. Bahraha D.I. Voskresensky. - M .: Radio and communications, 1989 .-- 368 p.: Ill. - ISBN5-256-00335-6]. For a relatively small number of antennas, this method is implemented by the serial circuit shown in FIG. 1, where: 1 - receiving antenna; 2 - input low-noise amplifier (LNA) and feeder to the mixer; 3 - mixer; 4 - the first local oscillator; 5 - intermediate frequency amplifier with a bandpass filter (UPCH-PF); 6 - divider; 7 - synchronous phase detectors (SFD); 8 - second local oscillator; 9 - constant phase shifter 90 °; 10 - analog-to-digital converters (ADC); 11 - clock generator (GTI); 12 - decoder address signal; 13 - data bus; 14 - processor beamforming (PFDN); 15 - storage device (memory); 16 - control device (UE); 17 - receiver; 18 - control computer.

Выход каждой приёмной антенны 1 соединён со входом соответствующего МШУ 2, выход каждого МШУ 2 соединён с сигнальным входом соответствующего смесителя 3, гетеродинный вход которого соединён с выходом первого гетеродина 4, выход каждого смесителя 3 соединён со входом соответствующего УПЧ-ПФ 5, выход которого соединён со входом соответствующего делителя 6, первый выход каждого делителя 6 соединён с сигнальным входом первого, а второй выход делителя соединён с сигнальным входом второго из соответствующей пары синхронных фазовых детекторов 7, причём гетеродинный вход каждого первого в соответствующей паре СФД 7 соединён с выходом второго гетеродина 8, а гетеродинный вход каждого второго в соответствующей паре СФД 7 соединён с выходом постоянного фазовращателя на 90° 9, вход которого соединён с выходом второго гетеродина 8, выход каждого СФД 7 соединён с сигнальным входом соотвествующего АЦП 10, вход импульсов запуска которого соединён с выходом ГТИ 11, а адресный вход соединён с соответствующим выходом дешифратора адресного сигнала 12, вход которого соединён с первой адресной шиной УУ 16, вход синхронизации УУ 16 соединён с выходом ГТИ 11, выход данных каждого АЦП 10 соединён с соответствующим входом шины данных 13, выход которой соединён с первым входом данных ПФДН 14, причём второй вход данных ПФДН 14 соединён с выходом данных ЗУ 15, а вход управления ПФДН 14 соединён с выходом управления УУ 16, адресная шина ЗУ 15 соединена со второй адресной шиной УУ 16, выход данных ПФДН 14 соединён со входом данных приёмника 17, шина данных и адреса ЗУ 15 соединена с шиной данных и адреса управляющей ЭВМ 18.The output of each receiving antenna 1 is connected to the input of the corresponding LNA 2, the output of each LNA 2 is connected to the signal input of the corresponding mixer 3, the local oscillator input of which is connected to the output of the first local oscillator 4, the output of each mixer 3 is connected to the input of the corresponding IF-PF 5, the output of which is connected with the input of the corresponding divider 6, the first output of each divider 6 is connected to the signal input of the first, and the second output of the divider is connected to the signal input of the second of the corresponding pair of synchronous phase detectors 7, p why, the heterodyne input of each first in the corresponding pair of SFD 7 is connected to the output of the second local oscillator 8, and the heterodyne input of each second in the corresponding pair of SFD 7 is connected to the output of the constant phase shifter by 90 ° 9, the input of which is connected to the output of the second heterodyne 8, the output of each SFD 7 connected to the signal input of the corresponding ADC 10, the input of the start pulses of which is connected to the output of the GTI 11, and the address input is connected to the corresponding output of the address signal decoder 12, the input of which is connected to the first address bus 16, the synchronization input UU 16 is connected to the output of the GTI 11, the data output of each ADC 10 is connected to the corresponding input of the data bus 13, the output of which is connected to the first data input PFDN 14, and the second data input PFDN 14 is connected to the data output of the memory 15, and the input The PFDN control unit 14 is connected to the control output of the VU 16, the address bus of the VU 15 is connected to the second address bus of the VU 16, the data output of the PFDN 14 is connected to the data input of the receiver 17, the data bus and the address of the VU 15 are connected to the data bus and address of the control computer 18.

На антенны 1 решётки падает фронт волны радиосигнала со сдвигом для антенны № i на время разности хода лучей Δtio относительно опорной антенны № o. Принятый антенной сигнал усиливают в соответствующем малошумящем усилителе 2, понижают по частоте с использованием первого гетеродина 4 и смесителя 3, усиливают и ограничивают по полосе частот с использованием усилителя промежуточной частоты и полосового фильтра 5, разветвляют на два сигнала делителем 6, формируют квадратурные сигналы с помощью соответствующего синхронного фазового детектора 7, второго гетеродина 8 и постоянного фазовращателя на 90° 9, после чего на аналого-цифровом преобразователе 10 под воздействием импульсов с частотой дискретизации fд от генератора тактовых импульсов 11 формируют цифровые отсчёты значений квадратурных сигналов Siс = Ai·cos(2пfst) и Sis = Ai·sin(2пfst) со средней частотой спектра fs, причём под воздействием адресных сигналов с дешифратора 12, поступающих от устройства управления 16 по приходу импульса синхронизации с ГТИ, отсчёты сигналов разных антенн решётки последовательно вводят через шину данных 13 в процессор формирования диаграммы направленности 14, на котором формируют индивидуальные фазовые сдвиги сигнала каждой антенны на основе данных об относительных задержках сигнала одного фазового фронта на разных антеннах Δtio, которые хранят в запоминающем устройстве 15 и рассчитывают заранее по целеуказаниям в управляющей ЭВМ 18. Процессор формирования диаграммы направленности 14 на основе относительных задержек Δtio фронта волны вычисляет разности фаз сигналов на средней частоте fs спектра сигнала после АЦП по формуле Δφio = 2пfsΔtio, определяет результирующие сфазированные сигналы по формуле SiΔ = Ai·cos(2пfst + Δφio) = Ai·[cos(2пfst)·cos(Δφio) - sin(2пfst)·sin(Δφio)] = Siс·cos(Δφio) - Sis·sin(Δφio) и вычисляет суммарный сигнал со всех антенн решётки, после чего выдаёт его в приёмник 17.The wavefront of the radio signal with a shift for antenna No. i falls on the antenna 1 of the grating for the time of the path difference Δt io relative to the reference antenna No. o. The signal received by the antenna is amplified in the corresponding low-noise amplifier 2, reduced in frequency using the first local oscillator 4 and mixer 3, amplified and limited in frequency band using an intermediate-frequency amplifier and a band-pass filter 5, branched into two signals by a divider 6, and quadrature signals are generated using the corresponding synchronous phase detector 7, the second local oscillator 8 and a constant phase shifter 90 ° 9, after which on the analog-to-digital Converter 10 under the influence of pulses with a frequency of sampling f d from the clock 11 generate digital readings of the values of quadrature signals S iс = A i · cos (2пf s t) and S is = A i · sin (2пf s t) with an average frequency of the spectrum f s , and under the influence of address the signals from the decoder 12 coming from the control device 16 upon the arrival of the synchronization pulse from the GTI, the signals of different antennas of the array are sequentially input via the data bus 13 into the beamforming processor 14, on which individual phase shifts of the signal of each antenna are generated based on the data the relative delays of the signal phase front at different antennas Δt io, which are stored in the memory 15 and calculated in advance for target indications in the control computer 18. The processor 14 beamforming based on the relative delay Δt io wavefront calculates a phase difference signal on a center frequency f s of the signal spectrum after the ADC according to the formula Δφ io = 2пf s Δt io , determines the resulting phased signals according to the formula S iΔ = A i · cos (2пf s t + Δφ io ) = A i · [cos (2пf s t) · cos ( Δφ io) - sin (2pf s t) · sin (Δφ io )] = S ic · cos (Δφ io) - S is · sin (Δφ io) and ychislyaet total signal from all the antennas of the lattice, and then gives it to the receiver 17.

Основные недостатки известного решения для формирования диаграммы направленности антенной решётки введением фазового сдвига в числовые последовательности отсчётов сигналов с антенн решётки состоят в его относительной трудоёмкости и непригодности для передачи широкополосных сигналов. Действительно, при фазировании сигналов от N антенн требуется 2N сравнительно трудоёмких операций умножения и N-1 операция сложения. Кроме того, при достаточно широком спектре набеги фаз в достаточно далеко отстоящих по частоте симметричных гармониках разных антенн приводят к недопустимому искажению передаваемого сигнала. Например, гармоники по краям спектра при передаче телеметрической информации (ТМИ) со скоростью 3 Мбит/с, отстоящие примерно на Δf = 6 МГц, при разности хода лучей между антеннами в ΔL = 30 метров дадут набег фаз Δφ =2п·Δf·Δt = 2п·Δf·(ΔL/c) = 2п·6·106·30/(3·108)= 1,2п. Гармоники из средней части спектра сигнала ТМИ, отстоящие примерно на Δf = 3 МГц, дадут набег фаз 0,6п. Поскольку при детектировании симметричные частоты спектра радиосигнала складываются, то указанные набеги фаз приведут к сильным искажениям передаваемых широкополосных сигналов. The main disadvantages of the known solution for forming the antenna array radiation pattern by introducing a phase shift in the numerical sequence of samples of signals from the array antennas are its relative complexity and unsuitability for transmitting broadband signals. Indeed, when phasing signals from N antennas, 2N relatively labor-intensive multiplication operations and an N-1 addition operation are required. In addition, with a fairly wide spectrum of phase incursions in symmetrical harmonics of different antennas that are far enough far in frequency, they lead to unacceptable distortion of the transmitted signal. For example, harmonics at the edges of the spectrum when transmitting telemetric information (TMI) at a speed of 3 Mbit / s, spaced approximately Δf = 6 MHz, with a path difference between the antennas of ΔL = 30 meters will give a phase shift Δφ = 2n · Δf · Δt = 2n · Δf · (ΔL / c) = 2n · 6 · 10 6 · 30 / (3 · 10 8 ) = 1,2p. Harmonics from the middle part of the spectrum of the TMI signal, spaced approximately Δf = 3 MHz, will give a phase advance of 0.6 p. Since, during detection, the symmetric frequencies of the spectrum of the radio signal are added up, the indicated phase incursions will lead to strong distortions of the transmitted broadband signals.

В свою очередь, перечисленные выше недостатки устранены в предлагаемом способе обработки широкополосных сигналов, а также в предлагаемом устройстве фазирования антенн приёма широкополосных сигналов, используемых по преимуществу в неэквидистантных антенных решётках средств приёма широкополосных сигналов. Использование предложенных способа и устройства обеспечит приём и обработку широкополосных сигналов без искажений при одновременном обеспечении быстродействия устройства фазирования антенн антенного поля при приёме от антенного поля широкополосных сигналов, несущих, например, телеметрическую информацию о состоянии бортовых систем космических аппаратов, например низкоорбитальных. In turn, the above disadvantages are eliminated in the proposed method for processing broadband signals, as well as in the proposed device for phasing antennas for receiving broadband signals, which are used predominantly in non-equidistant antenna arrays of means for receiving broadband signals. Using the proposed method and device will ensure the reception and processing of broadband signals without distortion while ensuring the speed of the phasing device of the antenna of the antenna field when receiving broadband signals from the antenna field that carry, for example, telemetric information about the state of on-board systems of spacecraft, for example, low-orbit ones.

Предложен способ обработки широкополосных сигналов, предусматривающий прием сигнала антеннами, являющимися частью антенной решетки, и формирование дискретных (цифровых) отсчетов принятого сигнала с последующим суммированием дискретных (цифровых) отсчетов от нескольких антенн при контроле времени хода сигнала от опорной и ведомых антенн антенной решетки до своего устройства аналого-цифрового преобразования. В отличие от аналога сигналы, принятые указанными антеннами, сдвигают (задерживают) на доли периода дискретизации, равные остатку от деления разности времен хода сигналов от фазовых центров ведомых и опорной антенн до соответствующих входов в свои устройства аналого-цифрового преобразования. Сформированные дискретные (цифровые) отсчеты принятых сигналов от каждой антенны записывают каждый в свой соответствующий индексированный массив памяти в ячейку с соответствующим индексом, относящимся к текущему фронту волны сигнала. С задержкой, достаточной для прихода сигнала от антенны с наибольшей положительной разностью времен хода сигналов от фазовых центров ведомой и опорной антенн до соответствующих входов в свои устройства аналого-цифрового преобразования, выбирают из соответствующих массивов и суммируют дискретные (цифровые) отсчеты по одному от каждой антенны с индексами, относящимися к одному фронту волны сигнала. A method for processing broadband signals is proposed, which includes receiving a signal by antennas that are part of the antenna array and generating discrete (digital) samples of the received signal, followed by summing of discrete (digital) samples from several antennas while monitoring the signal travel time from the reference and slave antennas of the antenna array to its devices of analog-to-digital conversion. Unlike the analog, the signals received by the indicated antennas shift (delay) by fractions of the sampling period equal to the remainder of the division of the difference in the signal travel times from the phase centers of the slave and reference antennas to the corresponding inputs to their analog-to-digital conversion devices. The generated discrete (digital) samples of the received signals from each antenna record each in its own corresponding indexed memory array in a cell with the corresponding index related to the current signal wavefront. With a delay sufficient for the signal from the antenna with the greatest positive difference in the signal travel times from the phase centers of the slave and reference antennas to the corresponding inputs to their analog-to-digital conversion devices, select from the corresponding arrays and summarize discrete (digital) samples one from each antenna with indices related to one wavefront of the signal.

Предложено устройство фазирования антенн приема широкополосных сигналов, содержащее совокупность трактов приема сигналов от антенн, являющихся частью антенной решетки. Каждый из трактов приема сигналов связан с шиной данных и включает аналого-цифровой преобразователь, связанный с генератором тактовых импульсов и через дешифратор адресного сигнала с устройством управления. Устройство управления, дешифратор адресного сигнала и генератор тактовых импульсов являются общими для каждого из трактов приема сигналов. Также, каждый из трактов приема сигналов включает приемную антенну, входной малошумящий усилитель с фидерами до смесителя, смеситель, общий для каждого из трактов приема сигналов гетеродин, усилитель промежуточной частоты с полосовым фильтром. Выход приемной антенны соединен со входом соответствующего малошумящего усилителя с фидером до смесителя, каждый малошумящий усилитель через фидер соединен с сигнальным входом смесителя, гетеродинный вход которого соединен с выходом гетеродина, выход каждого смесителя соединен со входом соответствующего усилителя промежуточной частоты с полосовым фильтром, а выход усилителя промежуточной частоты с полосовым фильтром соединен с сигнальным входом аналого-цифрового преобразователя. Также, общими для каждого из трактов приема сигналов являются процессор (блок) формирования диаграммы направленности, запоминающее устройство, приемник, управляющая ЭВМ. Адресный вход аналого-цифрового преобразователя в каждом тракте приема сигналов соединен с соответствующим выходом дешифратора адресного сигнала, вход которого соединен с первой адресной шиной устройства управления. Выход данных аналого-цифрового преобразователя в каждом тракте приема сигналов соединен с соответствующим входом шины данных. A device is proposed for phasing antennas for receiving broadband signals, comprising a set of paths for receiving signals from antennas that are part of the antenna array. Each of the signal receiving paths is connected to the data bus and includes an analog-to-digital converter connected to a clock pulse generator and through an address signal decoder with a control device. A control device, an address signal decoder, and a clock are common to each of the signal paths. Also, each of the signal receiving paths includes a receiving antenna, an input low-noise amplifier with feeders to the mixer, a mixer common to each of the signal receiving paths, a local oscillator, an intermediate frequency amplifier with a bandpass filter. The output of the receiving antenna is connected to the input of the corresponding low-noise amplifier with a feeder to the mixer, each low-noise amplifier through the feeder is connected to the signal input of the mixer, the local oscillator input of which is connected to the output of the local oscillator, the output of each mixer is connected to the input of the corresponding intermediate-frequency amplifier with a bandpass filter, and the output of the amplifier intermediate frequency with a bandpass filter is connected to the signal input of an analog-to-digital converter. Also, common to each of the signal reception paths are a processor (unit) for generating radiation patterns, a storage device, a receiver, and a control computer. The address input of the analog-to-digital converter in each signal receiving path is connected to the corresponding output of the address signal decoder, the input of which is connected to the first address bus of the control device. The data output of the analog-to-digital converter in each signal receiving path is connected to the corresponding input of the data bus.

Вход данных процессора формирования диаграммы направленности соединен с первым выходом данных запоминающего устройства, вход управления процессора формирования диаграммы направленности соединен с выходом управления устройства управления. Адресная шина запоминающего устройства соединена со второй адресной шиной устройства управления. Шина данных и адресная шина запоминающего устройства соединена с шиной данных и адресной шиной управляющей ЭВМ. Выход данных процессора формирования диаграммы направленности соединен со входом приемника.The data input of the beamforming processor is connected to the first data output of the storage device, the control input of the beamforming processor is connected to the control output of the control device. The address bus of the storage device is connected to the second address bus of the control device. The data bus and the address bus of the storage device are connected to the data bus and the address bus of the host computer. The data output of the beamforming processor is connected to the input of the receiver.

В отличие от аналога каждый из трактов приема сигналов включает блок задержки. У блока задержки вход данных соединен с соответствующим выходом на блок задержки шины данных, адресный вход соединен с соответствующим выходом дешифратора адресного сигнала, вход импульсов фазирования соединен с выходом генератора тактовых импульсов, вход импульсов дискретизации соединен с выходом счетчика-делителя, выход задержанных импульсов дискретизации соединен со входом импульсов запуска соответствующего аналого-цифрового преобразователя. Вход счетчика-делителя соединен с выходом генератора тактовых импульсов, с выходом счетчика-делителя соединен вход синхронизации устройства управления. Второй выход данных запоминающего устройства соединен со входом данных от запоминающего устройства шины данных, а выход данных на запоминающее устройство шины данных соединен со входом данных запоминающего устройства.In contrast to the analogue, each of the signal reception paths includes a delay unit. At the delay unit, the data input is connected to the corresponding output to the data bus delay unit, the address input is connected to the corresponding output of the address signal decoder, the phasing pulse input is connected to the output of the clock pulse generator, the sampling pulse input is connected to the output of the divider counter, the delayed sampling pulse output is connected with the input of the start pulses of the corresponding analog-to-digital converter. The input of the counter-divider is connected to the output of the clock generator; the synchronization input of the control device is connected to the output of the counter-divider. A second data output of the storage device is connected to a data input from a data bus storage device, and a data output to a data bus storage device is connected to a data input of the storage device.

Блок задержки содержит буферный регистр доли периода дискретизации, регистр доли периода дискретизации, схему сравнения, счетчик, схему И, триггер. Вход данных буферного регистра доли периода дискретизации соединен со входом данных блока задержки, вход записи буферного регистра доли периода дискретизации соединен с адресным входом блока задержки, выход буферного регистра доли периода дискретизации соединен со входом данных регистра доли периода дискретизации, выход регистра доли периода дискретизации соединен с первым входом схемы сравнения. Второй вход схемы сравнения соединен с выходом счетчика, выход схемы сравнения соединен с выходом задержанных импульсов дискретизации блока задержки, со входом установки в ноль триггера и со входом обнуления счетчика. Вход импульсов дискретизации блока задержки соединен со входом установки в единицу триггера и со входом записи регистра доли периода дискретизации. Единичный выход триггера соединен с первым входом схемы И, второй вход схемы И соединен со входом импульсов фазирования блока задержки, выход схемы И соединен со счетным входом счетчика.The delay block contains a buffer register of a fraction of a sampling period, a register of a fraction of a sampling period, a comparison circuit, a counter, an And circuit, a trigger. The data input of the buffer register of the fraction of the sampling period is connected to the data input of the delay unit, the input of the buffer register of the fraction of the sampling period is connected to the address input of the delay unit, the output of the buffer register of the fraction of the sampling period is connected to the data input of the register of the fraction of the sampling period, the output of the register of the fraction of the sampling period is connected to the first input of the comparison circuit. The second input of the comparison circuit is connected to the output of the counter, the output of the comparison circuit is connected to the output of the delayed sampling pulses of the delay unit, with the input to the zero of the trigger and with the input of zeroing the counter. The input of the sampling pulses of the delay unit is connected to the input of the unit in the trigger unit and to the input of the register record of the fraction of the sampling period. A single output of the trigger is connected to the first input of the And circuit, the second input of the And circuit is connected to the input of the phasing pulses of the delay unit, the output of the And circuit is connected to the counting input of the counter.

Схема предложенного устройства фазирования антенн приема широкополосных сигналов приведена на фиг. 2, где: 1 - приемная антенна; 2 - входной малошумящий усилитель (МШУ) и фидер до смесителя; 3 - смеситель; 4 - первый гетеродин; 5 - усилитель промежуточной частоты с полосовым фильтром (УПЧ-ПФ); 10 - аналого-цифровые преобразователи (АЦП); 11 - генератор тактовых импульсов (ГТИ); 12 - дешифратор адресного сигнала; 13 - шина данных; 14 - процессор формирования диаграммы направленности (ПФДН); 15 запоминающее устройство (ЗУ); 16 - устройство управления (УУ); 17 - приемник; 18 - управляющая ЭВМ; 19 - счетчик-делитель; 20 - блок задержки.A diagram of the proposed device phasing antennas for receiving broadband signals is shown in FIG. 2, where: 1 - receiving antenna; 2 - input low-noise amplifier (LNA) and feeder to the mixer; 3 - mixer; 4 - the first local oscillator; 5 - intermediate frequency amplifier with a bandpass filter (UPCH-PF); 10 - analog-to-digital converters (ADC); 11 - clock generator (GTI); 12 - decoder address signal; 13 - data bus; 14 - processor beamforming (PFDN); 15 storage device (memory); 16 - control device (UE); 17 - receiver; 18 - control computer; 19 - counter divider; 20 - block delay.

В этом предложенном устройстве фазирования устранены (см. фиг. 1) делители - 6, синхронные фазовые детекторы - 7, второй гетеродин - 8, постоянный фазовращатель на 90° - 9, вдвое сокращено количество АЦП (по одному на каждую антенну 1) и введены (см. фиг. 2) счетчик- делитель 19 и блоки задержки 20 (по одному на каждую антенну 1). Выход каждой антенны 1 соединён со входом соответствующего МШУ 2, выход каждого МШУ 2 соединён через фидер с сигнальным входом соответствующего смесителя 3, гетеродинный вход которого соединён с выходом первого гетеродина 4, выход каждого смесителя 3 соединён со входом соответствующего УПЧ-ПФ 5, выход которого соединён с сигнальным входом соответствующего АЦП 10, адресный вход которого соединён с соответствующим выходом дешифратора адресного сигнала 12, вход которого соединён с первой адресной шиной УУ 16. Вход счётчика-делителя 19 соединён с выходом ГТИ 11. У каждого блока задержки 20 вход данных 1 соединён с соответствующим выходом на блок задержки шины данных 13, адресный вход 2 соединён с соответствующим выходом дешифратора 12, вход которого соединён с первой адресной шиной УУ 16. Вход импульсов фазирования 3 соединён с выходом ГТИ 11, вход импульсов дискретизации 4 соединён с выходом счётчика-делителя 19, выход задержанных импульсов дискретизации 5 соединён со входом импульсов запуска соответствующего АЦП 10. Второй выход данных ЗУ 15 соединён со входом данных от ЗУ шины данных 13, выход данных каждого АЦП 10 соединён с соответствующим входом шины данных 13, выход данных на ЗУ которой соединён со входом данных ЗУ 15. Вход данных ПФДН 14 соединён с первым выходом данных ЗУ 15, вход управления ПФДН 14 соединён с выходом управления УУ 16, выход данных ПФДН 14 соединён со входом данных приёмника 17. Адресная шина ЗУ 15 соединена со второй адресной шиной УУ 16, вход синхронизации УУ 16 соединён с выходом счётчика-делителя 19, шина данных и адреса ЗУ 15 соединена с шиной данных и адреса управляющей ЭВМ 18.In this proposed phasing device, the dividers (6), synchronous phase detectors (7), the second local oscillator (8), the constant phase shifter by 90 °, and 9, were eliminated (see Fig. 1), the number of ADCs was halved (one for each antenna 1) and introduced (see Fig. 2) counter-divider 19 and delay units 20 (one for each antenna 1). The output of each antenna 1 is connected to the input of the corresponding LNA 2, the output of each LNA 2 is connected through the feeder to the signal input of the corresponding mixer 3, the local oscillator input of which is connected to the output of the first local oscillator 4, the output of each mixer 3 is connected to the input of the corresponding IF-PF 5, the output of which connected to the signal input of the corresponding ADC 10, the address input of which is connected to the corresponding output of the address signal decoder 12, the input of which is connected to the first address bus of UU 16. The input of the counter-divider 19 is connected to the output of the GTI 11. For each delay unit 20, the data input 1 is connected to the corresponding output to the delay unit of the data bus 13, the address input 2 is connected to the corresponding output of the decoder 12, the input of which is connected to the first address bus of the control unit 16. The input of the phasing pulses 3 is connected to the output GTI 11, the input of the sampling pulses 4 is connected to the output of the counter-divider 19, the output of the delayed sampling pulses 5 is connected to the input of the start pulses of the corresponding ADC 10. The second data output of the memory 15 is connected to the data input from the memory of the data bus 13, the output The data of each ADC 10 is connected to the corresponding input of the data bus 13, the data output to the memory of which is connected to the data input of the memory 15. The data input PFDN 14 is connected to the first data output of the memory 15, the control input PFDN 14 is connected to the control output of the memory 16, the data output is PFDN 14 is connected to the data input of the receiver 17. The address bus of the charger 15 is connected to the second address bus of the charger 16, the synchronization input of the charger 16 is connected to the output of the counter-divider 19, the data bus and the address of the charger 15 is connected to the data bus and the address of the host computer 18.

Схема блока задержки 20 представлена на рис. 3, где: 21 - буферный регистр доли периода дискретизации; 22 - регистр доли периода дискретизации; 23 - схема сравнения; 24 - счётчик; 25 - схема И; 26 - триггер.The circuit block delay 20 is shown in Fig. 3, where: 21 - buffer register of the fraction of the sampling period; 22 - register fraction of the sampling period; 23 is a comparison diagram; 24 - counter; 25 - circuit And; 26 - trigger.

В блоке задержки 20 вход данных буферного регистра доли периода дискретизации 21 соединён со входом данных 1, а вход записи буферного регистра доли периода дискретизации 21 соединён с адресным входом 2. Выход буферного регистра доли периода дискретизации 21 соединён со входом данных регистра доли периода дискретизации 22, выход которого соединён с первым входом схемы сравнения 23. Второй вход схемы сравнения 23 соединён с выходом счётчика 24, а выход схемы сравнения 23 соединён с выходом задержанных импульсов дискретизации 5 блока задержки 20, со входом установки в ноль триггера 26 и со входом обнуления счётчика 24. Вход импульсов дискретизации 4 блока задержки 20 соединён со входом установки в единицу триггера 26 и со входом записи регистра доли периода дискретизации 22. Единичный выход триггера 26 соединён с первым входом схемы И 25, второй вход которой соединён со входом импульсов фазирования 3 блока задержки 20, а выход соединён со счётным входом счётчика 24.In the delay block 20, the data input of the buffer register of the fraction of the sampling period 21 is connected to the data input 1, and the input of the buffer register of the fraction of the sampling period 21 is connected to the address input 2. The output of the buffer register of the fraction of the sampling period 21 is connected to the data input of the register of the fraction of the sampling period 22, the output of which is connected to the first input of the comparison circuit 23. The second input of the comparison circuit 23 is connected to the output of the counter 24, and the output of the comparison circuit 23 is connected to the output of the delayed sampling pulses 5 of the delay unit 20, with input the zero setting of the trigger 26 and with the input of the counter zeroing 24. The input of the sampling pulses 4 of the delay unit 20 is connected to the input of the unit in the trigger unit 26 and to the input of the register register fraction of the sampling period 22. The single output of the trigger 26 is connected to the first input of the And 25 circuit, the second input of which is connected to the input of the phasing pulses 3 of the delay unit 20, and the output is connected to the counting input of the counter 24.

При осуществлении предложенного способа и работе предложенного устройства, также, как и в прототипе, на антенны 1 решётки падает фронт волны радиосигнала со сдвигом для антенны № i на время разности хода лучей Δtio относительно опорной антенны № о. Принятый антенной сигнал усиливают в соответствующем МШУ 2, понижают по частоте с использованием первого гетеродина 4 и смесителя 3, усиливают и ограничивают по полосе частот с использованием УПЧ-ПФ 5. Затем, на i-ом АЦП под воздействием задержанных на блоке 20 задержки импульсов дискретизации с частотой дискретизации fд от счётчика- делителя 19 частоты следования импульсов фазирования fф от генератора тактовых импульсов 11 формируют цифровые отсчеты принятого сигнала SiΔ, задержанные на заданную в регистре 22 i-го блока задержки долю периода дискретизации. Под воздействием адресных сигналов с дешифратора 12 от устройства управления 16 отсчеты сигналов разных антенн решетки последовательно вводят через шину данных 13 в ЗУ 15 и запоминают каждый в очередной ячейке своего индексированного массива отсчетов. Под воздействием управляющих сигналов от устройства управления 16 процессор формирования диаграммы направленности 14 вводит из индексированных массивов и складывает отсчеты разных антенн с индексами, относящимися к одному фронту волны принимаемого сигнала на разных антеннах. В результате при надлежащем выборе индексов цифровые сигналы разных антенн складывают в фазе.When implementing the proposed method and the operation of the proposed device, as well as in the prototype, the wavefront of the radio signal with a shift for antenna No. i falls onto the antenna 1 of the grating for the time of the path difference Δt io relative to the reference antenna No. The signal received by the antenna is amplified in the corresponding LNA 2, reduced in frequency using the first local oscillator 4 and mixer 3, amplified and limited in frequency band using the IF-PF 5. Then, on the i-th ADC, under the influence of sampling pulses delayed at block 20, with a sampling frequency f d from the counter-divider 19 of the repetition rate of the phasing pulses f f from the clock generator 11 form digital samples of the received signal S iΔ delayed by the fraction of the period d specified in the register 22 of the i-th delay block sampling. Under the influence of the address signals from the decoder 12 from the control device 16, the signal samples of different antenna arrays are sequentially input via the data bus 13 into the memory 15 and each is stored in the next cell of its indexed array of samples. Under the influence of control signals from the control device 16, the beamforming processor 14 inputs from the indexed arrays and adds up the samples of different antennas with indices related to the same wavefront of the received signal at different antennas. As a result, with proper selection of indices, the digital signals of different antennas are added in phase.

То есть, с некоторой задержкой, достаточной для прихода сигнала от самой дальней антенны, в каждый такт дискретизации из каждого массива памяти выбираются по одному отсчету сигнала каждой антенны, индексы которых соответствуют одному фронту волны радиосигнала, падающего на антенную решетку, и складываются в фазе в процессоре (блоке) формирования диаграммы направленности 14. В качестве процессора формирования диаграммы направленности 14 может быть использован сигнальный процессор или программируемая логическая интегральная схема (ПЛИС). Перенос процесса фазирования сигналов разных антенн из блока формирования диаграммы направленности (см. прототип) в схемно реализованные блоки задержки для задержки сигнала на дробную долю периода дискретизации и в индексированные массивы ячеек памяти для хранения дискретных отсчетов для задержки сигнала на целочисленное количество периодов дискретизации, содержащихся в разности хода сигнала от фазовых центров ведомой и опорной антеннн до соответствующих входов в свои устройства аналого-цифрового преобразования, увеличивает быстродействие устройства фазирования не только узкополосных, но и широкополосных сигналов антенн неэквидистантной решетки антенного поля, поскольку процессору формирования диаграммы направленности ПФДН 14 в каждом периоде дискретизации остается только извлечь и сложить дискретные отсчеты разных антенн из ячеек соответствующих массивов с индексами ячеек, относящимися к тому же фронту волны сигнала, что и текущий индекс опорной антенны решетки. Разности между индексами ячеек массивов ведомых и опорной антенны для каждого периода дискретизации рассчитываются по целеуказаниям управляющей ЭВМ 18 и заносятся для ПФДН 14 в соответствующие массивы исходных данных ЗУ 15 по шине данных и адреса.That is, with some delay sufficient for the signal from the farthest antenna to arrive, at each sampling cycle, one signal sample of each antenna is selected from each memory array, the indices of which correspond to one wave front of the radio signal incident on the antenna array and are added in phase to a beamforming processor (unit) 14. The signal processor or programmable logic integrated circuit (FPGA) can be used as the beamforming processor 14. Transferring the phasing process of signals of different antennas from the beamforming unit (see prototype) to circuitry delay units for delaying the signal by a fraction of the sampling period and to indexed arrays of memory cells for storing discrete samples for delaying the signal by an integer number of sampling periods contained in the difference in the signal path from the phase centers of the slave and reference antennas to the corresponding inputs to their analog-to-digital conversion devices increases the fast the operation of the phasing device of not only narrow-band, but also broad-band signals of antennas of an non-equidistant array of the antenna field, since the processor for generating the radiation pattern of the PFDN 14 in each sampling period can only extract and add discrete samples of different antennas from the cells of the corresponding arrays with cell indices belonging to the same front signal waves, like the current index of the reference antenna of the grating. The differences between the cell indexes of the slave and reference antenna arrays for each sampling period are calculated according to the target designation of the control computer 18 and entered for PFDN 14 in the corresponding arrays of the source data of the memory 15 via the data bus and address.

Таким образом, фазирование сигнала идет схемно, за счет использования счетчика-делителя 19, блока задержки 20 и индексированных массивах памяти за счет сдвигов по фазе сигналов разных антенн на целое число периодов дискретизации. Быстродействие устройства фазирования обеспечивается за счет снижения нагрузки на ПФДН 14, который только выбирает из массива и складывает отсчеты сигналов, предварительно записанные в ЗУ 15. Использование счетчика-делителя 19 и блока задержки 20 позволит отказаться от сложной процедуры обработки сигнала в процессоре (см. описание работы аналога), предусматривающей перемножение комплексных чисел. Также, использование блока задержки 20 обеспечит прием всех сигналов от антенн системы - сигнала опорной антенны (сигнал принимают раньше других), прочих антенн системы, а также сигнала от наиболее удалённой антенны (сигнал принимают последним). В результате, за счёт использования счётчика-делителя 19 и блока задержки 20, работающих описанным выше образом, значительно уменьшается искажение принимаемого сигнала. То есть, обеспечивается возможность приёма и фазирования широкополосных сигналов.Thus, the phasing of the signal proceeds schematically, due to the use of the counter-divider 19, delay unit 20 and indexed memory arrays due to phase shifts of the signals of different antennas by an integer number of sampling periods. The performance of the phasing device is ensured by reducing the load on the PFDN 14, which only selects from the array and adds the signal samples previously recorded in the memory 15. Using the counter divider 19 and delay unit 20 will allow you to abandon the complex signal processing procedure in the processor (see description work analogue), providing for the multiplication of complex numbers. Also, the use of a delay unit 20 will provide reception of all signals from the system’s antennas - the signal of the reference antenna (the signal is received earlier than others), other antennas of the system, as well as the signal from the most distant antenna (the signal is received last). As a result, due to the use of the counter divider 19 and the delay unit 20, operating as described above, the distortion of the received signal is significantly reduced. That is, it is possible to receive and phasing broadband signals.

Блок задержки 20 работает следующим образом. По импульсному сигналу с адресного входа 2 сигнал доли периода дискретизации со входа 1 данных записывают в буферный регистр 21 доли периода дискретизации, по импульсному сигналу дискретизации со входа 4 импульсов дискретизации сигнал доли периода дискретизации переписывают с выхода буферного регистра 21 доли периода дискретизации в регистр 22 доли периода дискретизации. Одновременно импульсный сигнал дискретизации с входа 4 импульсов дискретизации поступает на вход установки в единицу триггера 26 и устанавливает триггер 26 в единичное состояние, при этом на первый вход схемы И 25 подаётся единичный сигнал, а со входа 3 импульсов фазирования через схему И 25 на счётный вход счётчика 24 начинают поступать импульсные сигналы фазирования. Счётчик 24 подсчитывает импульсные сигналы фазирования. Схема сравнения 23 по достижении сигнала на выходе счётчика 24 значения сигнала на выходе регистра 22 доли периода дискретизации вырабатывает на своём выходе задержанный импульсный сигнал дискретизации. Задержанный импульсный сигнал дискретизации поступает на выход 5 задержанных импульсов дискретизации и одновременно на вход установки в ноль триггера 26, устанавливая его в нулевое состояние, и на вход обнуления счётчика 24, обнуляя его содержимое перед следующим циклом дискретизации. При этом с выхода единичного сигнала триггера 26 на первый вход схемы И 25 подаётся нулевой сигнал, и со входа 3 импульсов фазирования через схему И 25 на счётный вход счётчика 24 перестают поступать импульсные сигналы фазирования. С приходом импульсного сигнала дискретизации со входа 4 импульсов дискретизации цикл работы блока задержки 20 повторяется. The delay unit 20 operates as follows. According to the pulse signal from the address input 2, the signal of the fraction of the sampling period from the data input 1 is recorded in the buffer register 21 of the fraction of the sampling period, by the pulse signal of sampling from the input 4 of the sampling pulses, the signal of the fraction of the sampling period is copied from the output of the buffer register 21 fractions of the sampling period to the register of 22 fractions sampling period. At the same time, a sampling pulse signal from the input of 4 sampling pulses arrives at the input of the setup in trigger unit 26 and sets the trigger 26 to a single state, while a single signal is fed to the first input of the And 25 circuit, and from the input of 3 phasing pulses through the And 25 circuit to the counting input counter 24 begin to receive pulsed phasing signals. Counter 24 counts pulsed phasing signals. The comparison circuit 23 upon reaching the signal at the output of the counter 24 of the signal value at the output of the register 22 of the fraction of the sampling period generates a delayed pulse sampling signal at its output. The delayed sampling pulse signal is fed to the output of 5 delayed sampling pulses and simultaneously to the zero input of trigger 26, setting it to zero, and to the counter zeroing input 24, resetting its contents before the next sampling cycle. At the same time, from the output of a single signal of trigger 26, a zero signal is supplied to the first input of the And 25 circuit, and from the input of 3 phasing pulses through the And 25 circuit, the phasing pulsed signals cease to arrive at the counting input of counter 24. With the arrival of the sampling pulse signal from the input of 4 sampling pulses, the operation cycle of the delay unit 20 is repeated.

Для гарантированно правильной работы предлагаемого устройства цифрового фазирования антенн, например, неэквидистантной решётки для приёма широкополосных сигналов необходимо, чтобы фронт сигнала с опорной антенны приходил на её АЦП раньше прихода этого же фронта сигнала с остальных антенн на соответствующие АЦП. For guaranteed correct operation of the proposed device for digital phasing of antennas, for example, a nonequidistant array for receiving broadband signals, it is necessary that the signal front from the reference antenna arrive at its ADC before the same signal front from the other antennas arrives at the corresponding ADCs.

Поскольку время распространения фронта волны Tрi до АЦПi равно Tрi = Tпi + Tфi + Tа , где Tпi - время распространения фронта волны в свободном пространстве до фазового центра антенны № i, Tфi - время распространения фронта волны по фидеру антенны № i, Tа - время задержки сигнала в аппаратуре, то разность времён распространения фронта волны до АЦПi антенны № i и АЦПо опорной антенны № о равна ΔTiо = ΔTпiо + Tфi - Tфо , где ΔTпiо - разность хода фронта волны между фазовыми центрами антенн № i и № o. Since the propagation time of the wave front T pi to the ADC i is equal to T pi = T pi + T phi + T a , where T pi is the propagation time of the wave front in free space to the antenna phase center No. i, T phi is the propagation time of the wave front over the feeder antennas No. i, T a is the delay time of the signal in the equipment, then the difference in the propagation times of the wave front to the ADC i of the antenna No. i and the ADC of the reference antenna No. is ΔT io = ΔT pio + T phi - T fo , where ΔT pio is the difference the wave front between the phase centers of antennas No. i and No. o.

Поскольку задержка прихода фронта волны на АЦПi измеряется относительно момента времени прихода фронта волны на АЦПо и суммарный сигнал может быть сформирован только после прихода фронта волны с последней антенны, то должно выполняться условие ΔTiо > 0, то есть, ΔTпiо + Tфi - Tфо > 0. Это условие выполняется при любых азимутах и углах места цели, если Tфi - Tфо > Liо/c, где Liо - максимально возможное расстояние между фазовыми центрами антенн № i и № о, c - скорость света в свободном пространстве. Поскольку скорость света в кабеле равна cк = c/ε1/2 , где ε - диэлектрическая проницаемость диэлектрика кабеля, то длины фидерных кабелей должны выбираться из условия: Lфi/cк - Lфо/cк > Liо/c или Lфi - Lфо > Liо/ε1/2.Since the delay of the arrival of the wavefront at the ADC i is measured relative to the time of arrival of the wavefront at the ADC о and the total signal can be formed only after the arrival of the wavefront from the last antenna, the condition ΔT iо > 0, i.e., ΔT pio + T φi - pho T> 0. This condition is satisfied for any azimuth and elevation angles purpose if .phi.i T - T pho> io L / c, where L io - the highest possible distance between antenna phase centers and № № i on, c - velocity of light in free space. Since the speed of light in the cable is c k = c / ε 1/2 , where ε is the dielectric constant of the cable dielectric, the length of the feeder cables should be selected from the condition: L phi / c k - L pho / c k > L io / c or .phi.i L - L pho> io L / ε 1/2.

Времена прихода фронта волны на АЦПi антенны № i и АЦПо опорной антенны № о отличаются на Δniо = ΔTiоfд = ΔTiоfд + (ΔTiоfд - ΔTiоfд) тактов дискретизации сигнала с частотой fд, где знак X обозначает целую часть числа X. При этом (ΔTiоfд - ΔTiоfд) - это дробная часть числа тактов дискретизации до момента времени, когда должен быть взят отсчёт сигнала на АЦПi из того же фронта, что пришёл на АЦПо опорной антенны ΔTiоfд тактов дискретизации назад. The times of arrival of the wave front at the ADC i № antenna i and ADC on the reference antenna of № differ by Δn = ΔT io io f d = ΔT io f d  + (ΔT f d io - ΔT io f d ) cycles sampled signal with a frequency f d where X sign denotes the integer part of X. in this case (ΔT f d io - ΔT io f d ) - is the fractional part of the sampling clocks to the time when count should be taken of the signal to the ADC i of the same edge that has come to the ADC of the reference antenna ΔT io f d  sampling cycles ago.

Поскольку частота следования импульсов фазирования fф в fф/fд раз больше частоты следования импульсов дискретизации, то на дробной части такта дискретизации поместится (ΔTiоfд - ΔTiоfд)·fф/fд импульсов фазирования. Именно это значение должен иметь цифровой сигнал, вводимый в регистр 22 доли периода дискретизации блока задержки 20. Количества импульсов фазирования на дробной части такта дискретизации для каждой антенны рассчитывают заранее по целеуказаниям в управляющей ЭВМ 18 и вводят в запоминающее устройство 15.Since the pulse repetition frequency f p in the phasing f f / f e times the frequency of the sampling pulse, then the fractional portion of the sampling cycle fit (ΔT f d io - ΔT io f d ) · f p / f d phasing pulses. It is this value that a digital signal must enter, entered into the register 22 of the fraction of the sampling period of the delay unit 20. The number of phasing pulses on the fractional part of the sampling clock for each antenna is calculated in advance according to the designation in the host computer 18 and entered into the storage device 15.

С задержкой относительно момента времени взятия и записи в соответствующий индексированный массив памяти отсчёта сигнала с опорной антенны не менее LАП/c, где LАП - максимальный размер антенного поля, устройство управления 16 начинает очередной цикл формирования суммарного сигнала антенной решётки. Под воздействием импульса синхронизации с выхода счётчика-делителя 19 устройство управления 16 формирует на своей второй адресной шине для ЗУ 15 последовательность адресных сигналов ячеек индексированных массивов отсчётов сигналов антенн, причём начинает с очередного индекса массива отсчётов опорной антенны № о, а затем выдаёт адресные сигналы ячеек индексированных массивов отсчётов остальных антенн, при этом отсчёт сигнала с антенны № i берут из массива отсчётов сигнала антенны № i со сдвигом индекса массива на ΔTiоfд ячеек в сторону запаздывания относительно текущего индекса массива отсчётов сигнала опорной антенны. Параллельно УУ 16 формирует на своём выходе управления для процессора формирования диаграммы направленности 14 последовательность управляющих сигналов, получая которые по входу управления ПФДН 14 последовательно вводит цифровые сигналы отсчётов по входу данных от ЗУ 15 и формирует отсчёт суммарного сигнала и выдаёт его по выходу данных в приёмник 17. В результате формирование суммарного сигнала осуществляют за N - 1 операцию сложения, что существенно менее трудоёмко, чем в прототипе. With a delay relative to the time of taking and writing to the corresponding indexed memory array, the signal reading from the reference antenna is at least L AP / c, where L AP is the maximum size of the antenna field, control unit 16 starts the next cycle of generating the total antenna array signal. Under the influence of a synchronization pulse from the output of the counter-divider 19, the control unit 16 generates on its second address bus for the memory 15 a sequence of address signals of the cells of the indexed arrays of samples of the signals of the antennas, and begins with the next index of the array of samples of the reference antenna No. 0, and then gives the address signals of the cells indexed arrays of counts remaining antennas, the readout signal from the antenna № i are taken from the signal readout array antenna № i with the array index shift on ΔT io f d  cells at Stora in delay relative to the current array index signal readout reference antenna. In parallel, the control unit 16 forms at its output a control for the beamforming processor 14, a sequence of control signals, receiving which, at the control input PFDN 14, sequentially enters digital readout signals at the data input from the memory 15 and generates a total signal count and issues it to the receiver 17 As a result, the formation of the total signal is carried out for N - 1 addition operation, which is significantly less time consuming than in the prototype.

Таким образом, предложены способ и устройства, которые обеспечат приём и обработку широкополосных сигналов без искажений при сохранении быстродействия устройства фазирования антенн антенного поля при приёме от антенного поля широкополосных сигналов, несущих, например, телеметрическую информацию о состоянии бортовых систем космических аппаратов.Thus, a method and devices have been proposed that will ensure the reception and processing of wideband signals without distortion while maintaining the speed of the phasing device of the antenna of the antenna field when receiving broadband signals from the antenna field that carry, for example, telemetric information about the state of onboard systems of spacecraft.

Claims (5)

1. Способ обработки широкополосных сигналов, предусматривающий прием сигнала антеннами, являющимися частью антенной решетки, и формирование дискретных отсчетов принятого сигнала с последующим суммированием дискретных отсчетов от антенн решетки
при контроле времени хода сигнала от опорной антенны и от остальных ведомых антенн антенной решетки до соответствующих устройств аналого-цифрового преобразования, отличающийся тем, что
сигналы, принятые указанными антеннами, задерживают на доли периода дискретизации, равные соответствующим остаткам от деления на период дискретизации разностей времен хода сигналов от фазовых центров ведомых и опорной антенн антенной решетки до входов в соответствующие устройства аналого-цифрового преобразования,
сформированные дискретные отсчеты принятых сигналов от соответствующих антенн записывают в соответствующие индексированные массивы памяти, причем запись выполняют
в ячейки с соответствующими индексами, которые относятся к текущему фронту волны принимаемого сигнала и
с задержкой, достаточной для прихода сигнала от антенны с наибольшей положительной разностью времен хода сигналов от фазовых центров ведомой и опорной антенн до соответствующих входов в свои устройства аналого-цифрового преобразования, после записи дискретных отсчетов выбирают из соответствующих массивов и суммируют дискретные отсчеты по одному от каждой антенны с индексами, относящимися к одному фронту волны сигнала.1. A method for processing broadband signals, comprising receiving a signal by antennas that are part of an antenna array, and generating discrete samples of the received signal, followed by summing the discrete samples from the array antennas
when monitoring the travel time of the signal from the reference antenna and from the other slave antennas of the antenna array to the corresponding analog-to-digital conversion devices, characterized in that
the signals received by the indicated antennas are delayed by fractions of the sampling period equal to the corresponding residues from dividing by the sampling period the differences in the signal travel times from the phase centers of the slave and reference antennas of the antenna array to the inputs to the corresponding analog-to-digital conversion devices,
the generated discrete samples of received signals from the respective antennas are recorded in the corresponding indexed memory arrays, and recording
into cells with corresponding indices that relate to the current wavefront of the received signal and
with a delay sufficient for the signal from the antenna with the greatest positive difference in the signal travel times from the phase centers of the slave and reference antennas to the corresponding inputs to their analog-to-digital conversion devices, after recording the discrete samples, select from the corresponding arrays and add discrete samples one from each antennas with indices related to one wavefront of the signal. 2. Устройство фазирования антенн приема широкополосных сигналов, содержащее совокупность трактов приема сигналов от антенн, являющихся частью антенной решетки, причем
каждый из трактов приема сигналов связан с шиной данных и включает аналого-цифровой преобразователь, связанный с генератором тактовых импульсов и через дешифратор адресного сигнала с устройством управления,
при этом устройство управления, дешифратор адресного сигнала и генератор тактовых импульсов являются общими для каждого из трактов приема сигналов, отличающееся тем, что
каждый из трактов приема сигналов включает блок задержки, у которого
выход задержанных импульсов дискретизации соединен со входом импульсов запуска соответствующего аналого-цифрового преобразователя,
вход данных соединен с соответствующим выходом на блок задержки шины данных,
адресный вход соединен с соответствующим выходом дешифратора адресного сигнала,
вход импульсов фазирования соединен с выходом генератора тактовых импульсов,
вход импульсов дискретизации соединен с выходом счетчика-делителя, причем
вход счетчика-делителя соединен с выходом генератора тактовых импульсов,
с выходом счетчика-делителя соединен вход синхронизации устройства управления.2. A phasing device for antennas for receiving broadband signals, containing a set of paths for receiving signals from antennas that are part of the antenna array, and
each of the signal receiving paths is connected to the data bus and includes an analog-to-digital converter connected to a clock pulse generator and through an address signal decoder with a control device,
wherein the control device, the address signal decoder and the clock generator are common to each of the signal receiving paths, characterized in that
each of the signal reception paths includes a delay unit, in which
the output of the delayed sampling pulses is connected to the input of the trigger pulses of the corresponding analog-to-digital Converter,
the data input is connected to the corresponding output to the data bus delay unit,
the address input is connected to the corresponding output of the address signal decoder,
the input of the phasing pulses is connected to the output of the clock generator,
the input of the sampling pulses is connected to the output of the counter-divider, and
the input of the counter-divider is connected to the output of the clock generator,
with the output of the counter-divider is connected to the synchronization input of the control device. 3. Устройство фазирования антенн приема широкополосных сигналов по п. 2, отличающееся тем, что блок задержки содержит
буферный регистр доли периода дискретизации, регистр доли периода дискретизации, схему сравнения, счетчик, схему И, триггер, причем
вход данных буферного регистра доли периода дискретизации соединен со входом данных блока задержки, вход записи буферного регистра доли периода дискретизации соединен с адресным входом блока задержки, выход буферного регистра доли периода дискретизации соединен со входом данных регистра доли периода дискретизации, выход буферного регистра доли периода дискретизации соединен с первым входом схемы сравнения,
второй вход схемы сравнения соединен с выходом счетчика, выход схемы сравнения соединен с выходом задержанных импульсов дискретизации блока задержки, со входом установки в ноль триггера и со входом обнуления счетчика,
вход импульсов дискретизации блока задержки соединен со входом установки в единицу триггера и со входом записи регистра доли периода дискретизации,
единичный выход триггера соединен с первым входом схемы И, второй вход схемы И соединен со входом импульсов фазирования блока задержки, выход схемы И соединен со счетным входом счетчика.3. The phasing device for antennas for receiving broadband signals according to claim 2, characterized in that the delay unit comprises
the buffer register of the fraction of the sampling period, the register of the fraction of the sampling period, the comparison circuit, counter, circuit I, trigger, moreover
the data input of the buffer register of the fraction of the sampling period is connected to the data input of the delay unit, the input of the buffer register of the fraction of the sampling period is connected to the address input of the delay unit, the output of the buffer register of the fraction of the sampling period is connected to the input of the register of the fraction of the sampling period, the output of the buffer register of the fraction of the sampling period is connected with the first input of the comparison circuit,
the second input of the comparison circuit is connected to the output of the counter, the output of the comparison circuit is connected to the output of the delayed sampling pulses of the delay block, with the input to the zero of the trigger and the input of zeroing the counter,
the input of the sampling pulses of the delay unit is connected to the input of the installation in the trigger unit and to the input of the register record of the fraction of the sampling period,
the trigger single output is connected to the first input of the And circuit, the second input of the And circuit is connected to the input of the phasing pulses of the delay unit, the output of the And circuit is connected to the counting input of the counter. 4. Устройство фазирования антенн приёма широкополосных сигналов по п. 2, отличающееся тем, что включает общие для каждого из трактов приёма сигналов
процессор (блок) формирования диаграммы направленности, запоминающее устройство, приёмник, управляющую ЭВМ, причём
адресный вход аналого-цифрового преобразователя в каждом тракте приёма сигналов соединён с соответствующим выходом дешифратора адресного сигнала,
вход которого соединён с первой адресной шиной устройства управления,
выход данных аналого-цифрового преобразователя в каждом тракте приёма сигналов соединён с соответствующим входом шины данных,
вход данных процессора формирования диаграммы направленности соединён с первым выходом данных запоминающего устройства,
вход управления процессора формирования диаграммы направленности соединён с выходом управления устройства управления,
адресная шина запоминающего устройства соединена со второй адресной шиной устройства управления,
шина данных и адресная шина запоминающего устройства соединена с шиной данных и адресной шиной управляющей ЭВМ,
выход данных процессора формирования диаграммы направленности соединён со входом приёмника,
второй выход данных запоминающего устройства соединён со входом данных от запоминающего устройства шины данных,
выход данных на запоминающее устройство шины данных соединён со входом данных запоминающего устройства.4. The phasing device for antennas for receiving broadband signals according to claim 2, characterized in that it includes common for each of the signal reception paths
a processor (unit) for forming the radiation pattern, a storage device, a receiver, a control computer, and
the address input of the analog-to-digital converter in each signal receiving path is connected to the corresponding output of the address signal decoder,
the input of which is connected to the first address bus of the control device,
the data output of the analog-to-digital converter in each signal path is connected to the corresponding input of the data bus,
the data input of the beamforming processor is connected to the first data output of the storage device,
the control input of the beamforming processor is connected to the control output of the control device,
the address bus of the storage device is connected to the second address bus of the control device,
the data bus and the address bus of the storage device is connected to the data bus and the address bus of the control computer,
data output of the beamforming processor is connected to the input of the receiver,
the second data output of the storage device is connected to the data input from the storage device of the data bus,
the data output to the storage device of the data bus is connected to the data input of the storage device. 5. Устройство фазирования антенн приёма широкополосных сигналов по п. 2, отличающееся тем, что каждый из трактов приёма сигналов включает
приёмную антенну, входной малошумящий усилитель с фидерами до смесителя, смеситель, общий для каждого из трактов приёма сигналов гетеродин, усилитель промежуточной частоты с полосовым фильтром, при этом
выход приёмной антенны соединён со входом соответствующего малошумящего усилителя с фидером до смесителя, каждый малошумящий усилитель через фидер соединён с сигнальным входом смесителя, гетеродинный вход которого соединён с выходом гетеродина, выход каждого смесителя соединён со входом соответствующего усилителя промежуточной частоты с полосовым фильтром, а
выход усилителя промежуточной частоты с полосовым фильтром соединён с сигнальным входом аналого-цифрового преобразователя. 5. The phasing device for antennas for receiving broadband signals according to claim 2, characterized in that each of the signal receiving paths includes
a receiving antenna, an input low-noise amplifier with feeders to the mixer, a mixer common to each of the signal paths of the local oscillator, an intermediate-frequency amplifier with a bandpass filter, while
the output of the receiving antenna is connected to the input of the corresponding low-noise amplifier with a feeder to the mixer, each low-noise amplifier is connected through the feeder to the signal input of the mixer, the local oscillator input of which is connected to the local oscillator output, the output of each mixer is connected to the input of the corresponding intermediate-frequency amplifier with a band-pass filter, and
the output of the intermediate frequency amplifier with a bandpass filter is connected to the signal input of an analog-to-digital converter.
RU2015119423/28A 2015-05-25 2015-05-25 Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array RU2594385C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015119423/28A RU2594385C1 (en) 2015-05-25 2015-05-25 Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015119423/28A RU2594385C1 (en) 2015-05-25 2015-05-25 Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array

Publications (1)

Publication Number Publication Date
RU2594385C1 true RU2594385C1 (en) 2016-08-20

Family

ID=56697202

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015119423/28A RU2594385C1 (en) 2015-05-25 2015-05-25 Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array

Country Status (1)

Country Link
RU (1) RU2594385C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2652529C1 (en) * 2017-03-24 2018-04-26 Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") Method and device for phasing and equal-signal differential automatic tracking of non-uniform digital antenna array for reception of wide-band signals
CN112018526A (en) * 2020-07-18 2020-12-01 中国人民解放军战略支援部队信息工程大学 Signal receiving method based on space-time heterogeneous antenna array
CN113660011A (en) * 2021-08-17 2021-11-16 中铁二院工程集团有限责任公司 Diversity receiving method and system for ground wireless communication of vacuum pipeline magnetic levitation vehicle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994813A (en) * 1988-10-13 1991-02-19 Mitsubishi Denki Kabushiki Denki Antenna system
US20020171583A1 (en) * 2001-05-03 2002-11-21 Lockheed Martin Corporation System and method for efficiently characterizing the elements in an array antenna
RU2338307C1 (en) * 2007-11-06 2008-11-10 Открытое акционерное общество "Научно-исследовательский институт приборостроения имени В.В. Тихомирова" Active phased antenna array
RU2452974C1 (en) * 2011-03-03 2012-06-10 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Method of determining angular spectrum
RU2477551C1 (en) * 2011-11-01 2013-03-10 Общество с ограниченной ответственностью "Специальный Технологический Центр" Method for multichannel adaptive reception of radio signals and apparatus for realising said method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994813A (en) * 1988-10-13 1991-02-19 Mitsubishi Denki Kabushiki Denki Antenna system
US20020171583A1 (en) * 2001-05-03 2002-11-21 Lockheed Martin Corporation System and method for efficiently characterizing the elements in an array antenna
RU2338307C1 (en) * 2007-11-06 2008-11-10 Открытое акционерное общество "Научно-исследовательский институт приборостроения имени В.В. Тихомирова" Active phased antenna array
RU2452974C1 (en) * 2011-03-03 2012-06-10 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Method of determining angular spectrum
RU2477551C1 (en) * 2011-11-01 2013-03-10 Общество с ограниченной ответственностью "Специальный Технологический Центр" Method for multichannel adaptive reception of radio signals and apparatus for realising said method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2652529C1 (en) * 2017-03-24 2018-04-26 Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") Method and device for phasing and equal-signal differential automatic tracking of non-uniform digital antenna array for reception of wide-band signals
CN112018526A (en) * 2020-07-18 2020-12-01 中国人民解放军战略支援部队信息工程大学 Signal receiving method based on space-time heterogeneous antenna array
CN112018526B (en) * 2020-07-18 2023-04-07 中国人民解放军战略支援部队信息工程大学 Signal receiving method based on space-time heterogeneous antenna array
CN113660011A (en) * 2021-08-17 2021-11-16 中铁二院工程集团有限责任公司 Diversity receiving method and system for ground wireless communication of vacuum pipeline magnetic levitation vehicle
CN113660011B (en) * 2021-08-17 2023-08-22 中铁二院工程集团有限责任公司 Diversity receiving method and system for vacuum pipeline maglev train-ground wireless communication

Similar Documents

Publication Publication Date Title
US11486994B2 (en) Radar apparatus and radar method
ES2394226T3 (en) Apparatus and method to locate the source of an unknown signal
RU2594385C1 (en) Method of processing broadband signals and device of phasing antennae receiving broadband signals, mainly for no-equidistant antenna array
US7940212B2 (en) Method of processing a digital signal derived from an analog input signal of a GNSS receiver, a GNSS receiver base band circuit for carrying out the method and a GNSS receiver
Vega et al. Salient features of the dual-frequency, dual-polarized, Doppler radar for remote sensing of precipitation
Munoz-Martin et al. 3Cat-4: combined GNSS-R, L-Band radiometer with RFI mitigation, and AIS receiver for a I-Unit Cubesat based on software defined radio
RU2684321C1 (en) Phase direction finder
Wannberg et al. EISCAT_3D: a next-generation European radar system for upper-atmosphere and geospace research
RU2641615C2 (en) Method and device for calibration of receiving active phased antenna array
Søbjærg et al. The airborne EMIRAD L-band radiometer system
Chaudhary et al. Characterization and calibration techniques for multi-channel phase-coherent systems
RU161794U1 (en) ACTIVE PHASED ANTENNA ARRAY
RU2692417C2 (en) Analog-digital receiving module of active phased antenna array
RU2505831C2 (en) Radio direction finder
RU2652529C1 (en) Method and device for phasing and equal-signal differential automatic tracking of non-uniform digital antenna array for reception of wide-band signals
Zhi-gang et al. The reduction of two-way satellite time comparison
RU2449472C1 (en) Multi-channel adaptive radio-receiving device
RU2619094C1 (en) Method of clock synchronization and device for its implementation
Li et al. Wideband digital beamforming by implementing digital fractional filter at baseband
RU2814220C1 (en) Method of detecting and evaluating characteristics of wideband signals and device for its implementation
RU2278397C2 (en) Method and device for selection of signals from above-water target in mono-impulse radiolocation station
RU2450422C1 (en) Multichannel adaptive radio-receiving device
Yao Analysis and correction the inter-channel mismatch of synthetic aperture radiometer
RU2012103794A (en) METHOD FOR DETECTING RADIO SIGNALS AND DIRECTOR FOR ITS IMPLEMENTATION
Winterstein et al. Demonstration of a hybrid self-tracking receiver with DoA-estimation for retro-directive antenna systems