RU2562754C1 - Схема управления элементом манчестерской цепи переноса - Google Patents
Схема управления элементом манчестерской цепи переноса Download PDFInfo
- Publication number
- RU2562754C1 RU2562754C1 RU2014139240/08A RU2014139240A RU2562754C1 RU 2562754 C1 RU2562754 C1 RU 2562754C1 RU 2014139240/08 A RU2014139240/08 A RU 2014139240/08A RU 2014139240 A RU2014139240 A RU 2014139240A RU 2562754 C1 RU2562754 C1 RU 2562754C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- manchester
- control circuit
- signal
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain). Технический результат заключается в повышении надежности и уменьшении массогабаритных показателей. Схема управления элементом манчестерской цепи переноса содержит входы операндов А и В, инверсный выход сигнала Генерация
, выход сигнала Удаление D, прямой выход сигнала Распространение Р и инверсный выход сигнала Распространение-НЕ
, первый 1 и второй 2 инверторы, двухвходовой логический элемент ИЛИ-НЕ 3, первый 4 и второй 5 двухвходовые логические элементы И-НЕ. 1 ил.
Description
Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано для формирования цифровых сигналов управления элементом манчестерской цепи переноса.
Известно электронное устройство «Манчестерская цепь переноса» (Manchester Carry Chain) (см. Рис. 11.8 [1]). Это устройство предназначено для формирования быстродействующего сигнала переноса многоразрядных сумматоров. Указанное устройство в КМОП исполнении для правильного функционирования требует четырех сигналов, описываемых логическими функциями:
; D; Р;
(см. Рис. 11.8 [1]). Согласно Выражению (11.2) [1] G=А·В;
; Р=А⊕В. Для получения логических выражений четырех сигналов, необходимых для управления элементом манчестерской цепи переноса в статической реализации, преобразуем D по закону де Моргана [2] -
, а от сигналов G и Р возьмем инверсию -
. В результате получим:
На Рис. 11.7 [1] приводится схема формирования сигналов Р и
, которая содержит десять МОП транзисторов. Сигналы Генерация-НЕ
и Удаление (D) представляют собой простейшие логические функции, соответственно, 2И-НЕ и 2ИЛИ-НЕ. Поэтому для их формирования потребуется один двухвходовой логический элемент И-НЕ и один двухвходовой логический элемент ИЛИ-НЕ. Для того чтобы выполнить эти два элемента в КМОП базисе, потребуется еще восемь МОП транзисторов [1] (Рис. 6.17). Таким образом, для реализации схемы формирования всех четырех сигналов потребуется восемнадцать транзисторов.
Недостатком описанной выше схемы является то, что она содержит большое количество элементов и требует большого количества коммутационных связей. Так как надежность любого физического объекта не может быть абсолютной и прямо зависит от количества компонентов в его составе и количества связей, соединяющих эти компоненты, то использование при создании любого устройства большего количества компонентов и связей между ними снижает надежность работы такого устройства.
Кроме того, использование большего количества компонентов и связей при создании устройства приводит к увеличению его массогабаритных показателей, в данном случае - Схемы управления элементом манчестерской цепи переноса.
Задачей предлагаемого изобретения является повышение надежности Схемы управления элементом манчестерской цепи переноса и снижение его массогабаритных показателей.
Поставленная задача достигается тем, что в Схему управления элементом манчестерской цепи переноса, содержащую выходы сигналов прямого - Распространение Р и инверсного - Распространение-НЕ
, первый инвертор, первый двухвходовой логический элемент И-НЕ, выход которого является выходом сигнала Генерация-НЕ
, и двухвходовой логический элемент ИЛИ-НЕ, выход которого является выходом сигнала Удаление D, вход операнда А, соединенный с первыми входами двухвходовых логических элементов ИЛИ-НЕ и первого И-НЕ, и вход операнда В, соединенный со вторыми входами двухвходовых логических элементов ИЛИ-НЕ и первого И-НЕ, введены второй двухвходовой логический элемент И-НЕ и второй инвертор, выход которого является выходом сигнала Распространение-НЕ
, а вход является выходом сигнала Распространение Р и соединен с выходом второго двухвходового логического элемента И-НЕ, первый вход которого соединен с выходом первого двухвходового логического элемента И-НЕ, а второй вход - с выходом первого инвертора, вход которого соединен с выходом двухвходового логического элемента ИЛИ-НЕ.
Таким образом, предлагаемая Схема управления элементом манчестерской цепи переноса позволяет исключить восемь транзисторов TITS известной схемы, что позволяет уменьшить общее количество транзисторов для реализации необходимой функции, а значит и общее количество связей, соединяющих эти транзисторы с остальной частью схемы и между собой, и тем самым уменьшить массогабаритные показатели Схемы управления элементом манчестерской цепи переноса и повысить ее надежность.
На чертеже приведена предлагаемая Схема управления элементом манчестерской цепи переноса.
Предлагаемая Схема управления элементом манчестерской цепи переноса содержит входы операндов А и В, инверсный выход сигнала Генерация
, выход сигнала Удаление D, прямой выход сигнала Распространение Р и инверсный выход сигнала Распространение-НЕ
, первый 1 и второй 2 инверторы, двухвходовой логический элемент ИЛИ-НЕ 3, первый вход которого соединен со входом операнда А, второй - со входом операнда В, а выход с входом первого инвертора 1 и выходом сигнала Удаление D, первый двухвходовой логический элемент И-НЕ 4, первый вход которого соединен со входом операнда А, второй - со входом операнда В, а выход с инверсным выходом сигнала Генерация-НЕ
, второй двухвходовой логический элемент И-НЕ 5, первый вход которого соединен с выходом первого двухвходового логического элемента И-НЕ 4, второй вход - с выходом первого инвертора 1, а выход - с прямым выходом сигнала Распространение Р и входом второго инвертора 2, выход которого соединен с инверсным выходом сигнала Распространение-НЕ
.
Предлагаемая Схема управления элементом манчестерской цепи переноса представляет собой логическую схему комбинационного типа и работает следующим образом.
Для правильной работы манчестерской цепи переноса на выходах сигналов Генерация-НЕ
, Удаление D; Распространение Р и Распространение-НЕ
должны быть сформированы выходные логические сигналы управления элементом манчестерской цепи переноса, соответствующие нижеприведенной таблице истинности.
Таблица истинности | ||||||
Схемы управления элементом манчестерской цепи переноса. | ||||||
№ комбинации | А | В | G | D | Р | Р |
1 | 0 | 0 | 1 | 1 | 1 | 0 |
2 | 0 | 1 | 1 | 0 | 0 | 1 |
3 | 1 | 0 | 1 | 0 | 0 | 1 |
4 | 1 | 1 | 0 | 0 | 1 | 0 |
В комбинации №1 на входы операндов А и В поступает напряжение низкого уровня, которое соответствует логическому значению «0» таблицы истинности Схемы управления элементом манчестерской цепи переноса. Так как входы операндов А и В соединены с входами, соответственно первым и вторым, двухвходовых логических элементов ИЛИ-НЕ 3 и первого И-НЕ 4, то на их выходах, в соответствии с выполняемыми этими элементами функциями, формируется напряжение высокого уровня, которое соответствует логическому значению «1» таблицы истинности Схемы управления элементом манчестерской цепи переноса. Напряжение высокого уровня «1», сформированное на выходе двухвходового логического элемента ИЛИ-НЕ 3, поступает на выход D Схемы управления элементом манчестерской цепи переноса и на вход первого инвертора 1, на выходе которого формируется инверсное напряжение низкого уровня «0», которое поступает на второй вход второго двухвходового логического элемента И-НЕ 5. Одновременно напряжение высокого уровня «1», сформированное на выходе первого двухвходового логического элемента И-НЕ 4, поступает на выход
Схемы управления элементом манчестерской цепи переноса и на первый вход второго двухвходового логического элемента И-НЕ 5. Так как на первый и второй входы второго двухвходового логического элемента ИЛИ-НЕ 5 поступает напряжение соответственно высокого «1» и низкого «0» уровней, то на его выходе, согласно выполняемой им функцией, формируется напряжение высокого уровня «1», которое поступает на выход Р Схемы управления элементом манчестерской цепи переноса и на вход второго инвертора 2, на выходе которого формируется инверсное напряжение низкого уровня «0», которое поступает на выход
Схемы управления элементом манчестерской цепи переноса. Таким образом, реализуется комбинация №1 таблицы истинности Схемы управления элементом манчестерской цепи переноса.
В комбинации №2(3) на вход операнда А(В) поступает напряжение низкого уровня «0», а на вход В(А) - высокого «1». Так как входы операндов А и В соединены с входами, соответственно первым и вторым, двухвходовых логических элементов ИЛИ-НЕ 3 и первого И-НЕ 4, то на их выходах, в соответствии с выполняемыми этими элементами функциями, формируется напряжение низкого уровня «0» - на выходе двухвходового логического элемента ИЛИ-НЕ 3 и высокого уровня «1» - на выходе первого двухвходового логического элемента И-НЕ 4. Напряжение высокого уровня «1», сформированное на выходе первого двухвходового логического элемента И-НЕ 4, поступает на выход
Схемы управления элементом манчестерской цепи переноса и на первый вход второго двухвходового логического элемента И-НЕ 5. Одновременно напряжение низкого уровня «0», сформированное на выходе двухвходового логического элемента ИЛИ-НЕ 3, поступает на выход D Схемы управления элементом манчестерской цепи переноса и на вход первого инвертора 1, на выходе которого формируется инверсное напряжение высокого уровня «1», которое поступает на второй вход второго двухвходового логического элемента И-НЕ 5. Так как на первый и второй входы второго двухвходового логического элемента И-HE 5 поступает напряжение высокого уровня «1», то на его выходе, согласно выполняемой им функцией, формируется напряжение низкого уровня «0», которое поступает на выход Р Схемы управления элементом манчестерской цепи переноса и на вход второго инвертора 2, на выходе которого формируется инверсное напряжение высокого уровня «1», которое поступает на выход
Схемы управления элементом манчестерской цепи переноса. Таким образом, реализуется комбинация №2(3) таблицы истинности Схемы управления элементом манчестерской цепи переноса.
В комбинации №4 на входы операндов А и В поступает напряжение высокого уровня «1». Так как входы операндов А и В соединены с входами, соответственно первым и вторым, двухвходовых логических элементов ИЛИ-НЕ 3 и первого И-НЕ 4, то на их выходах, в соответствии с выполняемыми этими элементами функциями, формируется напряжение низкого уровня «0». Напряжение низкого уровня «0», сформированное на выходе первого двухвходового логического элемента И-НЕ 4, поступает на выход
Схемы управления элементом манчестерской цепи переноса и на первый вход второго двухвходового логического элемента И-НЕ 5. Одновременно напряжение низкого уровня «0», сформированное на выходе двухвходового логического элемента ИЛИ-НЕ 3, поступает на выход D Схемы управления элементом манчестерской цепи переноса и на вход первого инвертора 1, на выходе которого формируется инверсное напряжение высокого уровня «1», которое поступает на второй вход второго двухвходового логического элемента И-НЕ 5. Так как на первый и второй входы второго двухвходового логического элемента И-НЕ 5 поступает напряжение, соответственно низкого «0» и высокого «1» уровней, то на его выходе, согласно выполняемой им функцией, формируется напряжение высокого уровня «1», которое поступает на выход Р Схемы управления элементом манчестерской цепи переноса и на вход второго инвертора 2, на выходе которого формируется инверсное напряжение низкого уровня «0», которое поступает на выход
Схемы управления элементом манчестерской цепи переноса. Таким образом, реализуется комбинация №4 таблицы истинности Схемы управления элементом манчестерской цепи переноса.
Литература
1. Цифровые интегральные схемы. Методология проектирования / Б. Николич, Ж. Рабаи, А. Чандракасан // Изд. Дом «Вильяме», 2-изд. - г. Москва, 2007.
2. Современная прикладная алгебра / Гаррет Биркгоф, Томас К. Барти // Изд. «Лань», 2-изд. - г. Санкт-Петербург, 2005.
Claims (1)
- Схема управления элементом манчестерской цепи переноса содержит выходы сигналов прямого - Распространение Р и инверсного - Распространение-НЕ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014139240/08A RU2562754C1 (ru) | 2014-09-29 | 2014-09-29 | Схема управления элементом манчестерской цепи переноса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014139240/08A RU2562754C1 (ru) | 2014-09-29 | 2014-09-29 | Схема управления элементом манчестерской цепи переноса |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2562754C1 true RU2562754C1 (ru) | 2015-09-10 |
Family
ID=54073790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2014139240/08A RU2562754C1 (ru) | 2014-09-29 | 2014-09-29 | Схема управления элементом манчестерской цепи переноса |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2562754C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2749178C1 (ru) * | 2020-10-19 | 2021-06-07 | Акционерное общество "Новосибирский завод полупроводниковых приборов с ОКБ" | Схема формирователя управляющих сигналов |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1341632A1 (ru) * | 1986-02-07 | 1987-09-30 | Производственное Объединение По Организации Технической Эксплуатации Энерго-Механического Оборудования Магистральных Газопроводов | Устройство дл суммировани избыточных кодов |
US7295037B2 (en) * | 2004-11-08 | 2007-11-13 | Tabula, Inc. | Configurable IC with routing circuits with offset connections |
-
2014
- 2014-09-29 RU RU2014139240/08A patent/RU2562754C1/ru not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1341632A1 (ru) * | 1986-02-07 | 1987-09-30 | Производственное Объединение По Организации Технической Эксплуатации Энерго-Механического Оборудования Магистральных Газопроводов | Устройство дл суммировани избыточных кодов |
US7295037B2 (en) * | 2004-11-08 | 2007-11-13 | Tabula, Inc. | Configurable IC with routing circuits with offset connections |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2749178C1 (ru) * | 2020-10-19 | 2021-06-07 | Акционерное общество "Новосибирский завод полупроводниковых приборов с ОКБ" | Схема формирователя управляющих сигналов |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kumar et al. | 4-2 Compressor design with new XOR-XNOR module | |
US20150061741A1 (en) | Multiplexer flop | |
US9432003B2 (en) | Multi-bit standard cells for consolidating transistors with selective sourcing | |
EP3308462B1 (en) | Feedback latch circuit | |
RU2554853C1 (ru) | Схема управления элементом манчестерской цепи переноса | |
RU2562754C1 (ru) | Схема управления элементом манчестерской цепи переноса | |
Sarkar et al. | Gate Diffusion Input: A technique for fast digital circuits (implemented on 180 nm technology) | |
Shio et al. | Linear and bi-linear interpolation circuits using selector logics and their evaluations | |
CN107666313B (zh) | 一种指定逻辑功能用cmos电路实现的方法 | |
RU2664014C1 (ru) | Схема формирователя управляющих сигналов | |
Penumutchi et al. | Kogge Stone Adder with GDI technique in 130nm technology for high performance DSP applications | |
US20150019610A1 (en) | Full adder circuit | |
Parsan et al. | SCL design of a pipelined 8051 ALU | |
US7795923B1 (en) | Logic circuit | |
RU2749178C1 (ru) | Схема формирователя управляющих сигналов | |
Rao et al. | 16-BIT RCA implementation using current sink restorer structure | |
RU2469381C1 (ru) | Сумматор | |
RU2573732C2 (ru) | Программируемое логическое устройство | |
KR102012814B1 (ko) | 지연 라인 회로 | |
Verma et al. | Design Of Radix-4 Booth Multiplier Using Mgdi And Ptl Techniques | |
RU2475811C1 (ru) | Полный сумматор | |
US8085082B2 (en) | High speed multiplexer | |
Meshram et al. | Designed Implementation of Modified Area Efficient Enhanced Square Root Carry Select Adder | |
Sushmidha et al. | Design of high performance parallel self timed adder | |
Kommu et al. | The mixed logic style based low power and high speed 3-2 compressor for ASIC designs at 32nm technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20160930 |