RU2536377C1 - Ultra-high-speed parallel analogue-to-digital converter with differential input - Google Patents

Ultra-high-speed parallel analogue-to-digital converter with differential input Download PDF

Info

Publication number
RU2536377C1
RU2536377C1 RU2013119662/08A RU2013119662A RU2536377C1 RU 2536377 C1 RU2536377 C1 RU 2536377C1 RU 2013119662/08 A RU2013119662/08 A RU 2013119662/08A RU 2013119662 A RU2013119662 A RU 2013119662A RU 2536377 C1 RU2536377 C1 RU 2536377C1
Authority
RU
Russia
Prior art keywords
input
comparator
source
emitter
reference current
Prior art date
Application number
RU2013119662/08A
Other languages
Russian (ru)
Other versions
RU2013119662A (en
Inventor
Николай Николаевич Прокопенко
Александр Игоревич Серебряков
Петр Сергеевич Будяков
Николай Владимирович Бутырлагин
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС")
Priority to RU2013119662/08A priority Critical patent/RU2536377C1/en
Publication of RU2013119662A publication Critical patent/RU2013119662A/en
Application granted granted Critical
Publication of RU2536377C1 publication Critical patent/RU2536377C1/en

Links

Images

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: converter comprises N architecturally identical sections. Each of the sections includes a voltage comparator, the first input of which is connected to a first input voltage source through a first reference resistor, and the second input of the comparator is connected to a second input anti-phase voltage source through a second reference resistor. The first input of the comparator is connected to a first reference current source and a first parasitic capacitor, the second input of the comparator is connected to a second reference current source and a second parasitic capacitor. The first reference current source is in the form of a first bipolar transistor, the collector of which is the output of the first reference current source, the base is connected to an auxiliary voltage source and the emitter is connected through a first additional two-terminal element to a first power supply bus. The first input of the comparator is connected to the base of the first additional transistor, the collector of which is connected to a second power supply bus, the emitter is connected to the first power supply bus through a second additional two-terminal element and is connected to the emitter of the first bipolar transistor through a first balancing capacitor.
EFFECT: wider frequency range of processed signals.
3 cl, 5 dwg

Description

Предлагаемое изобретение относится к области измерительной и вычислительной техники, радиотехники, связи и может использоваться в структуре различных устройств обработки аналоговой информации, измерительных приборах, системах телекоммуникаций и т.п.The present invention relates to the field of measuring and computing, radio engineering, communications and can be used in the structure of various devices for processing analog information, measuring instruments, telecommunication systems, etc.

В современной технике широкое применение находят параллельные аналого-цифровые преобразователи (АЦП), обеспечивающие наибольшую скорость преобразования аналоговых сигналов (uвх) в цифровые сигналы [1-27]. С повышением частоты входного напряжения uвх в таких микроэлектронных АЦП возникают существенные погрешности преобразования, обусловленные влиянием паразитных конденсаторов, образуемых емкостями на подложку активных и пассивных компонентов [28-29]. Дальнейшее повышение быстродействия параллельных АЦП - одна из проблем современной информационно-измерительной техники, решение которой позволит осуществить практическую реализацию новых систем связи и телекоммуникаций с более высокими качественными показателями.In modern technology, widespread use are parallel analog-to-digital converters (ADCs), which provide the highest conversion speed of analog signals (u in ) to digital signals [1-27]. With an increase in the frequency of the input voltage u I in such microelectronic ADCs, significant conversion errors arise due to the influence of stray capacitors formed by capacitors on the substrate of active and passive components [28-29]. A further increase in the performance of parallel ADCs is one of the problems of modern information-measuring equipment, the solution of which will allow the practical implementation of new communication systems and telecommunications with higher quality indicators.

Наиболее близким по технической сущности заявляемому устройству является параллельный АЦП (фиг.1, фиг.2), описанный в патенте US 7.394.420 fig. 3. Анализу его предельного частотного диапазона (fв.max), а также попыткам увеличения fв.max за счет оптимизации абсолютных значений R эталонных резисторов, посвящены статьи [28-29], в том числе соавтора настоящей заявки [29].The closest in technical essence of the claimed device is a parallel ADC (figure 1, figure 2), described in patent US 7.394.420 fig. 3. An analysis of its limiting frequency range (f in.max ), as well as attempts to increase f in.max due to optimization of the absolute values of R reference resistors, are discussed in [28-29], including a co-author of this application [29].

АЦП-прототип фиг.1 (фиг.2) содержит N идентичных по архитектуре секций фиг.3. Каждая из секций содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором.The ADC prototype of FIG. 1 (FIG. 2) contains N identical sections in architecture of FIG. 3. Each section contains a voltage comparator 1, the first 2 input of which is connected to the first 3 source of input voltage through the first 4 reference resistor, and the second 5 input of comparator 1 is connected to the second 6 source of input antiphase voltage through the second 7 reference resistor, and the first 2 input of the comparator 1 is connected to the first 8 reference current source and the first 9 parasitic capacitor, the second 5 input of comparator 1 is connected to the second 10 reference current source and the second 11 parasitic capacitor.

Существенный недостаток АЦП-прототипа (фиг.1), фрагменты которого также показаны на чертежах фиг.2, фиг.3, состоит в том, что его предельный частотный диапазон преобразования входных аналоговых сигналов в цифру (даже при реализации на сверхвысокочастотных транзисторах с fmax=200 ГГц техпроцесса SGB25H1, IHP, Германия [28,29]) ограничен из-за уменьшения на высоких частотах коэффициента передачи сигнала от источников входных напряжений 3 и 6 до входов компараторов напряжения 1.A significant drawback of the ADC prototype (Fig. 1), fragments of which are also shown in the drawings of Fig. 2, Fig. 3, is that its limiting frequency range is the conversion of input analog signals to digital (even when implemented on microwave transistors with f max = 200 GHz process technology SGB25H1, IHP, Germany [28,29]) is limited due to a decrease at high frequencies of the signal transfer coefficient from input voltage sources 3 and 6 to the inputs of voltage comparators 1.

Основная задача предлагаемого изобретения состоит в расширении в несколько раз предельного частотного диапазона обрабатываемых сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений от источников входных напряжений 3 и 6 ко входам компараторов напряжения 1.The main objective of the invention is to expand several times the limit frequency range of the processed ADC signals by reducing the error of transmission of input differential voltages from sources of input voltages 3 and 6 to the inputs of voltage comparators 1.

Поставленная задача достигается тем, что в параллельном аналого-цифровом преобразователе с дифференциальным входом (фиг.1, фиг.2), каждая из N-секций которого (фиг.3) содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором, предусмотрены новые элементы и связи - первый 8 источник опорного тока выполнен в виде первого 12 биполярного транзистора, коллектор которого является выходом первого 8 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через первый 14 дополнительный токостабилизирующий двухполюсник связан с первой 15 шиной источника питания, причем первый 2 вход компаратора 1 соединен с базой первого 16 дополнительного транзистора, коллектор которого подключен ко второй 17 шине источника питания, эмиттер соединен с первой 15 шиной источника питания через второй 18 дополнительный токостабилизирующий двухполюсник и связан с эмиттером первого 12 биполярного транзистора через первый 19 корректирующий конденсатор.The problem is achieved in that in a parallel analog-to-digital Converter with a differential input (figure 1, figure 2), each of the N-sections of which (figure 3) contains a voltage comparator 1, the first 2 input of which is connected to the first 3 source input voltage through the first 4 reference resistor, and the second 5 input of comparator 1 is connected to the second 6 source of input antiphase voltage through the second 7 reference resistor, and the first 2 input of comparator 1 is connected to the first 8 reference current source and the first 9 parasitic rum, the second 5 input of comparator 1 is connected to the second 10 reference current source and second 11 parasitic capacitor, new elements and connections are provided - the first 8 reference current source is made in the form of the first 12 bipolar transistor, the collector of which is the output of the first 8 reference current source, base connected to the auxiliary voltage source 13, and the emitter through the first 14 additional current-stabilizing bipolar connected to the first 15 bus power source, and the first 2 input of the comparator 1 is connected to the base of the first 16 d additionally transistor, whose collector is connected to the second power supply bus 17, whose emitter is connected to the first power source 15 through the second bus 18 and the additional two-pole tokostabiliziruyuschy connected to the emitter of the first bipolar transistor 12 through a first adjustment capacitor 19.

На чертеже фиг.1 приведена схема АЦП-прототипа, который содержит N-параллельно включенных секций с одинаковой архитектурой фиг.3, но разными абсолютными значениями сопротивлений эталонных резисторов 4 (7) и токов I8 (I10) источников опорных токов 8 (10).The drawing of figure 1 shows the circuit of the ADC prototype, which contains N-parallel connected sections with the same architecture of figure 3, but with different absolute values of the resistances of the reference resistors 4 (7) and currents I 8 (I 10 ) of the sources of the reference currents 8 (10 )

На чертеже фиг.2 представлена схема фиг.1, в которой в каждой из N идентичных по архитектуре секций показаны выходные транзисторы источников опорного тока 8 и 10, имеющие емкость на подложку (Сп) и емкость коллектор-база (Ск). Таким образом, паразитные емкости 9 и 11 в схеме фиг.2 (фиг.3) определяется выходной емкостью транзисторов источников опорного тока 8 и 10 и входными емкостями компаратора напряжения 1.The drawing of FIG. 2 is a diagram of FIG. 1, in which, in each of the N architecture-identical sections, the output transistors of the reference current sources 8 and 10 are shown having a capacitance on a substrate (C p ) and a collector-base capacitance (C k ). Thus, the stray capacitance 9 and 11 in the circuit of figure 2 (figure 3) is determined by the output capacitance of the transistors of the reference current sources 8 and 10 and the input capacitance of the voltage comparator 1.

На чертеже фиг.3 приведена эквивалентная схема одной из секции АЦП фиг.2, соответствующая АЦП-прототипу.The drawing of figure 3 shows the equivalent circuit of one of the sections of the ADC of figure 2, corresponding to the ADC prototype.

На чертеже фиг.4 показана схема одной секции предлагаемого АЦП, соответствующая пп.1, 2 формулы изобретения.The drawing of figure 4 shows a diagram of one section of the proposed ADC, corresponding to claims 1, 2 of the claims.

На чертеже фиг.5 представлена схема заявляемого АЦП на основе секций фиг.4 в среде Cadence на моделях SiGe транзисторов (транзисторы SiGe: npn 200-п; техпроцесса SG25H1, IHP, Ik.max=4 мА. A high-performance 0.25 µm technology with npn-HBTs up to fT/fmax=180/220 GHz). В схеме изменялись емкости корректирующих конденсаторов 19 и 24 Cvar в пределах от 0 до 15фФ. Последовательно с корректирующими конденсаторами введены корректирующие резисторы с сопротивлением R=1Om≈0 (фиг.5), т.е. их влияние в данном эксперименте отсутствует. В схеме также учитываются: емкость на подложку (Сп) эталонных резисторов 4 и 7 (фиг.4), и паразитные емкости коллектор-база, и емкости на подложку всех транзисторов. Использован реальный компаратор напряжения 1 с его паразитными входными и выходными емкостями (фиг.5). Паразитные емкости токостабилизирующих двухполюсников 14, 18, 23, 21 не учитываются, в связи с тем, что они реализованы на резисторах.The drawing of figure 5 presents a diagram of the inventive ADC based on the sections of figure 4 in a Cadence environment on SiGe transistor models (SiGe transistors: npn 200-p; SG25H1, IHP, Ik.max = 4 mA process technology. A high-performance 0.25 µm technology with npn-HBTs up to f T / f max = 180/220 GHz). In the circuit, the capacitances of the correction capacitors 19 and 24 Cvar varied from 0 to 15 fF. In series with the correction capacitors, correction resistors with the resistance R = 1Om≈0 were introduced (Fig. 5), i.e. their influence in this experiment is absent. The circuit also takes into account: the capacitance on the substrate (C p ) of the reference resistors 4 and 7 (Fig. 4), and stray collector-base capacitances, and the capacitances on the substrate of all transistors. A real voltage comparator 1 with its stray input and output capacitors was used (Fig. 5). The stray capacitances of the current-stabilizing two-terminal devices 14, 18, 23, 21 are not taken into account, due to the fact that they are implemented on resistors.

На чертеже фиг.6 приведена логарифмическая амплитудно-частотная характеристика коэффициента передачи по напряжению со входов АЦП (от источников входных напряжений 3 и 6, фиг.4) к дифференциальному входу компаратора напряжения №2 (каналы: 32, 48).The drawing of Fig.6 shows the logarithmic amplitude-frequency characteristic of the voltage transfer coefficient from the ADC inputs (from input voltage sources 3 and 6, Fig.4) to the differential input of the voltage comparator No. 2 (channels: 32, 48).

Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом содержит N идентичных по архитектуре секций (фиг.4). Каждая из N секций включает компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором. Первый 8 источник опорного тока выполнен в виде первого 12 биполярного транзистора, коллектор которого является выходом первого 8 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через первый 14 дополнительный токостабилизирующий двухполюсник связан с первой 15 шиной источника питания, причем первый 2 вход компаратора 1 соединен с базой первого 16 дополнительного транзистора, коллектор которого подключен ко второй 17 шине источника питания, эмиттер соединен с первой 15 шиной источника питания через второй 18 дополнительный токостабилизирующий двухполюсник и связан с эмиттером первого 12 биполярного транзистора через первый 19 корректирующий конденсатор.An ultra-fast parallel analog-to-digital converter with a differential input contains N sections identical in architecture (Fig. 4). Each of the N sections includes a voltage comparator 1, the first 2 input of which is connected to the first 3 source of input voltage through the first 4 reference resistor, and the second 5 input of comparator 1 is connected to the second 6 source of input antiphase voltage through the second 7 reference resistor, the first 2 input comparator 1 is connected to the first 8 reference current source and the first 9 parasitic capacitor, the second 5 input of comparator 1 is connected to the second 10 reference current source and the second 11 parasitic capacitor. The first 8 reference current source is made in the form of the first 12 bipolar transistor, the collector of which is the output of the first 8 reference current source, the base is connected to the auxiliary voltage source 13, and the emitter is connected through the first 14 additional current-stabilizing bipolar to the first 15 bus of the power source, the first 2 the input of the comparator 1 is connected to the base of the first 16 additional transistor, the collector of which is connected to the second 17 bus power source, the emitter is connected to the first 15 bus power source through 18 second additional bipole tokostabiliziruyuschy and is connected to the emitter of the first bipolar transistor 12 through a first adjustment capacitor 19.

На чертеже фиг.4 в соответствии с п.2 формулы изобретения второй 10 источник опорного тока выполнен в виде второго 20 биполярного транзистора, коллектор которого является выходом второго 10 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через третий 21 дополнительный токостабилизирующий двухполюсник связан с первой 15 шиной источника питания, причем второй 5 вход компаратора 1 соединен с базой второго 22 дополнительного транзистора, коллектор которого подключен ко второй 17 шине источника питания, эмиттер соединен с первой 15 шиной источника питания через четвертый 23 дополнительный токостабилизирующий двухполюсник и связан с эмиттером второго 20 биполярного транзистора через второй 24 корректирующий конденсатор.In the drawing of FIG. 4, in accordance with claim 2, the second 10 reference current source is made in the form of a second 20 bipolar transistor, the collector of which is the output of the second 10 reference current source, the base is connected to the auxiliary voltage source 13, and the emitter through the third 21 additional a current-stabilizing two-terminal device is connected to the first 15 bus of the power source, and the second 5 input of the comparator 1 is connected to the base of the second 22 additional transistor, the collector of which is connected to the second 17 bus of the power source, the emitter is connected to the first 15 bus of the power source through the fourth 23 additional current-stabilizing bipolar and connected to the emitter of the second 20 bipolar transistor through the second 24 correction capacitor.

Рассмотрим работу аналоговой секции предлагаемого АЦП фиг.4 (фиг.5), включающей эталонные резисторы 4, 7 и источники опорного тока 8, 10.Consider the work of the analog section of the proposed ADC of figure 4 (figure 5), including the reference resistors 4, 7 and the sources of the reference current 8, 10.

В АЦП-прототипе фиг.1 - фиг.3 быстродействие аналоговой части (ее предельный частотный диапазон fв.max) определяется паразитными конденсаторами 9 и 11. Практически верхняя граничная частота (по уровню -1 дБ) АЦП-прототипа не превышает 8-9 ГГц (фиг.6, Ск=0), в то время как быстродействие компаратора напряжения 1, реализованного на СВЧ SiGe транзисторах [28,29] с fT=200 ГГц, позволяет работать в более широком частотном диапазоне (20÷50 ГГц).In the ADC prototype of FIG. 1 - FIG. 3, the speed of the analog part (its maximum frequency range f in.max ) is determined by parasitic capacitors 9 and 11. The practically upper cut-off frequency (in terms of -1 dB) of the ADC prototype does not exceed 8-9 GHz (Fig.6, C k = 0), while the speed of the voltage comparator 1, implemented on microwave SiGe transistors [28,29] with f T = 200 GHz, allows you to work in a wider frequency range (20 ÷ 50 GHz )

В заявляемом устройстве за счет введения транзисторов 16 и 22 и дополнительных конденсаторов 19 и 24 предельный диапазон рабочих частот аналоговой секции АЦП расширяется более чем в 3 раза (фиг.6). Это позволяет обеспечить аналого-цифровое преобразование более высокочастотных сигналов.In the inventive device due to the introduction of transistors 16 and 22 and additional capacitors 19 and 24, the maximum operating frequency range of the analog section of the ADC is expanded more than 3 times (Fig.6). This allows for analog-to-digital conversion of higher frequency signals.

Введение последовательно с корректирующими конденсаторами 19 и 24 корректирующих резисторов (фиг.5) позволяет оптимизировать неравномерность амплитудно-частотной характеристики аналоговой секции АЦП, что создает условия для дальнейшего расширения частотного диапазона.The introduction of corrective resistors in series with the correction capacitors 19 and 24 (Fig. 5) makes it possible to optimize the unevenness of the amplitude-frequency characteristics of the analog section of the ADC, which creates the conditions for further expansion of the frequency range.

Таким образом, заявляемое устройство характеризуется существенными преимуществами в сравнении с прототипом по предельному частотном диапазону обрабатываемых сигналов.Thus, the claimed device is characterized by significant advantages in comparison with the prototype in the limiting frequency range of the processed signals.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент US 6.437.724 fig.41. Patent US 6.437.724 fig. 4

2. Патент US 6.882.2942. Patent US 6.882.294

3. Патент US 4.229.729 fig.13. US patent 4,229,729 fig. 1

4. Патент US 4.058.806 fig.2a4. Patent US 4.058.806 fig. 2a

5. Патент US 4.831.379 fig.85. Patent US 4.831.379 fig. 8

6. Патент US 5.598.161 fig.96. Patent US 5.598.161 fig. 9

7. Патентная заявка US 2010/0231430 fig.117. Patent application US 2010/0231430 fig.11

8. Патент US 4.912.469 fig. 5, fig.68. Patent US 4.912.469 fig. 5, fig. 6

9. Патент US 6.437.724 fig.49. US Pat. No. 6,437,724 fig. 4

10. Патент US 5.175.550 fig.210. US Pat. No. 5,175,550 fig. 2

11. Патент US 6.847.320 fig.211. US patent 6.847.320 fig.2

12. Патент US 6.882.294 fig.312. US Patent 6,882,294 fig. 3

13. Патент DE 2009/002062 fig.313. Patent DE 2009/002062 fig. 3

14. Патент US 5.307.067 fig.114. US patent 5.307.067 fig. 1

15. Патент US 4.745.393 fig.115. Patent US 4.745.393 fig. 1

16. Патент US 5.204.679 fig.116. US Patent 5.204.679 fig. 1

17. Патент US 4.719.447 fig.117. Patent US 4.719.447 fig. 1

18. Патент US 4.774.498 fig.1318. Patent US 4.774.498 fig.13

19. Патент US 4.768.016 fig.119. Patent US 4.768.016 fig. 1

20. Патент US 7.196.649 fig.120. Patent US 7.196.649 fig. 1

21. Патент US 4.752.766 fig.521. Patent US 4.752.766 fig. 5

22. Патент DE 2009/002062 fig.122. Patent DE 2009/002062 fig. 1

23. Патент US 5.231.399 fig.223. Patent US 5.231.399 fig. 2

24. Патент US 4.578.715 fig.424. Patent US 4,578.715 fig. 4

25. Патент US 4.831.379 fig.425. US patent 4.831.379 fig.4

26. Патентная заявка US 2008/03653626. Patent application US 2008/036536

27. Патент US 4.763.106 fig.127. Patent US 4.763.106 fig. 1

28.Y.Borokhovych. 4-bit, 16 GS/s ADC with new Parallel Reference Network / Y.Borokhovych, H. Gustat, C.Scheytt // COMCAS 2009 - 2009 IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems28.Y. Borokhovych. 4-bit, 16 GS / s ADC with new Parallel Reference Network / Y. Borokhovych, H. Gustat, C. Scheytt // COMCAS 2009 - 2009 IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems

29.Серебряков А.И. Метод повышения быстродействия параллельных АЦП / А.И.Серебряков, Е.Б. Борохович // Твердотельная электроника. Сложные функциональные блоки РЭА: Материалы научно-технической конференции. - М.: МНТОРЭС им. А.С.Попова, 2012. - С.150-15529.Serebryakov A.I. A method for increasing the performance of parallel ADCs / A.I. Serebryakov, E.B. Borokhovich // Solid-state electronics. Complex functional blocks of REA: Materials of a scientific and technical conference. - M.: MNTORES them. A.S. Popova, 2012 .-- S.150-155

Claims (2)

1. Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом, каждая из N секций которого содержит компаратор напряжения (1), первый (2) вход которого соединен с первым (3) источником входного напряжения через первый (4) эталонный резистор, а второй (5) вход компаратора (1) подключен ко второму (6) источнику входного противофазного напряжения через второй (7) эталонный резистор, причем первый (2) вход компаратора (1) связан с первым (8) источником опорного тока и первым (9) паразитным конденсатором, второй (5) вход компаратора (1) связан со вторым (10) источником опорного тока и вторым (11) паразитным конденсатором, отличающийся тем, что первый (8) источник опорного тока выполнен в виде первого (12) биполярного транзистора, коллектор которого является выходом первого (8) источника опорного тока, база подключена к источнику вспомогательного напряжения (13), а эмиттер через первый (14) дополнительный токостабилизирующий двухполюсник связан с первой (15) шиной источника питания, причем первый (2) вход компаратора (1) соединен с базой первого (16) дополнительного транзистора, коллектор которого подключен ко второй (17) шине источника питания, эмиттер соединен с первой (15) шиной источника питания через второй (18) дополнительный токостабилизирующий двухполюсник и связан с эмиттером первого (12) биполярного транзистора через первый (19) корректирующий конденсатор.1. An ultra-fast parallel analog-to-digital converter with a differential input, each of the N sections of which contains a voltage comparator (1), the first (2) input of which is connected to the first (3) input voltage source through the first (4) reference resistor, and the second ( 5) the comparator input (1) is connected to the second (6) source of input antiphase voltage through a second (7) reference resistor, and the first (2) input of the comparator (1) is connected to the first (8) reference current source and the first (9) spurious capacitor, second (5) input to a parator (1) is connected to a second (10) reference current source and a second (11) parasitic capacitor, characterized in that the first (8) reference current source is made in the form of a first (12) bipolar transistor, the collector of which is the output of the first (8) reference current source, the base is connected to the auxiliary voltage source (13), and the emitter through the first (14) additional current-stabilizing two-terminal device is connected to the first (15) bus of the power source, and the first (2) input of the comparator (1) is connected to the base of the first (16) ) additional transist an ora, the collector of which is connected to the second (17) bus of the power source, the emitter is connected to the first (15) bus of the power source through the second (18) additional current-stabilizing bipolar and connected to the emitter of the first (12) bipolar transistor through the first (19) correction capacitor. 2. Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом по п.1, отличающийся тем, что второй (10) источник опорного тока выполнен в виде второго (20) биполярного транзистора, коллектор которого является выходом второго (10) источника опорного тока, база подключена к источнику вспомогательного напряжения (13), а эмиттер через третий (21) дополнительный токостабилизирующий двухполюсник связан с первой (15) шиной источника питания, причем второй (5) вход компаратора (1) соединен с базой второго (22) дополнительного транзистора, коллектор которого подключен ко второй (17) шине источника питания, эмиттер соединен с первой (15) шиной источника питания через четвертый (23) дополнительный токостабилизирующий двухполюсник и связан с эмиттером второго (20) биполярного транзистора через второй (24) корректирующий конденсатор. 2. The superfast parallel analog-to-digital converter with a differential input according to claim 1, characterized in that the second (10) reference current source is made in the form of a second (20) bipolar transistor, the collector of which is the output of the second (10) reference current source, base connected to the auxiliary voltage source (13), and the emitter through the third (21) additional current-stabilizing two-terminal device is connected to the first (15) bus of the power source, and the second (5) input of the comparator (1) is connected to the base of the second (22) additional of the second transistor, the collector of which is connected to the second (17) bus of the power supply, the emitter is connected to the first (15) bus of the power supply through the fourth (23) additional current-stabilizing bipolar and connected to the emitter of the second (20) bipolar transistor through the second (24) correction capacitor .
RU2013119662/08A 2013-04-26 2013-04-26 Ultra-high-speed parallel analogue-to-digital converter with differential input RU2536377C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013119662/08A RU2536377C1 (en) 2013-04-26 2013-04-26 Ultra-high-speed parallel analogue-to-digital converter with differential input

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013119662/08A RU2536377C1 (en) 2013-04-26 2013-04-26 Ultra-high-speed parallel analogue-to-digital converter with differential input

Publications (2)

Publication Number Publication Date
RU2013119662A RU2013119662A (en) 2014-11-10
RU2536377C1 true RU2536377C1 (en) 2014-12-20

Family

ID=53286346

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013119662/08A RU2536377C1 (en) 2013-04-26 2013-04-26 Ultra-high-speed parallel analogue-to-digital converter with differential input

Country Status (1)

Country Link
RU (1) RU2536377C1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1550622A1 (en) * 1987-08-24 1990-03-15 Московский Инженерно-Физический Институт Analog-digital converter
US7394420B2 (en) * 2005-09-12 2008-07-01 Rohde & Schwarz Gmbh & Co., Kg High-speed analog/digital converter
RU2335844C2 (en) * 2006-09-29 2008-10-10 Юрий Владимирович Агрич Analog-to-digital converter and method of calibration thereof
RU2341017C2 (en) * 2006-09-29 2008-12-10 Юрий Владимирович Агрич Fast-acting analog-digital converter and method of its calibration
DE102009002062A1 (en) * 2009-03-31 2010-10-07 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Parallel analog-to-digital converter for converting analog signal into digital signal in e.g. digital oscilloscope, has resistors and current source serially connected with each other, and output nodes connected with input of comparator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1550622A1 (en) * 1987-08-24 1990-03-15 Московский Инженерно-Физический Институт Analog-digital converter
US7394420B2 (en) * 2005-09-12 2008-07-01 Rohde & Schwarz Gmbh & Co., Kg High-speed analog/digital converter
RU2335844C2 (en) * 2006-09-29 2008-10-10 Юрий Владимирович Агрич Analog-to-digital converter and method of calibration thereof
RU2341017C2 (en) * 2006-09-29 2008-12-10 Юрий Владимирович Агрич Fast-acting analog-digital converter and method of its calibration
DE102009002062A1 (en) * 2009-03-31 2010-10-07 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Parallel analog-to-digital converter for converting analog signal into digital signal in e.g. digital oscilloscope, has resistors and current source serially connected with each other, and output nodes connected with input of comparator

Also Published As

Publication number Publication date
RU2013119662A (en) 2014-11-10

Similar Documents

Publication Publication Date Title
Wei et al. An 8 bit 4 gs/s 120 mw cmos adc
WO2022100754A1 (en) On-chip rc oscillator, chip, and communication terminal
CN104702289A (en) Successive approximation analog-digital converter and capacitance compensation circuit of comparator input tube thereof
Weiss et al. DC-62 GHz 4-phase 25% duty cycle quadrature clock generator
CN116746065A (en) Calibration scheme for nonlinear ADC
Ma et al. A 32.5-GS/s two-channel time-interleaved CMOS sampler with switched-source follower based track-and-hold amplifier
RU2536377C1 (en) Ultra-high-speed parallel analogue-to-digital converter with differential input
US9866236B1 (en) Appapatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters
Liu et al. Accuracy-enhanced variance-based time-skew calibration using SAR as window detector
RU2518997C1 (en) Ultra-high-speed parallel analogue-to-digital converter with differential input
RU2523960C1 (en) Ultra-high-speed parallel analogue-to-digital converter with differential input
EP2323256B1 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
KR20190021634A (en) Discrete-time integrator circuit with operational amplifier gain compensation function
RU2535458C1 (en) Ultra-high-speed parallel differential analogue-to-digital converter
RU2513716C1 (en) High-speed analogue-to-digital converter with differential input
Zhen et al. A 25-GSa/s InP DHBT track-and-hold amplifier using active peaking input buffer
Buck et al. A 6-GS/s 9.5-b Single-Core Pipelined Folding-Interpolating ADC With 7.3 ENOB and 52.7-dBc SFDR in the Second Nyquist Band in 0.25-$\mu $ m SiGe-BiCMOS
RU2321156C1 (en) Broadband amplifier
Prokopenko et al. The synthesis of the correction circuit of the high speed sensors of the physical quantities and current-voltage converters with the parasitic capacitance
Prokopenko et al. The methods of the bandwidth enhancement of the flash ADC with the differential input
Cheng et al. High-dynamic-range programmable gain amplifier with linear-in-dB and DAC gain control
Wang et al. A novel 12-bit 0.6-mW two-step coarse-fine time-to-digital converter
Lai et al. SAR ADC with a body effect reduction T/H circuit for wireless power transfer applications
Bai et al. A CMOS low power fast-settling AGC amplifier based on integrated RSSI
Huang et al. Chip design of a 10-MHz switched capacitor low-pass filter for wireless application

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150427