RU2534955C1 - Automatic control system - Google Patents
Automatic control system Download PDFInfo
- Publication number
- RU2534955C1 RU2534955C1 RU2013116175/08A RU2013116175A RU2534955C1 RU 2534955 C1 RU2534955 C1 RU 2534955C1 RU 2013116175/08 A RU2013116175/08 A RU 2013116175/08A RU 2013116175 A RU2013116175 A RU 2013116175A RU 2534955 C1 RU2534955 C1 RU 2534955C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- inputs
- output
- outputs
- control
- Prior art date
Links
Images
Abstract
Description
Настоящее техническое решение относится к системам автоматического управления движением широкого класса подвижных объектов, как наземных, так и авиационных, а также изделий ракетно-космической техники, робототехнических комплексов, к которым предъявляются повышенные требования по точности управления и надежности работы в экстремальных условиях и в полях ионизирующего излучения. Экстремальность обусловлена широким диапазоном изменения температуры окружающей среды от - 60 до +125°С, механическими воздействиями в виде ударов и широкополосной вибрации.This technical solution relates to automatic control systems for the movement of a wide class of moving objects, both ground-based and aviation, as well as rocket and space technology products, robotic systems, which are subject to increased requirements for control accuracy and reliability in extreme conditions and in the fields of ionizing radiation. Extremeness is due to a wide range of changes in ambient temperature from - 60 to + 125 ° C, mechanical influences in the form of shock and broadband vibration.
Известна система автоматического управления судном (См. патент RU №2248914, (B63Н 25/04) от 01.03.2004), содержащая датчик и задатчик курса, датчик угловой скорости, датчик кормовых рулей, выходы которых подключены к входам первого сумматора-усилителя, выход которого соединен с входом рулевого привода кормовых рулей, датчик угла дрейфа и датчик носовых рулей, выход которого подключен к первому входу второго сумматора-усилителя. Кроме того, в составе системы имеются датчик и задатчик бокового смещения судна, задатчик допустимого угла дрейфа и блок логики, содержащий алгебраический сумматор, сумматор модулей двух сигналов, диод и электромагнитное реле с нормально-разомкнутой и нормально-замкнутой контактными группами. Недостатками данного технического решения являются:A known system for automatic control of a ship (See patent RU No. 2248914, (B63H 25/04) dated 03/01/2004), comprising a heading sensor and heading gear, an angular velocity sensor, a stern rudder sensor, the outputs of which are connected to the inputs of the first adder-amplifier, an output which is connected to the input of the steering drive of the stern rudders, a drift angle sensor and a nose rudder sensor, the output of which is connected to the first input of the second adder-amplifier. In addition, the system includes a sensor and a vessel lateral displacement adjuster, a permissible drift angle adjuster, and a logic unit containing an algebraic adder, an adder of two signal modules, a diode, and an electromagnetic relay with normally open and normally closed contact groups. The disadvantages of this technical solution are:
1. Нестабильность характеристик. В связи с применением аналоговых узлов, параметры которых существенно зависят от условий эксплуатации (в первую очередь от температуры окружающей среды), будет наблюдаться дрейф параметров системы в целом, что усугубляется действием ионизирующего излучения.1. Instability of characteristics. In connection with the use of analog nodes, the parameters of which substantially depend on operating conditions (primarily on the ambient temperature), a drift of the parameters of the system as a whole will be observed, which is exacerbated by the action of ionizing radiation.
2. Недостаточная отказоустойчивость. В системе не предусмотрено каких-либо средств нейтрализации отказов отдельных узлов, поэтому выход из строя любого узла приведет к отказу системы в целом.2. Lack of fault tolerance. The system does not provide any means of neutralizing the failures of individual nodes, so the failure of any node will lead to a failure of the system as a whole.
3. Ограниченные функциональные возможности. Введение дополнительных управляющих звеньев или расширение набора датчиков требует существенной переработки аппаратуры системы управления.3. Limited functionality. The introduction of additional control links or the expansion of the set of sensors requires a significant redesign of the control system equipment.
4. Фиксированный алгоритм управления. Как в случае расширения, а также реализации другого алгоритма управления требуется переработка аппаратуры.4. Fixed control algorithm. As in the case of expansion, as well as the implementation of another control algorithm, hardware processing is required.
Задачи расширения функциональных возможностей, применения различных алгоритмов управления и повышения стабильности благодаря наличию цифрового вычислителя частично решаются в изобретении АППАРАТУРА АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ ДВИЖЕНИЕМ СУДНА (См. патент RU №2221728, (B63H 25/04) от 13.05.2002), содержащая кроме вычислителя, задатчик путевого угла, датчик угла перекладки руля, рулевой привод, опорную и вспомогательную антенну, приемник системы спутниковой навигации (ССН), сумматор, два интегратора и дифференциатор. Однако недостаток - низкая отказоустойчивость - в данной аппаратуре по-прежнему присутствует, так как любой отказ вычислительного устройства влечет за собой отказ всей системы.The tasks of expanding the functionality, applying various control algorithms and increasing stability due to the presence of a digital computer are partially solved in the invention VESSEL AUTOMATIC CONTROL EQUIPMENT (See patent RU No. 2221728, (B63H 25/04) of 05/13/2002), which contains, apart from the computer, a master track angle, rudder angle sensor, steering gear, reference and auxiliary antenna, satellite navigation system (CCH) receiver, adder, two integrators and differentiator. However, the drawback - low fault tolerance - is still present in this equipment, since any failure of the computing device entails a failure of the entire system.
В то же время катастрофический отказ может быть нейтрализован за счет использования введенных в состав системы резервных компонентов, а параметрический дрейф параметров отдельных узлов, обусловленный изменением температуры и ионизирующим излучением, может быть нейтрализован перестройкой режимов работы схем электрических, например изменением быстродействия цифровых блоков обработки и учетом изменения параметров, например текущих значений токов и напряжений аналоговых узлов их измерениями в процессе работы и последующим учетом этих отклонений при обработке данных в вычислительных устройствах. Наиболее полно задача нейтрализации одиночных отказов в вычислительном устройстве, являющемся основным звеном системы, решена в изобретении СИСТЕМА УПРАВЛЕНИЯ СУДНОМ (См. патент RU №242944), данное решение может быть принято за ПРОТОТИП.At the same time, a catastrophic failure can be neutralized through the use of redundant components introduced into the system, and the parametric drift of the parameters of individual nodes due to changes in temperature and ionizing radiation can be neutralized by tuning the operating modes of electrical circuits, for example, by changing the speed of digital processing units and taking into account changes in parameters, for example, current values of currents and voltages of analog nodes by their measurements during operation and subsequent consideration of these deviations in the processing of data in computing devices. The most complete task of neutralizing single failures in a computing device, which is the main part of the system, is solved in the invention SHIP MANAGEMENT SYSTEM (See patent RU No. 242944), this decision can be taken as a PROTOTYPE.
Для нейтрализации последствий одиночных отказов вычислительного устройства и сохранения работоспособности системы управления в целом в составе известной системы имеются три управляющих вычислительных устройства (УВУ) с общим устройством синхронизации, обеспечивающим синхронную и синфазную работу вычислителей, выходные сигналы которых, прежде чем поступить на исполнительные органы(ИО) объекта управления, проходят через узел мажоритации. Данное решение обеспечивает нейтрализацию первого отказа в любом из вычислителей. Однако после возникновения первого отказа надежность дальнейшей работы системы резко снижается, так как возникновение любого второго отказа в одном из двух оставшихся исправными вычислителей приводит к отказу системы в целом, а интенсивность отказа двух вычислителей, приводящая к потере управления при таком варианте резервирования, в два раза больше, чем при работе с одним оставшимся исправным вычислителем.To neutralize the consequences of single failures of the computing device and to maintain the operability of the control system as a whole, the known system has three control computing devices (CVDs) with a common synchronization device that provides synchronous and common mode operation of the computers, the output signals of which, before arriving at the executive bodies (IO) ) of the control object, pass through the majority unit. This solution provides the neutralization of the first failure in any of the calculators. However, after the first failure occurs, the reliability of the further operation of the system decreases sharply, since the occurrence of any second failure in one of the two remaining serviceable computers calculates the failure of the system as a whole, and the failure rate of two computers, which leads to loss of control with this backup option, doubles more than when working with one remaining working computer.
Целесообразно после возникновения первого отказа перейти от структуры с мажоритацией к структуре, в которой к выходу подключен один из исправных вычислителей, что требует введения дополнительных средств контроля работы вычислителей и переключения их выходных сигналов.It is advisable after the first failure to switch from a majority structure to a structure in which one of the working computers is connected to the output, which requires the introduction of additional means of monitoring the operation of the computers and switching their output signals.
Кроме того, надежность снижает наличие общего устройства синхронизации, отказ в котором приводит к неработоспособности УВУ и системы в целом. Устройство синхронизации, кроме того, реализовано с жесткой тактовой сеткой, а при переключении каналов УВУ изменяется длина цепей прохождения информации, и при жесткой сетке синхроимпульсов данные могут исказиться. Необходимо менять частоту синхронизации при перестройке структуры, вызывающей изменение задержек в цепях прохождения информации с учетом фактического быстродействия цепей передачи информации, которая может изменяться со временем, под действием ионизирующего излучения и изменения температуры. В большинстве вычислительных устройств, работающих длительное время в неблагоприятных внешних условиях и полях ионизирующего излучения, происходит дрейф параметров элементов, приводящий в цифровых устройствах, как правило, к изменению быстродействия, а в аналоговых узлах - к изменению стабильности и точности их работы. В то же время, подстраивая частоту обработки информации в цифровых узлах под фактическое быстродействие и фактические времена передачи информации их блоков и узлов, а также учитывая дрейф параметров в аналоговых узлах (например, в аналого-цифровых преобразователях) можно сохранить работоспособность и точностные характеристики системы управления.In addition, reliability reduces the presence of a common synchronization device, the failure of which leads to inoperability of the UVU and the system as a whole. The synchronization device, in addition, is implemented with a rigid clock grid, and when switching the channels of the UVD, the length of the information transmission chains changes, and with a rigid grid of clock pulses, the data may be distorted. It is necessary to change the synchronization frequency during the restructuring of the structure, causing a change in the delays in the information transmission circuits, taking into account the actual speed of the information transfer circuits, which can change with time, under the influence of ionizing radiation and temperature changes. In most computing devices operating for a long time in adverse external conditions and fields of ionizing radiation, element parameters drift, leading in digital devices, as a rule, to a change in speed, and in analog nodes to a change in the stability and accuracy of their operation. At the same time, by adjusting the frequency of information processing in digital nodes to the actual speed and actual transmission times of information of their blocks and nodes, and also taking into account the drift of parameters in analog nodes (for example, in analog-to-digital converters), it is possible to maintain the operability and accuracy characteristics of the control system .
Кроме того, при создании радиационно стойких БИС для таких систем их разработчики технологическими мерами (например, перелегированием) производят сдвиг параметров этих БИС в сторону, противоположную изменению их параметров при наборе дозы от ионизирующего излучения. Поэтому при начальном наборе дозы быстродействие элементов БИС может возрастать. Представляется целесообразным использовать повышение быстродействия БИС для увеличения производительности УВУ и эффективности системы в целом за счет расширения состава задач и точности вычислений.In addition, when creating radiation-resistant LSIs for such systems, their developers, by technological measures (for example, replacing), shift the parameters of these LSIs in the direction opposite to the change in their parameters when the dose is collected from ionizing radiation. Therefore, with the initial set of doses, the speed of LSI elements may increase. It seems advisable to use an increase in the speed of LSI to increase the productivity of the ILC and the efficiency of the system as a whole by expanding the scope of tasks and accuracy of calculations.
Решение этих задач требует существенной переработки известных решений.The solution of these problems requires a substantial revision of the known solutions.
С целью повышения эффективности работы системы управления и расширения состава объектов для ее применения предлагаетсяIn order to increase the efficiency of the control system and expand the composition of objects for its application, it is proposed
СИСТЕМА АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ.AUTOMATIC CONTROL SYSTEM.
Заявляемое устройство содержит различные датчики (угловой скорости, ускорения и т.д.), аппаратуру спутниковой навигации (АСН), блок сбора информации (БСИ), три управляющих вычислительных устройства (УВУ), исполнительные органы (ИО) объекта управления и подсистему инерциальной навигации (ПИН).The inventive device contains various sensors (angular velocity, acceleration, etc.), satellite navigation equipment (ASN), a data collection unit (BSI), three control computing devices (IAC), executive bodies (IO) of the control object and the inertial navigation subsystem (PIN).
Кроме того, в состав заявляемого устройства дополнительно введены переключатель каналов (ПК) УВУ, блок контроля (БК), подсистема оптической коррекции (ПОК), подсистема электропитания (ПЭП), датчик внешнего воздействия (ДВВ), формирователь сигнала (ФС) блокировки и энергонезависимое запоминающее устройство с санкционированным доступом (ЗУ СД).In addition, the inventive device additionally introduced a channel selector (PC) UVU, a control unit (BC), an optical correction subsystem (POC), a power subsystem (PEP), an external impact sensor (DVV), a signal conditioning unit (FS) blocking and non-volatile authorized access memory (SD memory).
ПИН содержит датчик ускорения и три датчика угловой скорости (соответственно рысканья, вращения (крена) и тангажа). Выходы датчиков подключены к входам первого специализированного вычислительного устройства подсистемы инерциальной навигации (СВУ ПИН), вход-выход которого является входом-выходом подсистемы, подключенным через двунаправленную навигационную связь к БСИ.The PIN contains an acceleration sensor and three angular velocity sensors (yaw, rotation (roll) and pitch, respectively). The outputs of the sensors are connected to the inputs of the first specialized computing device of the inertial navigation subsystem (VCA PIN), the input-output of which is the input-output of the subsystem connected via bi-directional navigation communication to the BSI.
СВУ ПИН содержит процессор, к которому через двунаправленную связь подключено первое специализированное запоминающее устройство. Вход-выход процессора объединен с входом-выходом блока связи и является входом-выходом СВУ. Выход процессора подключен к входу первого блока микропрограммного управления (БМУ), входу блока синхронизации и входу буферного регистра. Выходы этого регистра подключены к входам n умножителей, соединенных последовательно шинами переноса. Выходы умножителей подключены к входам сумматора, выход которого подключен к входу блока связи, вход-выход которого является входом-выходом СВУ и подсистемы, подключенным к БСИ.The VCA PIN contains a processor to which the first specialized storage device is connected via bi-directional communication. The input-output of the processor is combined with the input-output of the communication unit and is the input-output of the VCA. The processor output is connected to the input of the first microprogram control unit (BMU), the input of the synchronization unit, and the input of the buffer register. The outputs of this register are connected to the inputs of n multipliers connected in series by transfer buses. The outputs of the multipliers are connected to the inputs of the adder, the output of which is connected to the input of the communication unit, the input-output of which is the input-output of the VCA and the subsystem connected to the BSI.
Подсистема оптической коррекции содержит n датчиков инфракрасного, светового и ультрафиолетового диапазонов, подключенных выходами к входам второго СВУ подсистемы оптической коррекции (СВУ ПОИ), подключенного входом-выходом через двунаправленную обрабатывающую связь к БСИ.The optical correction subsystem contains n sensors of infrared, light and ultraviolet ranges, connected by outputs to the inputs of the second VCA of the optical correction subsystem (VCA POI), connected by the input-output through a bi-directional processing connection to the BSI.
СВУ ПОИ содержит управляющий микропроцессор с подключенным к нему через первую двунаправленную связь вторым специализированным запоминающим устройством, к которому через вторую двунаправленную связь подключено устройство связи, вход-выход которого является входом-выходом СВУ и ПОИ, подключенным к БСИ. Кроме того, к управляющему микропроцессору через первую магистраль подключено m вычислительных микропроцессоров, подключенных через вторую магистраль ко второму запоминающему устройству. При этом установочный выход управляющего микропроцессора подключен к установочным входам второго БМУ и устройства синхронизации, выходы которых подключены к микропрограммным входам и входам синхронизации всех микропроцессоров и устройства связи, выходы признаков которых подключены к входам признаков второго БМУ.The VCA POI contains a control microprocessor with a second specialized storage device connected to it through the first bi-directional communication, to which a communication device is connected via the second bi-directional communication, the input-output of which is the input-output of the VCA and the POI connected to the BSI. In addition, m computing microprocessors connected via a second highway to a second storage device are connected to the control microprocessor through the first highway. In this case, the installation output of the control microprocessor is connected to the installation inputs of the second BMU and synchronization device, the outputs of which are connected to the microprogram inputs and synchronization inputs of all microprocessors and the communication device, the outputs of the signs of which are connected to the inputs of the signs of the second BMU.
Устройство синхронизации и блок синхронизации реализованы идентично и каждый из них содержит перестраиваемый генератор импульсов, установочный вход которого является одноименным входом устройства (блока), а выход подключен к запускающему входу сдвигающего регистра, выход последнего разряда которого подключен к его запускающему входу, а выходы этого регистра являются синхронизирующими выходами устройства (блока).The synchronization device and synchronization unit are implemented identically and each of them contains a tunable pulse generator, the installation input of which is the input of the device (unit) of the same name, and the output is connected to the triggering input of the shift register, the last discharge of which is connected to its triggering input, and the outputs of this register are the synchronizing outputs of the device (block).
Блок сбора информации содержит последовательно соединенные регистры, входы и выходы которых являются входами и выходами, схемы развязки и схемы связи, вход-выход которых является входом-выходом блока, подключенного к УВУ.The information collection unit contains series-connected registers, the inputs and outputs of which are inputs and outputs, isolation circuits and communication circuits, the input-output of which is the input-output of the unit connected to the UVU.
Подсистема электропитания содержит первый и второй первичные источники энергии, подключенные выходами к первой группе входов блока контроля и управления (БКУ) и соответственно к первому и второму входам первого коммутатора. Выходы этого коммутатора подключены к входам первого и второго аккумуляторов, подключенных выходами ко второй группе входов БКУ и соответственно к первому и второму входам второго коммутатора, выходы которого подключены к входу источника вторичного электропитания (ИВЭП), установочный вход которого является установочным входом подсистемы, подключенным в выходу ПК, и объединен с установочным входом формирователя синхроимпульсов (ФСИ), три управляющих выхода которого подключены к управляющим входам ИВЭП. Выходы постоянного и импульсного питания ИВЭП, синхронизирующие выходы и выходы метки времени ФСИ, являются одноименными выходами подсистемы, подключенными к соответствующим входам АСН, ПИН, ПОИ и ЗУСД.The power supply subsystem contains the first and second primary energy sources connected by the outputs to the first group of inputs of the control and management unit (BKU) and, respectively, to the first and second inputs of the first switch. The outputs of this switch are connected to the inputs of the first and second batteries, connected by the outputs to the second group of inputs of the control switchgear and, respectively, to the first and second inputs of the second switch, the outputs of which are connected to the input of the secondary power supply (IWEP), the installation input of which is the installation input of the subsystem connected to PC output, and is combined with the installation input of the sync pulse shaper (FSI), the three control outputs of which are connected to the control inputs of the IWEP. The outputs of the constant and pulse power supply of the IVEP, synchronizing the outputs and outputs of the time stamp of the FSI, are the outputs of the subsystem of the same name, connected to the corresponding inputs of the ASN, PIN, POI and ZUSD.
Датчик внешнего воздействия выполнен как блокинг-генератор, к базе транзистора которого подключен обратно-смещенный диод.The external impact sensor is designed as a blocking generator, to the base of the transistor of which a back-biased diode is connected.
Формирователь сигнала содержит стабильный задающий генератор, подключенный выходом к интервальному счетчику, выход которого через интервальный дешифратор подключен к сбрасывающему входу триггера запрета, запускающий вход которого объединен с запускающим входом интервального счетчика и первым входом логического элемента, выход которого является выходом формирователя, установочный вход которого является входом регистра санкционированного кода. Выходы этого регистра через санкционированный дешифратор подключены к запрещающему входу логического элемента.The signal generator contains a stable master oscillator connected to the interval counter by an output, the output of which through the interval decoder is connected to the reset input of the inhibit trigger, the trigger input of which is combined with the trigger input of the interval counter and the first input of the logic element, the output of which is the output of the driver, the installation input of which is the entry of the authorized code register. The outputs of this register through an authorized decoder are connected to the inhibitory input of the logic element.
Запоминающее устройство с санкционированным допуском содержит первый и второй накопители, блокирующие входы которых являются блокирующим входом устройства, подключенным к выходу формирователя сигналов. Кроме того, к каждому из накопителей, первому и второму, через собственную первую временную двунаправленную связь подключен свой сумматор времени, соответственно первый и второй, входы которых являются входом метки времени устройства, у которого, кроме того, к каждому из накопителей, первому и второму, через свою вторую массивную двунаправленную связь подключен свой сумматор массивов, соответственно первый и второй, вход-выход каждого из которых к двунаправленной шине связи ЗУСД с блоком сбора информации.The memory device with authorized access contains the first and second drives, the blocking inputs of which are the blocking input of the device connected to the output of the signal conditioner. In addition, to each of the drives, the first and second, through its own first temporary bi-directional connection is connected its own time adder, respectively, the first and second, the inputs of which are the timestamp of the device, which, in addition, to each of the drives, the first and second , through its second massive bi-directional communication, its array adder is connected, respectively, the first and second, the input-output of each of which is connected to the bi-directional communication bus of the ZUSD with the information collection unit.
Накопитель содержит энергонезависимый элемент памяти, параллельно которому к шинам записи подключен полевой транзистор со встроенным каналом, к затвору которого подключен сигнал блокировки.The drive contains a non-volatile memory element, in parallel with which a field effect transistor with an integrated channel is connected to the recording buses, to the gate of which a blocking signal is connected.
ИВЭП содержит модуль постоянного питания (МПП) и модуль импульсного питания (МИП), силовой, установочный вход и три управляющих входа которых являются одноименными входами ИВЭП.IVEP contains a constant power module (MPP) and a pulse power module (MIP), a power, installation input and three control inputs of which are the inputs of the same name.
МПП содержит три конвертора, силовые и установочные входы которых являются одноименными входами ИВЭП, а частотный выход каждого из конверторов подключен к частотным входам блока управления и контроля (БУК), к контрольным входам которого подключены выходы конверторов, которые кроме того через блок отключения (БО) подключены к входам блока выравнивания (БВ), выход которого является выходом модуля и подключен к дополнительному контрольному входу БУК.The MPP contains three converters, the power and installation inputs of which are the same inputs of the IWEP, and the frequency output of each of the converters is connected to the frequency inputs of the control and monitoring unit (BUK), to the control inputs of which the outputs of the converters are connected, which are also through a shutdown unit (BO) connected to the inputs of the equalization unit (BV), the output of which is the output of the module and connected to the additional control input of the BUK.
Конвертор содержит последовательно включенные фильтр, вход которого является силовым входом конвертора, защитный диод, трансформатор с включенным в первичную обмотку транзистором - прерывателем, выпрямляющий диод и выходной фильтр, выход которого является выходом конвертора. К этому выходу подключен преобразователь напряжения в частоту, выход которого подключен к элементу развязки, выход которого является частотным выходом конвертора и подключен к входу частотно-импульсного модулятора, установочный вход которого является установочным входом конвертора, а выход подключен к базе транзистора - прерывателя.The converter contains a series-connected filter, the input of which is the power input of the converter, a protective diode, a transformer with a transistor-chopper included in the primary winding, a rectifying diode and an output filter, the output of which is the output of the converter. A voltage-to-frequency converter is connected to this output, the output of which is connected to the isolation element, the output of which is the frequency output of the converter and connected to the input of the frequency-pulse modulator, the installation input of which is the installation input of the converter, and the output is connected to the base of the transistor - chopper.
МИП содержит три ветви, объединенные с каждой из сторон, одна из которых является силовым входом, вторая - выходом. В каждой ветви последовательно включены два полевых транзистора, а три управляющих сигнала разведены таким образом, что каждый из них подключен к затворам двух транзисторов, установленных в разных ветвях, образуя выборку «2 из 3».MIP contains three branches, combined with each of the parties, one of which is the power input, the second - the output. In each branch, two field-effect transistors are connected in series, and three control signals are separated in such a way that each of them is connected to the gates of two transistors installed in different branches, forming a sample of “2 out of 3”.
ФСИ содержит первый, второй и третий перестраиваемые генераторы импульсов, установочные входы которых являются установочным входом формирователя. Выходы каждого из генераторов подключены к входам своего блока фазирования, соответственно первого, второго и третьего, фазирующий выход каждого из которых подключен к фазирующим входам двух других блоков и к фазирующим входам блока мажоритации, к синхронизирующим входам которого подключены синхронизирующие выходы блоков фазирования, а выходы этого блока являются выходами метки времени, трех управляющих сигналов и синхроимпульсов блока и формирователя.FSI contains the first, second and third tunable pulse generators, the installation inputs of which are the installation input of the shaper. The outputs of each of the generators are connected to the inputs of their phasing unit, respectively, of the first, second and third, the phasing output of each of which is connected to the phasing inputs of the other two blocks and to the phasing inputs of the majorization block, to the synchronizing inputs of which the synchronizing outputs of the phasing blocks are connected, and the outputs of this block are the outputs of the time stamp, three control signals and clock pulses of the block and the shaper.
Перестраиваемый генератор импульсов содержит первую группу последовательно соединенных инверторов, подключенных выходами к входам первого мультиплексора, выход которого является выходом генератора и подключен к входу первого инвертора группы и входу счетчика частоты. Выходы этого счетчика подключены к первым входам первой схемы сравнения, ко вторым входам которой подключены выходы регистра кода частоты, а инкрементный и декрементный выходы схемы сравнения подключены к одноименным входам первого счетчика кода частоты, выходы которого подключены к управляющим входам мультиплексора. При этом установочный вход первого счетчика кода частоты и установочный вход первого регистра кода частоты являются установочным входом генератора.The tunable pulse generator contains a first group of series-connected inverters connected by outputs to the inputs of the first multiplexer, the output of which is the output of the generator and connected to the input of the first inverter of the group and the input of the frequency counter. The outputs of this counter are connected to the first inputs of the first comparison circuit, to the second inputs of which the outputs of the frequency code register are connected, and the incremental and decrement outputs of the comparison circuit are connected to the same inputs of the first counter of the frequency code, the outputs of which are connected to the control inputs of the multiplexer. In this case, the installation input of the first counter of the frequency code and the installation input of the first register of the frequency code are the installation input of the generator.
Блок фазирования содержит элемент И, первый вход которого является входом блока, подключенным к выходу генератора импульсов, а выход элемента подключен к входу сдвигающего регистра и входу выполненного на динамических триггерах динамического счетчика, выходы которого подключены через дешифратор к запускающему входу триггера останова, выход которого является фазирующим выходом блока и подключен ко второму входу элемента И и первому входу мажоритарного элемента, к двум другим входам которого подключены выходы триггеров привязки, стробирующий вход которых объединен с первым входом элемента И, а входы являются фазирующими входами блока. При этом выходы четных и нечетных разрядов сдвигающего регистра подключены соответственно к запускающим и сбрасывающим входам f выходных триггеров, выходы которых являются синхронизирующими выходами блока.The phasing unit contains an element And, the first input of which is the input of the unit connected to the output of the pulse generator, and the output of the element is connected to the input of the shift register and the input of the dynamic counter executed on the dynamic triggers, the outputs of which are connected through the decoder to the start input of the stop trigger, the output of which is the phasing output of the block and is connected to the second input of the AND element and the first input of the majority element, to the other two inputs of which the outputs of the binding triggers are connected, the strobe whose oscillating input is combined with the first input of the AND element, and the inputs are the phasing inputs of the block. The outputs of the even and odd bits of the shift register are connected respectively to the trigger and reset inputs f of the output triggers, the outputs of which are the synchronizing outputs of the block.
Частотно-импульсный модулятор реализован аналогично перестраиваемому генератору импульсов с тем отличием, что вход счетчика частоты не подключен к выходу мультиплексора, а является входом модулятора, подключенного к выходу элемента развязки, и, кроме того, основные узлы: группа инверторов, мультиплексор, счетчик частоты, регистр кода частоты и счетчик кода частоты являются вторыми, а не первыми, как в перестраиваемом генераторе импульсов.The pulse-frequency modulator is implemented similarly to a tunable pulse generator with the difference that the input of the frequency counter is not connected to the output of the multiplexer, but is the input of the modulator connected to the output of the isolation element, and, in addition, the main nodes: a group of inverters, a multiplexer, a frequency counter, the frequency code register and the frequency code counter are second, not first, as in a tunable pulse generator.
Состав системы приведен на фигуре 1, где цифрой 1 обозначены датчики, цифрой 1.1 - аппаратура спутниковой навигации, цифрой 1.2 - подсистема инерциальной навигации и цифрой 1.3 обозначена подсистема оптической коррекции. Цифрой 2 обозначен БСИ. Цифрами 3-1, 3-2 и 3-3 обозначены УВУ. Цифрой 4 - ПЭП, цифрой 5 обозначен переключатель каналов, цифрой 6 - блок контроля, цифрой 7 - ЗУ СД. Цифрой 8 обозначены исполнительные органы. Цифрой 9 обозначен формирователь сигнала и цифрой 10 обозначен датчик внешнего воздействия.The composition of the system is shown in figure 1, where the
На фигуре 2 приведен состав блока сбора информации. Блок содержит приемные регистры 21, схемы развязки 22 и схемы связи 23.The figure 2 shows the composition of the information collection unit. The block contains receiving
На фигуре 3 приведен состав подсистемы инерциальной навигации. Цифрой 31 обозначен датчик ускорения, цифрами 32-1, 32-2 и 32-3 обозначены три датчика угловой скорости (соответственно рысканья, вращения (крена) и тангажа), цифрой 33 обозначено специализированное вычислительное устройство подсистемы инерциальной навигации (СВУ ПИН).The figure 3 shows the composition of the inertial navigation subsystem. The
На фигуре 3-1 приведен СВУ ПИН. Цифрой 310 обозначен процессор, цифрой 311 обозначен буферный регистр, цифрой 312 обозначен блок микропрограммного управления, цифрами от 313-1 до 313-m обозначены умножители, цифрой 314 обозначен сумматор и цифрой 315 обозначен блок связи.The figure 3-1 shows the VCA PIN. The
Подсистема электропитания приведена на фигуре 4. Здесь цифрами 41-1 и 41-2 обозначены первый и второй первичные источники энергии, цифрой 42 обозначен первый коммутатор, цифрами 43-1 и 43-2 обозначены первый и второй аккумуляторы, цифрой 44 обозначен второй коммутатор, цифрой 45 - блок контроля и управления и цифрами 46 и 47 обозначены ФСИ и ИВЭП.The power subsystem is shown in figure 4. Here, the numbers 41-1 and 41-2 indicate the first and second primary energy sources, the
ИВЭП приведен на фигуре 40, где цифрами 401 и 402 обозначены модуль постоянного и модуль импульсного питания.IVEP shown in figure 40, where the
МПП приведен на фигуре 4-1. На фигуре цифрами 411-1, 411-2 и 411-.3 обозначены первый, второй и третий конверторы, цифрой 412 обозначен БУК, цифрой 413 - блок отключения и 414 обозначен блок выравнивания.MPP is shown in figure 4-1. In the figure, the numbers 411-1, 411-2, and 411-.3 denote the first, second, and third converters, the
Модуль импульсного питания приведен на фигуре 4-2.The pulse power module is shown in figure 4-2.
Блок управления и контроля приведен на фигуре 4-3. Здесь цифрами 431-1, 431-2, 431-3 и 431-4 обозначены первый, второй, третий и четвертый счетчики частоты. Цифрами 432-1, 432-2, 432-3 и 432-4 обозначены первый, второй, третий и четвертый сумматоры. Цифрами 433 и 434 обозначены регистр кода и регистр допуска. Цифрами 435-1, 435-2, 435-3 и 435-4 обозначены первая, вторая, третья и четвертая схемы совпадения. Цифрами 436-1, 436-2, 436-3 и 436-4 обозначены первый, второй, третий и четвертый триггеры неисправности, цифрой 437 обозначена группа логических элементов, цифрой 438 обозначен аналоговый мультиплексор и цифрой 439 обозначено устройство преобразования напряжения в частоту.The control and monitoring unit is shown in figure 4-3. Here, the numbers 431-1, 431-2, 431-3 and 431-4 denote the first, second, third and fourth frequency counters. The numbers 432-1, 432-2, 432-3 and 432-4 indicate the first, second, third and fourth adders. The
Конвертор приведен на фигуре 4-4, где цифрами 441-1 и 441-2 обозначены фильтр и выходной фильтр, цифрой 442 - трансформатор, цифрой 443 обозначен преобразователь напряжения в частоту, цифрой 444 обозначен элемент развязки и цифрой 445 обозначен частотно-импульсный модулятор.The converter is shown in figure 4-4, where the numbers 441-1 and 441-2 indicate the filter and the output filter, the
Перестраиваемый формирователь синхроимпульсов приведен на фигуре 5, содержит три генератора импульсов первый 51-1, второй 51-2 и третий 51-3, три блока фазирования - первый 52-1, второй 52-2, третий 52-3 и блок мажоритации 53.The tunable driver of the clock is shown in figure 5, contains three pulse generators first 51-1, second 51-2 and third 51-3, three phasing blocks - the first 52-1, second 52-2, third 52-3 and
Перестраиваемый генератор импульсов приведен на фигуре 5-1, где цифрой 510 обозначена первая группа инверторов, цифрой 511 - первый мультиплексор, цифрой 512 обозначен первый счетчик кода частоты. Цифрами 513 и 514 обозначены первая схема сравнения и первый счетчик частоты и цифрой 515 обозначен первый регистр кода частоты.The tunable pulse generator is shown in figure 5-1, where the
Блок синхронизации приведен на фигуре 5-2, где цифрами 520 и 521 обозначены соответственно перестраиваемый генератор импульсов и сдвиговый регистр.The synchronization block is shown in figure 5-2, where the
Блок фазирования приведен на фигуре 5-3, где цифрой 531 обозначен элемент И, цифрами 532 и 533 обозначены сдвиговый регистр и динамический счетчик. Цифрой 534 обозначен дешифратор, цифрами 535 и 536 обозначены соответственно триггер останова и триггер пуска, цифрой 537 - мажоритарный элемент. Цифрой 538 обозначены триггеры привязки и цифрами от 539-.1 до 539-.f обозначены триггеры-формирователи.The phasing unit is shown in figure 5-3, where the
На фигуре 6 показан переключатель каналов.Figure 6 shows a channel selector.
Подсистема обработки изображений приведена на фигуре 7, где цифрами от 71-1 до 71-n обозначены оптические датчики. Цифрой 72 обозначено специализированное вычислительное устройство подсистемы обработки изображений (СВУ ПОИ).The image processing subsystem is shown in figure 7, where the numbers from 71-1 to 71-n indicate the optical sensors. The
На фигуре 7-1 представлено специализированное вычислительное устройство подсистемы обработки изображений (СВУ ПОИ). Цифрой 711 обозначено второе специализированное запоминающее устройство, цифрой 712 обозначен управляющий микропроцессор, цифрами от 713-1 до 713-k обозначены вычислительные микропроцессоры, цифрой 714 обозначено устройство связи.The figure 7-1 presents a specialized computing device image processing subsystem (VCA POI). The
Запоминающее устройство с санкционированным доступом (ЗУ СД) приведено на фигуре 8, где цифрами 81 и 82 обозначены первый и второй накопители, 83-1 и 83-2 обозначены первый и второй сумматоры меток времени и цифрами 84-1 и 84-2 обозначены первый и второй сумматоры массивов.A memory device with authorized access (memory SD) is shown in figure 8, where the
Накопитель приведен на фигуре 8-1, где цифрой 80 обозначен энергонезависимый элемент памяти.The drive is shown in figure 8-1, where the
Формирователь сигналов приведен на фигуре 9. В формирователе цифрой 90 обозначен стабильный задающий генератор, цифрой 91 - интервальный счетчик, цифрой 92 - интервальный дешифратор, цифрой 93 обозначен триггер запрета, цифрой 94 - регистр санкционированного кода, цифрой 95 обозначен кодовый дешифратор и цифрой 96 обозначен логический элемент.The signal shaper is shown in figure 9. In the shaper, numeral 90 denotes a stable master oscillator, numeral 91 indicates an interval counter, numeral 92 indicates an interval decoder, numeral 93 indicates a prohibition trigger, numeral 94 indicates an authorized code register, numeral 95 indicates a code decoder and numeral 96 indicates logical element.
Частотно-импульсный модулятор приведен на фигуре 10, где цифрой 101 обозначена вторая группа инверторов, цифрой 102 - второй мультиплексор, цифрой 103 обозначен второй счетчик кода частоты, цифрой 104 обозначен второй счетчик частоты, цифрой 105 обозначен второй регистр кода частоты и цифрой 106 обозначена вторая схема сравнения.The pulse-frequency modulator is shown in figure 10, where the
На фигуре 11 показан датчик внешнего воздействия (ДВВ), на фигуре 11-1 приведен фильтр.The figure 11 shows the sensor of the external influence (DVV), figure 11-1 shows the filter.
На фигуре 12 приведен динамический триггер.The figure 12 shows the dynamic trigger.
Заявляемое устройство может быть реализовано следующим образом.The inventive device can be implemented as follows.
Процессор СВУ ПИН реализуется на БИС 1867 ВМ2, первый блок микропрограммного управления реализуется на БИС памяти серии 1620РЕ и БИС на основе БМК серий 1556 и 1557.The VCA PIN processor is implemented on the LSI 1867 VM2, the first microprogram control unit is implemented on the LSI memory of the 1620PE series and the LSI based on the BMC of the 1556 and 1557 series.
Все микропроцессоры СВУ ПОИ являются БИС 1825 ВС3, а блок микропрограммного управления реализуется аналогично блоку микропрограммного управления СВУ ПИН.All microprocessors of the VCA POI are BIS 1825 BC3, and the microprogram control unit is implemented similarly to the microprogram control unit of the VCA PIN.
Блок формирователь синхроимпульсов реализуется на БИС 1825 ВБ 1 и БИС на основе БМК серий 1556 и 1567, а динамический счетчик реализуется на основе динамических триггеров. Преобразователи и схемы преобразования напряжения в частоту реализуются на основе БИС ADFC32 фирмы Analog Devices или ее аналога, например КР 1801. Элемент развязки и схема развязки реализуется на оптроне 249 ЛП5 или планарном трансформаторе, изготавливаемом в производстве НПОА.The synchronization driver is implemented on LSI 1825
Блок сбора информации, блок контроля, блок контроля и управления, блок управления и контроля реализуются на БИС на основе БМК сер. 1556 и 1557.The information collection unit, the control unit, the control and management unit, the control and control unit are implemented on the LSI based on BMK ser. 1556 and 1557.
Источник вторичного электропитания, датчик внешнего воздействия и динамический триггер реализуются на дискретных элементах и моточных изделиях завода-изготовителя.The secondary power source, external impact sensor and dynamic trigger are implemented on discrete elements and winding products of the manufacturer.
Система работает следующим образом.The system operates as follows.
После включения питания начинают работать генераторы импульсов ФСИ, блока синхронизации и устройства синхронизации, через несколько периодов высокой частоты с выхода ФСИ в УВУ и ЗУ СД начинают поступать синхронно и синфазно метки времени на входы сумматоров ЗУСД и входы прерывания УВУ, а также импульсы синхронизации на синхровходы УВУ и остальных модулей системы. УВУ приступают к выполнению программ управления, опрашивая через блок сбора информации внешние датчики, ПИН и корректирующие подсистемы (АСН и ПОК).After the power is turned on, the FSI pulse generators, synchronization unit and synchronization device begin to work, after several high-frequency periods, the FSI output to the UVU and the memory of the SD starts to synchronously and in-phase time stamps to the inputs of the ZUSD adders and the interrupt inputs of the UVU, as well as synchronization pulses to the sync inputs UVU and other system modules. UVU begin to implement control programs by interrogating external sensors, PINs and corrective subsystems (ASN and POK) through the data acquisition unit.
Результаты вычислений сохраняются в виде рестартовых массивов в ЗУСД и выдаются через переключатель каналов на исполнительные органы объекта управления, выходная информация всех каналов УВУ поступает одновременно в блок контроля, управляющего переключателем, в который кроме того поступают сигналы неисправности, вырабатываемые встроенными в каждое УВУ аппаратурными средствами контроля, например, по mod3. Можно обозначить сигналы от этих средств через Hi, где i - номер УВУ (1, 2 или 3). Для логики работы переключателя каналы УВУ расположены по кольцу: (1, 2, 3, 1). Таким образом для УВУ3 (i) УВУ2 будет иметь индекс i-1, а УВУ1 будет иметь индекс i+1 и т.д. При обнаружении неисправности i-го УВУ переключатель подключает к выходу сигналы предыдущего по номеру, т.е. (i-1)-го вычислителя. В случае неисправности двух вычислителей к выходу подключены сигналы третьего исправного. Таким образом, после возникновения первого отказа к выходу подключены сигналы всегда одного вычислителя, что существенно снижает вероятность отказа системы при возникновении второй неисправности. В случае формирования сигналов неисправности трех вычислителей, что может быть следствием ограниченной надежности и достоверности работы встроенных средств контроля или схем сравнения, к выходу остается подключенным последний признанный исправным вычислитель, что исключает неопределенность в логике работы переключателя. Логику выработки сигналов неисправности УВУ, вырабатываемых БКУ, по которым происходит переключение каналов, можно представить в виде логической формулыThe calculation results are saved in the form of restart arrays in the ZUSD and are issued through the channel switch to the executive bodies of the control object, the output information of all the channels of the control unit is simultaneously transmitted to the control unit that controls the switch, which also receives fault signals generated by the hardware control devices built into each control unit , for example, mod3. You can designate the signals from these funds through H i , where i is the number of UVU (1, 2 or 3). For the logic of the switch, the UVU channels are located in a ring: (1, 2, 3, 1). Thus, for UVU3 (i), UVU2 will have the index i-1, and UVU1 will have the index i + 1, etc. If a malfunction of the i-th UVU is detected, the switch connects to the output the signals of the previous one by number, i.e. (i-1) -th calculator. In the event of a malfunction of two computers, the signals of the third working one are connected to the output. Thus, after the first failure occurs, the signals of one calculator are always connected to the output, which significantly reduces the probability of a system failure in the event of a second malfunction. In the case of the formation of malfunction signals of three computers, which may be due to the limited reliability and reliability of the built-in control tools or comparison circuits, the last recognized computer that remains operational is connected to the output, which eliminates the uncertainty in the logic of the switch. The logic of the generation of UVU malfunction signals generated by the control and control system, by which the channels are switched, can be represented in the form of a logical formula
Обозначим:Denote:
Hi - неисправность i-го УВУ,H i - malfunction of the i-th UVU,
Нi - неисправность этого же вычислителя, сформированную внутренними средствами контроля,N i - the malfunction of the same computer, formed by internal controls,
сi - неисправность этого же вычислителя, сформированную схемами сравнения.with i - a malfunction of the same computer, formed by comparison schemes.
Тогда Нi=Сi \/ Hi Then H i = C i \ / H i
Логику выработки сигнала неисправности, формируемого схемами сравнения, можно записать следующим образом:The logic for generating the fault signal generated by the comparison circuits can be written as follows:
сi=(Иi /\ Иi+1 /\ JИi-1 \/ Иi /\ Иi-1 /\ Иi+1) \/ (JИi /\ JИi+1 /\ Иi-1 \/ Иi /\ JИi+1 /\ Иi-1 \/ JИi /\ JИi-1 /\ Иi+1).with i = (And i / \ And i + 1 / \ J And i-1 \ / And i / \ And i-1 / \ And i + 1 ) \ / (J And i / \ J And i + 1 / \ And i -1 \ / And i / \ JI i + 1 / \ And i-1 \ / JI i / \ JI i-1 / \ And i + 1 ).
Таким образом, введение переключателя с блоком контроля позволяет нейтрализовать до двух неисправностей в вычислительных устройствах и сохраняет вероятность работоспособности системы при трех неисправностях УВУ. Наличие в ФСИ трех генераторов импульсов и трех взаимно фазируемых блоков фазирования обеспечивает нейтрализацию как одной постоянной неисправности в ФСИ, так и нейтрализацию кратковременных отказов (сбоев) в формирователе, в которых реализована функция взаимного фазирования за 2-3 периода высокой частоты. После чего начинается формирование синхронных и синфазных меток реального времени, управляющих сигналов и синхроимпульсов, обеспечивающих работу ЗУСД, ИВЭП, УВУ и системы в целом,Thus, the introduction of a switch with a control unit allows you to neutralize up to two malfunctions in computing devices and saves the likelihood of system operability in case of three malfunctions of the air handling unit. The presence in the FSI of three pulse generators and three mutually phased phasing units ensures the neutralization of both one permanent malfunction in the FSI and the neutralization of short-term failures (malfunctions) in the shaper, in which the mutual phasing function is implemented for 2-3 periods of high frequency. After that, the formation of synchronous and common-mode real-time tags, control signals and clock pulses, ensuring the operation of the ZUSD, IVEP, UVU and the system as a whole, begins
Введение перестройки частоты генераторов импульсов, входящих в состав ФСИ, блока и устройства синхронизации позволяет на каждый интервал времени установить частоту синхронизации, соответствующую текущему быстродействию цифровых узлов, соответствующего вычислительного устройства, что позволяет не только повысить надежность работы системы при снижении быстродействия элементов, но и использовать возникающие запасы по быстродействию, для чего предусмотрено периодическое выполнение программ тестовых проверок УВУ, и СВУ подсистем, позволяющее оценить работоспособность при текущей или устанавливаемой частоте синхронизации.The introduction of frequency tuning of the pulse generators included in the FSI, block and synchronization device allows for each time interval to set the synchronization frequency corresponding to the current speed of digital nodes, the corresponding computing device, which allows not only to increase the reliability of the system while reducing the speed of elements, but also to use Emerging reserves of speed, for which there is a periodic implementation of test programs for UVU, and IED subsystems, items olyayuschee evaluate operability current or frequency synchronization established.
Для нейтрализации параметрических уходов аналоговых узлов в конверторе и БУК в качестве основного выбран преобразователь напряжения в частоту, обладающий тем несомненным преимуществом, что зависимость точности и стабильности его работы определяется всего двумя элементами - резистором и конденсатором, выбором типов которых и предварительной их радиационной и термотренировкой можно обеспечить требуемую стабильность на продолжительном интервале времени в полях ионизирующего излучения. Нестабильность работы источника питания, необходимого для запитки подсистем и УВУ в предложенной системе, нейтрализуется установкой в выходную цепь высокостабильного эталонного резистора, замером выходного напряжения и в котором определяют текущее значение выходного напряжения, и после проведения необходимого пересчета результатов замеров и формируют новую уставку конверторам в их частотно-импульсные модуляторы.To neutralize the parametric departures of the analog nodes in the converter and the ACD, the voltage-to-frequency converter is chosen as the main one, which has the undoubted advantage that the dependence of the accuracy and stability of its operation is determined by only two elements - a resistor and a capacitor, the choice of which types and their preliminary radiation and thermal training can be to provide the required stability over a long period of time in the fields of ionizing radiation. The instability of the power supply required to power the subsystems and the ICD in the proposed system is neutralized by installing a highly stable reference resistor in the output circuit, measuring the output voltage and in which the current value of the output voltage is determined, and after performing the necessary conversion of the measurement results, they form a new set point for the converters in their pulse frequency modulators.
Совокупность предложенных решений в виде дополнительных резервных устройств и блоков, организации перестройки структуры при возникновении отказов, а также нейтрализация параметрических уходов элементов как цифровых узлов, так и аналоговых позволяет повысить надежность и точность работы системы управления, работающей длительное время в условиях воздействия внешних дестабилизирующих факторов, что существенно расширяет по сравнению с известными решениями диапазон применения системы для объектов различного назначения.The totality of the proposed solutions in the form of additional backup devices and units, the organization of structural restructuring in the event of failures, and the neutralization of parametric departures of elements of both digital nodes and analogue can improve the reliability and accuracy of the control system, which operates for a long time under the influence of external destabilizing factors, which significantly expands the range of application of the system for objects of various purposes in comparison with known solutions.
Таким образом, в заявляемом устройстве обеспечена нейтрализация любого одиночного отказа за счет резервирования на различных уровнях. Обеспечена нейтрализация параметрических изменений в элементах из-за изменения температуры и дозовых эффектов от действия ионизирующего излучения и заявляемое устройство может успешно использоваться для управления авиационными объектами, изделиями ракетно-космической техники и робототехническими комплексами, работающими в экстремальных условиях и полях ионизирующего излучения.Thus, in the inventive device provides the neutralization of any single failure due to redundancy at various levels. The neutralization of parametric changes in the elements due to changes in temperature and dose effects from the action of ionizing radiation is provided, and the inventive device can be successfully used to control aircraft objects, rocket and space technology products and robotic systems operating in extreme conditions and fields of ionizing radiation.
Claims (24)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013116175/08A RU2534955C1 (en) | 2013-04-09 | 2013-04-09 | Automatic control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013116175/08A RU2534955C1 (en) | 2013-04-09 | 2013-04-09 | Automatic control system |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2013116175A RU2013116175A (en) | 2014-10-20 |
RU2534955C1 true RU2534955C1 (en) | 2014-12-10 |
Family
ID=53285721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2013116175/08A RU2534955C1 (en) | 2013-04-09 | 2013-04-09 | Automatic control system |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2534955C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2595633C1 (en) * | 2015-03-24 | 2016-08-27 | Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Method and apparatus for checking of information control systems operation logic |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7496434B2 (en) * | 2002-12-30 | 2009-02-24 | Marine Cybernetics As | System and method for testing a control system of a marine vessel |
RU2375679C2 (en) * | 2008-02-05 | 2009-12-10 | Федеральное Государственное Унитарное Предприятие "Государственный Научно-Исследовательский Навигационно-Гидрографический Институт Министерства Обороны Российской Федерации" | Inertial-satellite navigation, orientation and stabilisation system |
RU2424944C1 (en) * | 2010-08-05 | 2011-07-27 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Ship control system |
US8215252B1 (en) * | 2009-07-14 | 2012-07-10 | Lockheed Martin Corporation | System and method for dynamic stabilization and navigation in high sea states |
RU2463205C2 (en) * | 2011-01-13 | 2012-10-10 | Григорий Константинович Орлов | System of ship automatic control |
-
2013
- 2013-04-09 RU RU2013116175/08A patent/RU2534955C1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7496434B2 (en) * | 2002-12-30 | 2009-02-24 | Marine Cybernetics As | System and method for testing a control system of a marine vessel |
RU2375679C2 (en) * | 2008-02-05 | 2009-12-10 | Федеральное Государственное Унитарное Предприятие "Государственный Научно-Исследовательский Навигационно-Гидрографический Институт Министерства Обороны Российской Федерации" | Inertial-satellite navigation, orientation and stabilisation system |
US8215252B1 (en) * | 2009-07-14 | 2012-07-10 | Lockheed Martin Corporation | System and method for dynamic stabilization and navigation in high sea states |
RU2424944C1 (en) * | 2010-08-05 | 2011-07-27 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Ship control system |
RU2463205C2 (en) * | 2011-01-13 | 2012-10-10 | Григорий Константинович Орлов | System of ship automatic control |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2595633C1 (en) * | 2015-03-24 | 2016-08-27 | Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Method and apparatus for checking of information control systems operation logic |
Also Published As
Publication number | Publication date |
---|---|
RU2013116175A (en) | 2014-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2473126C1 (en) | Neuroprocessor | |
RU2563333C2 (en) | Inertial strapdown system | |
CN103488092A (en) | Satellite fault diagnosis and fault-tolerant control method based on T-S fuzzy model and learning observer | |
RU2413975C2 (en) | Method and computing system for fault-tolerant processing of information of aircraft critical functions | |
Bricker | A unified method for analyzing mission reliability for fault tolerant computer systems | |
Kamenskikh et al. | Features that provide fault tolerance of self-synchronizing circuits | |
RU2534955C1 (en) | Automatic control system | |
Harding et al. | A robust combination technique | |
KR102204827B1 (en) | 8bit, 5ps Two-step Time-to-Digital Converter using Pulse-Shifting Time Difference Repetition circuit | |
US20180322001A1 (en) | Methods for operating multicore processors | |
Amari | A practical method for reliability analysis of phased-mission systems | |
Wang et al. | Reliability analysis for flight control systems using probabilistic model checking | |
López-Osorio et al. | Hidden symmetries induced by a canonical transformation and gauge structure of compactified Yang-Mills theories | |
RU2428350C1 (en) | Ship control system | |
RU2527570C2 (en) | Control system | |
RU2560204C2 (en) | Spacecraft control system | |
Peng et al. | Reliability of 1-out-of-(n+ 1) warm standby systems subject to fault level coverage | |
RU2494006C2 (en) | Automatic control system | |
RU2553098C2 (en) | Neurocomputer | |
Simevski et al. | Scalable design of a programmable NMR voter with inputs' state descriptor and self-checking capability | |
Doyle et al. | Fault trees and imperfect coverage: A combinatorial approach | |
RU2612569C2 (en) | Method for automatic control of redundancy of heterogeneous computer system and devices for its implementation | |
RU2473113C1 (en) | Self-organising computer system | |
RU2541839C2 (en) | Failure-free computing system | |
Krasnobayev et al. | The analysis of the tasks and algorithms of data integer processing in the residual classes system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20170410 |