RU2451334C1 - Apparatus for estimating loading efficiency in systems with tree-like topology during directed information transmission - Google Patents
Apparatus for estimating loading efficiency in systems with tree-like topology during directed information transmission Download PDFInfo
- Publication number
- RU2451334C1 RU2451334C1 RU2011109719/08A RU2011109719A RU2451334C1 RU 2451334 C1 RU2451334 C1 RU 2451334C1 RU 2011109719/08 A RU2011109719/08 A RU 2011109719/08A RU 2011109719 A RU2011109719 A RU 2011109719A RU 2451334 C1 RU2451334 C1 RU 2451334C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- register
- arc
- counter
- Prior art date
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
Description
Изобретение относится к области цифровой вычислительной техники и предназначено для моделирования комбинаторных задач при проектировании вычислительных систем (ВС).The invention relates to the field of digital computing and is intended for modeling combinatorial problems in the design of computing systems (AC).
Известен элемент однородной среды, включающий блок обработки входных сигналов, блок запоминания признака конечной точки, блок выходной логики, триггер записи трасс, блок оценки текущего размещения, блок передачи информации, входы, выходы, управляющий вход, информационные входы, информационные выходы, индикаторный выход (а.с. СССР №1291957, кл. G06F 7/00, опубл. 23.02.87, БИ №7).A well-known element of a homogeneous environment, including an input signal processing unit, an endpoint attribute storage unit, an output logic unit, a trace recording trigger, a current location estimation unit, an information transmission unit, inputs, outputs, a control input, information inputs, information outputs, an indicator output ( USSR AS No. 1291957, class G06F 7/00, publ. 02.23.87, BI No. 7).
Недостатком указанного элемента является узкая область применения, обусловленная ограниченным числом критериев оценки степени оптимальности размещения.The disadvantage of this element is a narrow scope, due to a limited number of criteria for assessing the degree of optimal placement.
Наиболее близким к предлагаемому устройству по технической сущности является устройство для формирования субоптимального размещения и его оценки, содержащая блок формирования перестановок, блок постоянной памяти, коммутатор, арифметико-логическое устройство (АЛУ), блок запоминания лучшего варианта, введены дешифратор выбора дуги, реверсивный счетчик ячеек, блок оперативной памяти, счетчик топологии, первый и второй счетчики расстояний, умножитель, сумматор, регистр минимальной длины связей, первый элемент сравнения, вычитатель, триггер начала счета, триггер режима, триггер задания топологии, регистр длины связей, второй элемент сравнения, счетчик дуг, дешифратор блокировки дуги, регистр номера дуги, регистр минимального веса, группа элементов И, первый и второй элементы И, второй блок элементов ИЛИ, третий элемент И, первый и второй одновибраторы, первый, второй и третий элементы задержки, два регистра сдвига, элемент ИЛИ и группу элементов ИЛИ, электронную модель графа (ЭМГ) содержащую m электронных моделей дуги, причем l-я электронная модель дуги (l=1, 2,…, m), содержит триггер блокировки дуги, регистр веса дуги, регистр блокировки дуги, первый элемент И, второй элемент И, элемент ИЛИ (Патент РФ №2193796, кл. G06F 17/10, 7/38, опубл. 27.11.2002, БИ №33).Closest to the proposed device in technical essence is a device for generating suboptimal placement and its estimation, containing a permutation generation unit, a permanent memory unit, a switch, an arithmetic logic unit (ALU), a memory unit of the best option, an arc selection decoder, a reversible cell counter are introduced , RAM block, topology counter, first and second distance counters, multiplier, adder, register of minimum connection lengths, first comparison element, subtracter, trigger Start of account, mode trigger, topology job trigger, link length register, second comparison element, arc counter, arc lock decoder, arc number register, minimum weight register, AND element group, first and second AND elements, second OR element block, third AND element, first and second one-shots, first, second and third delay elements, two shift registers, OR element and a group of OR elements, an electronic graph model (EMG) containing m electronic arc models, the l-th electronic arc model ( l = 1 , 2, ..., m), contains trig ep arc lock register arc weights arc lock register, a first AND gate, a second AND gate, an OR gate (RF Patent №2193796, Cl. G06F 17/10, 7/38, publ. November 27, 2002, BI No. 33).
Недостатком указанного устройства является узкая область применения, обусловленная отсутствием средств для оценки степени загрузки каналов в системах с древовидной топологической организацией (ДС) при направленной передаче информации.The disadvantage of this device is a narrow scope, due to the lack of tools to assess the degree of load of channels in systems with a tree topological organization (DS) with directional information transfer.
Технической задачей изобретения является расширение области применения устройства за счет введения средств для оценки степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации.An object of the invention is to expand the scope of the device by introducing means to assess the degree of load of channels in systems with a tree topological organization with directional information transfer.
Техническая задача решается тем, что в устройство для оценки степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации (фиг.1), содержащее первый регистр сдвига, второй регистр сдвига, блок формирования перестановок (БФП), блок постоянной памяти, блок запоминания лучшего варианта (БЗЛВ), коммутатор, АЛУ, дешифратор выбора дуги, реверсивный счетчик ячеек, блок оперативной памяти, счетчик топологии, первый и второй счетчики расстояний, умножитель, сумматор, регистр минимальной длины связей, первый элемент сравнения, вычитатель, триггер начала счета, триггер режима, триггер задания топологии, регистр длины связей, второй элемент сравнения, счетчик дуг, дешифратор блокировки дуги, регистр номера дуги, регистр минимального веса, электронную модель графа, группу с 1-го по n-й элементов ИЛИ, группу 1-го по m-й элементов И, первый и второй элементы И, второй блок элементов ИЛИ, третий элемент И, первый и второй одновибраторы, первый, второй и третий элементы задержки, первый блок элементов ИЛИ, причем выходы БФП соединены с соответствующими входами блока постоянной памяти и соответствующими входами БЗЛВ, сигнализирующий выход БФП соединен с установочным входом триггера начала счета, выходы блока постоянной памяти соединены с соответствующими входами коммутатора, выход которого соединен с входом АЛУ, выход которого соединен с информационным входом БЗЛВ, а выход БЗЛВ соединен с первым информационным входом АЛУ, выход переполнения регистра сдвига соединен с входом регистра сдвига, выходы первого и второго регистров сдвига с первого по n-й подключены к первым и вторым входам элементов ИЛИ 1-го по n-й соответственно, выход переполнения регистра сдвига соединен с управляющим входом АЛУ и с управляющим входом БФП, тактовый вход устройства соединен с входом регистра сдвига, с тактовым входом БФП и с первыми входами первого и второго элементов И, выход счетчика дуг соединен с входом дешифратора выбора дуги и входом данных регистра номера дуги, выход блока элементов ИЛИ подключен к первому входу элемента сравнения и к входу данных регистра минимального веса, выход регистра минимального веса соединен с вторым входом элемента сравнения и с входом данных блока оперативной памяти, выход элемента задержки соединен с входом установки регистра минимального веса и с входом установки регистра номера дуги, выход третьего элемента И соединен с синхровходом регистра минимального веса и с синхровходом регистра номера дуги, выход регистра номера дуги соединен с информационным входом дешифратора блокировки дуги, выход переполнения счетчика дуг соединен с разрешающим входом дешифратора блокировки дуги, а также с входом элемента задержки, первым счетным входом реверсивного счетчика ячеек и входом записи блока оперативной памяти, выход первого элемента И соединен со счетным входом счетчика дуг и со входом элемента задержки, выход которого соединен со вторым входом третьего элемента И, первый вход которого соединен с выходом элемента сравнения, второй вход первого элемента И соединен с прямым выходом триггера начала счета, который также соединен со вторым входом второго элемента И, третий вход первого элемента И соединен с инверсным выходом триггера режима, прямой выход которого соединен с третьим входом второго элемента И, выход второго элемента И соединен со вторым счетным входом реверсивного счетчика ячеек, выход которого подключен к адресному входу блока оперативной памяти, выход которого подключен к первому входу умножителя, выход счетчика расстояний подключен к второму входу умножителя, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу регистра минимальной длины связей и к второму входу вычитателя, выход сумматора подключен к входу данных регистра минимальной длины связей, выход элемента задержки подключен к синхровходу регистра минимальной длины связей, выход второго элемента И и счетный вход счетчика расстояний подключены к входу третьего элемента задержки, выход второго одновибратора подключен к синхровходу счетчика расстояний, выход переполнения которого подключен к счетным входам счетчика топологии, счетчика расстояний и к входу второго одновибратора, выход счетчика топологии подключен к входу счетчика расстояний, вход данных устройства подключен ко входу данных счетчика топологии, синхровход счетчика топологии подключен к входу установки устройства, прямой выход триггера задания топологии подключен к разрешающему входу счетчика топологии, установочный вход триггера задания топологии подключен к входу установки устройства, вход сброса триггера задания топологии подключен к входу установки устройства, выход переполнения реверсивного счетчика ячеек подключен к установочному входу триггера режима, вход сброса которого подключен к входу установки устройства, выход регистра длины связей подключен ко второму входу элемента сравнения и к первому входу вычитателя, первый вход элемента сравнения подключен к выходу АЛУ и входу данных регистра длины связей, выход одновибратора подключен к синхровходу регистра длины связей, вход сброса триггера начала счета подключен к входу установки устройства, l-й выход дешифратора выбора дуги (l=1, 2,…, m) соединен с l-м входом выбора дуги электронной модели графа, l-й выход дешифратора блокировки дуги соединен с l-м входом блокировки дуги электронной модели графа, l-й выход веса дуги электронной модели графа соединен с l-м входом блока элементов ИЛИ и l-м входом блока элементов ИЛИ, l-й выход элемента И группы элементов И с 1-го по m-й соединен с l-м управляющим входом электронной модели графа, выход блока элементов ИЛИ соединен со вторым информационным входом АЛУ, выход элемента сравнения соединен с входом первого одновибратора, выходы элементов с 1-го по n-й ИЛИ подключены к соответствующим входам элементов И 1-го по m-й, выход вычитателя соединен с выходом длины связей устройства, дополнительно введен блок оценки, содержащий дешифратор выбора канала, мультиплексор выбора канала, третий элемент сравнения, группу из m регистров хранения значения интенсивности, регистр максимального значения, регистр номера канала, триггер номера этапа, счетчик номера канала, третий элемент И, четвертый элемент И, причем вход установки соединен с S-входом триггера номера канала, R-вход которого подключен к выходу переполнения счетчика дуг, прямой выход триггера номера этапа подключен к управляющему входу дешифратора выбора канала, ко входу которого подсоединен выход счетчика дуг, выходы с первого по m-й дешифратора выбора канала соединены с соответствующими e-входами i (i=1, 2,…, m) регистров хранения значения интенсивности группы с первого по m регистров хранения значения интенсивности, соответствующие D-входы которых подключены к выходу второго блока элементов ИЛИ, выходы группы с первого по m-й регистров хранения значения интенсивности подсоединены к соответствующим входам мультиплексора выбора канала и к соответствующим выходам группы с первого по m-й выходов значений загрузки, выход мультиплексора выбора канала подключен к первому входу третьего элемента сравнения и к D-входу регистра максимального значения, второй вход третьего элемента сравнения подключен к выходу регистра максимального значения и к выходу максимального значения, выход третьего элемента сравнения соединен с первым входом третьего элемента И, второй вход которого подключен к инверсному выходу триггера номера этапа и к первому входу четвертого элемента И, второй вход которого соединен с тактовым входом устройства, выход четвертого элемента И подсоединен к счетному входу счетчика номера канала, выход которого подключен к D-входу регистра номера канала и к управляющему входу мультиплексора выбора канала, выход третьего элемента И подключен к е-входам регистра максимального значения и номера канала, выход регистра номера канала соединен с выходом номера, выход переполнения счетчика номера канала подключен к выходу переполнения устройства.The technical problem is solved in that in a device for assessing the degree of load of channels in systems with a tree-like topological organization with directional information transfer (Fig. 1), containing a first shift register, a second shift register, a permutation generation unit (BFT), a read-only memory block, a block memorization of the best option (BZLV), switch, ALU, arc selection decoder, reversible cell counter, RAM block, topology counter, first and second distance counters, multiplier, adder, minimum length register with ide, first comparison element, subtracter, start trigger, mode trigger, topology trigger, link length register, second comparison element, arc counter, arc lock decoder, arc number register, minimum weight register, electronic graph model, group with 1- th by the n-th OR element, the group of the 1st by the m-th AND element, the first and second AND elements, the second block of OR elements, the third AND element, the first and second one-shots, the first, second and third delay elements, the first block of elements OR, the BFP outputs being connected to the input inputs of the read-only memory block and the corresponding inputs of the BZLV, the signaling output of the BFP is connected to the installation input of the start trigger, the outputs of the read-only memory are connected to the corresponding inputs of the switch, the output of which is connected to the input of the ALU, the output of which is connected to the information input of the BZLV, and the output of the BZLV is connected with the first information input of the ALU, the shift register overflow output is connected to the shift register input, the outputs of the first and second shift registers from the first to the nth are connected to the first and second inputs of
Электронная модель графа содержит m электронных моделей дуги, причем l-я электронная модель дуги (l=1, 2,…, m) содержит триггер блокировки дуги, регистр веса дуги, регистр блокировки дуги, первый элемент И, второй элемент И, элемент ИЛИ, причем входы первого элемента И соединены с соответствующими входами задания графа устройства, выход первого элемента И соединен с синхровходом регистра веса дуги и с установочным входом триггера блокировки дуги, вход сброса которого соединен с l-м входом блокировки дуги электронной модели графа, вход данных регистра веса дуги соединен с l-м входом веса дуги устройства, первый вход элемента ИЛИ соединен с l-м управляющим входом электронной модели графа, а второй вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого соединен с прямым выходом триггера блокировки дуги и с разрешающим входом регистра блокировки дуги, второй вход второго элемента И соединен с l-м входом выбора дуги электронной модели графа, вход сброса регистра блокировки дуги соединен с l-м входом сброса устройства, выход регистра блокировки дуги соединен с l-м выходом веса дуги электронной модели графа, который также соединен с выходом регистра веса дуги, выход элемента ИЛИ подключен к разрешающему входу регистра веса дуги.The electronic model of the graph contains m electronic models of the arc, and the l- th electronic model of the arc ( l = 1, 2, ..., m) contains an arc lock trigger, an arc weight register, an arc lock register, the first AND element, the second AND element, the OR element , the inputs of the first aND gate are connected to respective inputs assignment device graph, the output of the first aND element is connected to the clock terminal of the arc weight register and a mounting lock trigger input arc whose reset input is connected to the l -th input electronic lock arc graph model, data input Registers of weight arc connected with l -th input of weight arc device, the first input of the OR element is connected to the control input of the l th e graph model, and the second input of the OR element is connected to the output of the second AND gate having a first input coupled to a direct output of the trigger lock arc and permitting the entrance of the arc blocking register, the second input of the second aND gate is connected to the l -th input select electronic arc graph model lock register reset input is connected to the arc l -th reset input devices, output arc lock register is connected to l- th output of the weight of the arc of the electronic model of the graph, which is also connected to the output of the register of the weight of the arc, the output of the OR element is connected to the enable input of the register of the weight of the arc.
Сущность изобретения поясняется чертежами, где на фиг.1 изображена функциональная схема устройства для формирования субоптимального размещения и его оценки, фиг.2 поясняет сущность использования электронной модели графа; фиг.3 иллюстрирует принцип работы блока 58 оценки; фиг.4 поясняет принцип работы предлагаемого устройства.The invention is illustrated by drawings, where figure 1 shows a functional diagram of a device for forming a suboptimal placement and its evaluation, figure 2 explains the essence of using an electronic model of a graph; figure 3 illustrates the principle of operation of
Общие особенности изобретения состоят в следующем.General features of the invention are as follows.
Предлагаемое устройство может использоваться в области проектирования ВС, например, при размещении процессов (алгоритмов, задач, данных, файлов и т.п.). Устройство дополнительно позволяет осуществлять оценку степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации.The proposed device can be used in the field of aircraft design, for example, when placing processes (algorithms, tasks, data, files, etc.). The device additionally allows you to assess the degree of load of channels in systems with a tree topological organization with directional information transfer.
Исходная задача (процесс, алгоритм, программа) представляется в виде ориентированного взвешенного графа G=<X,E>, вершины xi∈Х которого соответствуют подзадачам (подалгоритмам, подпрограммам и т.п.), а дуги eij∈Е⊆X×X задают управляющие и/или информационные связи между подзадачами и фактически являются каналами передачи данных. Граф G может быть описан матрицей смежности W=‖wij‖N×N (фиг.2), где N=n2=∣Х∣; wij - объем передаваемых данных между i-м и j-м процессорным модулем.The original problem (process, algorithm, program) is represented as a directed weighted graph G = <X, E>, whose vertices x i ∈X correspond to subproblems (subalgorithms, subprograms, etc.), and arcs e ij ∈Е⊆X × X define control and / or information links between subtasks and are actually data transmission channels. Graph G can be described by the adjacency matrix W = ‖w ij ‖ N × N (Fig. 2), where N = n 2 = ∣X∣; w ij is the amount of data transmitted between the i-th and j-th processor module.
Древовидная структура (ДС) отображается однородной средой, которой ставится в соответствие топологическая модель в виде графа H=<U,V>, где U - множество модулей ДС, организованных в виде дерева (фиг.4а) ∣U∣=N=n и является количеством модулей ДС и количеством вершин графа G, V - множество межмодульных связей.The tree structure (DS) is displayed by a homogeneous environment, which corresponds to the topological model in the form of a graph H = <U, V>, where U is the set of DS modules organized in a tree (Fig. 4a) ∣U∣ = N = n and is the number of DS modules and the number of vertices of the graph G, V is the set of intermodule connections.
Множество модулей ДС (фиг.4а) разбивается на L подмножеств, образующих соответствующие уровни. При этом первый уровень (корневой, корень дерева) обязательно имеют одну связь с элементами (i-1)-го уровня и по k связей с элементами (i+1)-го уровня, где k - количество связей с элементами нижестоящего уровня. Корень дерева связан k связями только с элементами второго уровня, а модули L-го уровня связаны только с элементами (L-1)-го уровня. ДС может быть описана матрицей смежности W=‖wij‖n×n (фиг.4б), где wij определяется интенсивностью взаимодействия (потока передачи данных, слов данных, кодовых слов передачи управления и т.п.) между подзадачами xi и xj.The set of modules DS (figa) is divided into L subsets forming the corresponding levels. In this case, the first level (root, tree root) must have one connection with elements of the (i-1) level and k connections with elements of the (i + 1) level, where k is the number of connections with elements of a lower level. The root of the tree is connected by k bonds only with elements of the second level, and modules of the L-th level are connected only with elements of the (L-1) -th level. DS can be described by the adjacency matrix W = ‖w ij ‖ n × n (Fig.4b), where w ij is determined by the intensity of the interaction (data stream, data words, control transfer codewords, etc.) between subtasks x i and x j .
Для удобства дальнейшего описания будем считать, что однородная среда содержит m×n элементов, при этом m=n (где m и n - число процессов). Функционирование однородной среды аналогично прототипу. При поступлении сигнала от внешнего устройства управления (ВУУ) происходит перестановка двух вершин графа и получение нового варианта размещения, т.е. новой матрицы смежности. Предлагаемое устройство вычисляет значения критериев оценки и выдает указанные значения ВУУ. Последнее анализирует принятые значения и либо фиксирует полученное размещение как более оптимальное, если значения критериев улучшают ранее найденные значения, либо игнорирует его.For the convenience of the further description, we assume that a homogeneous medium contains m × n elements, with m = n (where m and n are the number of processes). The functioning of a homogeneous environment is similar to the prototype. Upon receipt of a signal from an external control device (VUU), two vertices of the graph are rearranged and a new placement option is obtained, i.e. new adjacency matrix. The proposed device calculates the values of the evaluation criteria and provides the specified values of the VUU. The latter analyzes the accepted values and either fixes the resulting placement as more optimal if the values of the criteria improve the previously found values, or ignore it.
В отличие от прототипа, в котором выполнялось размещение взвешенных графов в линейной и кольцевой топологической модели, а также оценивалась степень близости сформированного размещения к оптимальному, предлагаемое устройство дополнительно реализует оценку степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации.Unlike the prototype, in which weighted graphs were placed in a linear and ring topological model, and the degree of closeness of the formed arrangement to the optimal was estimated, the proposed device additionally implements an estimate of the degree of load of channels in systems with a tree-topological organization with directional information transfer.
Устройство для оценки степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации содержит первый регистр 1 сдвига, второй регистр 2 сдвига, блок 3 формирования перестановок (БФП), блок 4 постоянной памяти, блок 5 запоминания лучшего варианта (БЗЛВ), коммутатор 6, АЛУ 7, дешифратор 8 выбора дуги, реверсивный счетчик 9 ячеек, блок 10 оперативной памяти, счетчик 11 топологии, первый 12 и второй 13 счетчики расстояний, умножитель 14, сумматор 15, регистр 16 минимальной длины связей, первый элемент 17 сравнения, вычитатель 18, триггер 19 начала счета, триггер 23 режима, триггер 24 задания топологии, регистр 25 длины связей, второй элемент 26 сравнения, счетчик 27 дуг, дешифратор 28 блокировки дуги, регистр 29 номера дуги, регистр 30 минимального веса, электронную модель 31 графа, группу элементов ИЛИ 32.1-32.n, группу элементов И 33.1-33.m, первый 34 и второй 35 элементы И, второй блок элементов ИЛИ 36, третий элемент И 37, первый 41 и второй 42 одновибраторы, первый 43, второй 44 и третий 45 элементы задержки, первый блок элементов ИЛИ 46, причем выходы БФП 3 соединены с соответствующими входами блока 4 постоянной памяти и соответствующими входами БЗЛВ 5, сигнализирующий выход БФП 3 соединен с установочным входом триггера 19 начала счета, выходы блока 4 постоянной памяти соединены с соответствующими входами коммутатора 6, выход которого соединен с входом АЛУ 7, выход которого соединен с информационным входом БЗЛВ 5, а выход БЗЛВ 5 соединен с первым информационным входом АЛУ 7, выход переполнения регистра 1 сдвига соединен с входом регистра 2 сдвига, выходы регистров 1 и 2 с первого по n-й подключены к первым и вторым входам элементов ИЛИ 32.1-32.n соответственно, выход переполнения регистра 2 сдвига соединен с управляющим входом АЛУ 7 и с управляющим входом БФП 3, тактовый вход 57 устройства соединен с входом регистра 1 сдвига, с тактовым входом БФП 3 и с первыми входами элементов И 34 и 35, выход счетчика 27 дуг соединен с входом дешифратора 8 выбора дуги и входом данных регистра 29 номера дуги, выход блока элементов ИЛИ 36 подключен к первому входу элемента 17 сравнения и к входу данных регистра 30 минимального веса, выход регистра 30 минимального веса соединен с вторым входом элемента 17 сравнения и с входом данных блока 10 оперативной памяти, выход элемента 43 задержки соединен с входом установки регистра 30 минимального веса и с входом установки регистра 29 номера дуги, выход третьего элемента И 37 соединен с синхровходом регистра 30 минимального веса и с синхровходом регистра 29 номера дуги, выход регистра 29 номера дуги соединен с информационным входом дешифратора 28 блокировки дуги, выход переполнения счетчика 27 дуг соединен с разрешающим входом дешифратора 28 блокировки дуги, а также с входом элемента 43 задержки, первым счетным входом реверсивного счетчика 9 ячеек и входом записи блока 10 оперативной памяти, выход элемента И 34 соединен со счетным входом счетчика 27 дуг и со входом элемента 44 задержки, выход которого соединен со вторым входом элемента И 37, первый вход которого соединен с выходом элемента 17 сравнения, второй вход элемента И 34 соединен с прямым выходом триггера 19 начала счета, который также соединен со вторым входом элемента И 35, третий вход элемента И 34 соединен с инверсным выходом триггера 23 режима, прямой выход которого соединен с третьим входом элемента И 35, выход элемента И 35 соединен со вторым счетным входом реверсивного счетчика 9 ячеек, выход которого подключен к адресному входу блока 10 оперативной памяти, выход которого подключен к первому входу умножителя 14, выход счетчика 13 расстояний подключен к второму входу умножителя 14, выход которого подключен к первому входу сумматора 15, второй вход которого подключен к выходу регистра 16 минимальной длины связей и к второму входу вычитателя 18, выход сумматора 15 подключен к входу данных регистра 16 минимальной длины связей, выход элемента 45 задержки подключен к синхровходу регистра 16 минимальной длины связей, выход элемента И 35 и счетный вход счетчика 12 расстояний подключены к входу элемента 45 задержки, выход одновибратора 42 подключен к синхровходу счетчика 12 расстояний, выход переполнения которого подключен к счетным входам счетчика 11 топологии, счетчика 13 расстояний и к входу одновибратора 42, выход счетчика 11 топологии подключен к входу счетчика 12 расстояний, вход 51 данных устройства подключен ко входу данных счетчика 11 топологии, синхровход счетчика 11 топологии подключен к входу 52 установки устройства, прямой выход триггера 24 задания топологии подключен к разрешающему входу счетчика 11 топологии, установочный вход триггера 24 задания топологии подключен к входу 49 установки устройства, вход сброса триггера 24 задания топологии подключен к входу 50 установки устройства, выход переполнения реверсивного счетчика 9 ячеек подключен к установочному входу триггера 23 режима, вход сброса которого подключен к входу 48 установки устройства, выход регистра 25 длины связей подключен ко второму входу элемента 26 сравнения и к первому входу вычитателя 18, первый вход элемента 26 сравнения подключен к выходу АЛУ 7 и входу данных регистра 25 длины связей, выход одновибратора 41 подключен к синхровходу регистра 25 длины связей, вход сброса триггера 19 начала счета подключен к входу 47 установки устройства, 7-й выход дешифратора 8 выбора дуги (l=1, 2,…, m) соединен с l-м входом выбора дуги электронной модели 31 графа, l-й выход дешифратора 28 блокировки дуги соединен с l-м входом блокировки дуги электронной модели 31 графа, l-й выход веса дуги электронной модели 31 графа соединен с l-м входом блока элементов ИЛИ 36 и l-м входом блока элементов ИЛИ 46, выход элемента И 33.l соединен с l-м управляющим входом электронной модели 31 графа, выход блока элементов ИЛИ 46 соединен со вторым информационным входом АЛУ 7, выход элемента 26 сравнения соединен с входом одновибратора 41, выходы элементов ИЛИ 32.1-32.n подключены к соответствующим входам элементов И 33.1-33.m, выход вычитателя 18 соединен с выходом 53 длины связей устройства, а также дополнительно введенный блок 58 оценки, содержащий дешифратор 59 выбора канала, мультиплексор 60 выбора канала, третий 61 элемент сравнения, группу 62.1, 62.2,…, 62.m регистров хранения значения интенсивности, регистр 63 максимального значения, регистр 64 номера канала, триггер 65 номера этапа, счетчик 66 номера канала, третий 67 элемент И, четвертый 68 элемент И, причем вход 73 установки соединен с S-входом триггера 65 номера канала, R-вход которого подключен к выходу переполнения счетчика 27 дуг, прямой выход триггера 65 номера этапа подключен к управляющему входу дешифратора 59 выбора канала, ко входу которого подсоединен выход счетчика 27 дуг, выходы с первого по m-й дешифратора 59 выбора канала соединены с соответствующими е-входами регистров 62.i (i=1, 2,…, m) хранения значения интенсивности группы 62.1, 62.2,…, 62.m регистров хранения значения интенсивности, соответствующие D-входы которых подключены к выходу второго 36 блока элементов ИЛИ, выходы группы 62.1, 62.2,…, 62.m регистров хранения значения интенсивности подсоединены к соответствующим входам мультиплексора 60 выбора канала и к соответствующим выходам группы 71.1, 71.2,…, 71.m выходов значений загрузки, выход мультиплексора 60 выбора канала подключен к первому входу третьего 61 элемента сравнения и к D-входу регистра 63 максимального значения, второй вход третьего 61 элемента сравнения подключен к выходу регистра 63 максимального значения и к выходу 69 максимального значения, выход третьего 61 элемента сравнения соединен с первым входом третьего 67 элемента И, второй вход которого подключен к инверсному выходу триггера 65 номера этапа и к первому входу четвертого 68 элемента И, второй вход которого соединен с тактовым 57 входом устройства, выход четвертого 68 элемента И подсоединен к счетному входу счетчика 66 номера канала, выход которого подключен к D-входу регистра 64 номера канала и к управляющему входу мультиплексора 60 выбора канала, выход третьего 67 элемента И подключен к е-входам регистра 63 максимального значения и 64 номера канала, выход регистра 64 номера канала соединен с выходом 70 номера, выход переполнения счетчика 66 номера канала подключен к выходу 72 переполнения устройства.A device for evaluating the degree of load of channels in systems with a tree-like topological organization for directional information transfer contains the
Электронная модель 31 графа (фиг.1) содержит m электронных моделей дуги, причем электронная модель 31.l дуги (l=1, 2,…, m) содержит триггер 20.l блокировки дуги, регистр 21.l веса дуги, регистр 22.l блокировки дуги, первый элемент И 38.l, второй элемент И 39.l, элемент ИЛИ 40.l, причем входы элемента И 38.l соединены с соответствующими входами 56.у и 56.z задания графа устройства (где y и z - номера соответственно начальной и конечной вершины l-й дуги графа), выход элемента И 38.l соединен с синхровходом регистра 21.l веса дуги и с установочным входом триггера 20.l блокировки дуги, вход сброса которого соединен с l-м входом блокировки дуги модели 31, вход данных регистра 21.l веса дуги соединен с входом 54.l веса дуги устройства, первый вход элемента ИЛИ 40.l соединен с l-м управляющим входом модели 31, а второй вход элемента ИЛИ 40.l соединен с выходом элемента И 39.l, первый вход которого соединен с прямым выходом триггера 20.l блокировки дуги и с разрешающим входом регистра 22.l блокировки дуги, второй вход элемента И 39.l соединен с l-м входом выбора дуги модели 31, вход сброса регистра 22.l блокировки дуги соединен с входом 55.l сброса устройства, выход регистра 22.l блокировки дуги соединен с l-м выходом веса дуги модели 31, который также соединен с выходом регистра 21.l веса дуги, выход элемента ИЛИ 40.l подключен к разрешающему входу регистра 21.l веса дуги.The electronic model 31 of the graph (Fig. 1) contains m electronic models of the arc, the electronic model 31. l of the arc ( l = 1, 2, ..., m) contains a trigger 20. l blocking of the arc, register 21. l of the weight of the arc, register 22 . l arc locks, the first AND element 38. l , the second AND element 39. l , the OR element 40. l , and the inputs of the AND element 38. l are connected to the corresponding inputs of the device graph (where y and z - rooms respectively the start and end vertices of the graph l -th arc), an output of aND 38. l is connected to the clock terminal of register 21. l arcs with weights and adjusting the trigger input unit 20. l Rovkov arc whose reset input is connected to the l -th input lock pattern arc 31, a data input register 21. weights l arc connected to an input device 54. weights l arc, the first input of the OR gate 40. l l -th connected to the control input of the model 31, and the second input of the OR element 40. l is connected to the output of the And 39 element. L , the first input of which is connected to the direct output of the trigger 20. l blocking the arc and with the enable input of the register 22. l blocking the arc, the second input of the And 39 element. L coupled with l -th input selection model of the arc 31, the reset input of register 22. l arc lock connected to Rin 55. House l relief device, the output of register 22. l arc lock is connected to the output l -th weight model of the arc 31, which is also connected to the output register 21. l arc weights an output of OR 40. l is connected to the enabling input of register 21. l arc weight.
Назначение элементов и блоков устройства (фиг.1) состоит в следующем.The purpose of the elements and blocks of the device (figure 1) is as follows.
Первый и второй регистры 1 и 2 сдвига необходимы для реализации последовательного перебора пар вершин орграфа G.The first and
Блок 3 формирования перестановок осуществляет перебор всех возможных размещений вершин графа G по позициям заданной топологической модели.
Блок 4 постоянной памяти хранит двоичные коды номеров позиций.The read-
Блок 5 запоминания лучшего варианта служит для запоминания лучшего на настоящий момент варианта размещения.
Коммутатор 6 обеспечивает последовательное списывание из блока 4 кодов номеров выбираемых позиций для передачи их в АЛУ 7.Switch 6 provides sequential write-off from
Арифметико-логическое устройство 7 необходимо для определения расстояния между позициями, в которые помещены выбранные вершины графа, и расчета длины связей L для формируемого варианта размещения. Данное устройство способно определять расстояния между позициями как для взвешенных графов, так и для невзвешенных.The arithmetic-
Дешифратор 8 выбора дуги вместе со счетчиком 27 дуг предназначены для выбора из ЭМГ 31 дуги с номером, записанным в счетчике 27.The decoder 8 of the arc selection together with the counter 27 of the arcs are designed to select from the EMG 31 of the arc with the number recorded in the counter 27.
Реверсивный счетчик 9 ячеек служит для организации последовательного перебора адресов блока 10 оперативной памяти в прямом и обратном порядке соответственно при записи информации и ее считывании.The reversible counter of 9 cells serves to organize sequential enumeration of the addresses of the
Блок 10 оперативной памяти служит для хранения весов wij дуг орграфа G в порядке возрастания их значений.The
Счетчик 11 топологии необходим для подсчета и передачи счетчику 12 количества обрабатываемых элементов вектора ‖d'k‖ с заданным значением (для кольцевой топологической модели общее число таких элементов постоянно и составляет n, для линейной это число уменьшается от n-1 для d'k=1 до 1 для d'k=n-1).The counter 11 of the topology is necessary for counting and transmitting to the counter 12 the number of processed elements of the vector ‖d ' k ‖ with a given value (for a ring topological model, the total number of such elements is constant and is n, for a linear one this number decreases from n-1 for d' k = 1 to 1 for d ' k = n-1).
Первый счетчик 12 расстояний и второй счетчик 13 расстояний предназначены для организации перебора в возрастающем порядке ненулевых элементов матрицы расстояний D (таким образом на выходе счетчика 13 формируется вектор ‖d'k‖).The first counter 12 distances and the second counter 13 distances are designed to organize sorting in ascending order of nonzero elements of the distance matrix D (thus, at the output of counter 13, a vector ‖d ' k форми is formed).
Умножитель 14 необходим для умножения веса дуги из блока 10 оперативной памяти на расстояние между позициями топологической модели (элемент вектора ‖d'k‖) из счетчика 13 расстояний.The multiplier 14 is necessary to multiply the weight of the arc from the
Сумматор 15 предназначен для суммирования значений с умножителя 14 и регистра 16.The adder 15 is designed to sum the values from the multiplier 14 and the register 16.
Регистр 16 минимальной длины связей хранит значение минимально возможной длины связей L* для заданного графа.Register 16 of the minimum bond length stores the value of the minimum possible bond length L * for a given graph.
Первый элемент 17 сравнения служит для сравнения веса текущей дуги с наименьшим на данный момент весом, записанным в регистре 30.The first comparison element 17 is used to compare the weight of the current arc with the least weight currently recorded in the
Вычитатель 18 служит для нахождения степени оптимальности размещения ξ по формуле (2). Значение L* поступает с выхода регистра 16 минимальной длины связей, L поступает с выхода регистра 25 длины связей.The subtractor 18 serves to find the degree of optimality of the placement ξ by the formula (2). The value of L * comes from the output of the register 16 of the minimum length of bonds, L comes from the output of the register 25 of the length of bonds.
Триггер 19 начала счета служит для индикации перехода из режима формирования размещения в режим его оценки.The trigger 19 of the beginning of the account is used to indicate the transition from the mode of formation formation in the mode of its evaluation.
Триггер 23 режима служит для хранения признака текущей операции. Если триггер 23 установлен в ноль - это означает запись весов дуг по возрастанию в блок 10 оперативной памяти, а в единицу - нахождение минимально возможной длины L* по формуле (1).The trigger 23 mode is used to store a sign of the current operation. If the trigger 23 is set to zero, this means writing the weights of the arcs in increasing order to the
Триггер 24 задания топологии предназначен для задания вида топологической модели: если триггер 24 установлен в единицу - это означает выбор линейной модели, в ноль - кольцевой модели.The trigger 24 for setting the topology is intended to set the type of the topological model: if trigger 24 is set to one, this means choosing a linear model, and to zero - a ring model.
Регистр 25 длины связей предназначен для хранения значения длины связей L для наилучшего варианта размещения, сохраненного в БЗЛВ 5.The bond length register 25 is intended to store the value of the bond length L for the best placement option stored in
Второй элемент 26 сравнения предназначен для сравнения значения длины связей L лучшего на данный момент варианта размещения из регистра 25 с текущей длиной связи.The second comparison element 26 is intended to compare the values of the bond length L of the currently best placement option from register 25 with the current bond length.
Дешифратор 28 блокировки дуги предназначен для выбора дуги, которую необходимо заблокировать в текущем цикле работы устройства.The decoder 28 of the arc lock is designed to select the arc that you want to block in the current cycle of the device.
Регистр 29 номера дуги служит для хранения номера дуги с минимальным весом, выбранной в текущем цикле работы устройства.The arc number register 29 is used to store the arc number with the minimum weight selected in the current cycle of the device.
Регистр 30 минимального веса необходим для хранения значения минимального на данный момент веса дуги.The
Группа элементов ИЛИ 32.1-32.n необходима для объединения соответствующих сигналов с регистров 1 и 2.The group of elements OR 32.1-32.n is necessary to combine the corresponding signals from
Группа элементов И 33.1-33.m предназначена для выбора соответствующих дуг графа G по сигналам с элементов ИЛИ 32.1-32.n.The group of elements AND 33.1-33.m is designed to select the corresponding arcs of the graph G according to the signals from the elements OR 32.1-32.n.
Первый и второй элементы И 34 и 35 необходимы для блокировки передачи импульсов с тактового входа 57 устройства на элементы и блоки, обеспечивающие упорядочение весов дуг графа в блоке 10 и подсчет значения длины связей L* соответственно.The first and second elements And 34 and 35 are necessary to block the transmission of pulses from the clock input 57 of the device to elements and blocks that ensure the ordering of the weights of the arcs of the graph in
Второй блок элементов ИЛИ 36 необходим для подключения веса текущей дуги к элементу 17 сравнения и регистру 30.The second block of OR elements 36 is necessary to connect the weight of the current arc to the comparison element 17 and the
Третий элемент И 37 предназначен для блокировки прохождения импульсов на входы синхронизации регистров 29 и 30.The third element And 37 is designed to block the passage of pulses to the synchronization inputs of
Электронная модель 31 графа служит для моделирования топологии графа G, представляющего размещаемый объект.The electronic model 31 of the graph is used to simulate the topology of graph G representing the hosted object.
Первый и второй одновибраторы 41 и 42 необходимы для формирования импульсов, управляющих записью информации в регистр 25 и счетчик 12 соответственно.The first and second one-shots 41 and 42 are necessary for generating pulses controlling the recording of information in register 25 and counter 12, respectively.
Первый элемент 43 задержки служит для задержки импульса переполнения со счетчика 27 дуг на время, достаточное для обеспечения блокировки дуги дешифратором 28 и записи минимального веса из регистра 30 в блок 10 оперативной памяти.The first delay element 43 serves to delay the overflow pulse from the arc counter 27 for a time sufficient to ensure that the arc is blocked by the decoder 28 and to record the minimum weight from the
Второй элемент 44 задержки необходим для задержки тактового импульса на время, достаточное для обеспечения выбора очередной дуги и сравнения ее веса с минимальным весом, записанным в регистре 30.The second delay element 44 is necessary to delay the clock pulse for a time sufficient to ensure the selection of the next arc and comparing its weight with the minimum weight recorded in the
Третий элемент 45 задержки обеспечивает задержку импульса, поступающего на регистр 16 минимальной длины связей, на время, достаточное для подсчета и добавления очередного слагаемого формулы (1) умножителем 14 и сумматором 15.The third delay element 45 provides a delay of the pulse arriving at the register 16 of the minimum bond length for a time sufficient to calculate and add the next term of formula (1) by the multiplier 14 and the adder 15.
Первый блок элементов ИЛИ 46 необходим для подачи в АЛУ 7 веса текущей дуги.The first block of OR elements 46 is necessary for supplying to
Электронная модель 31.l дуги служит для моделирования l-й дуги орграфа G, l=1, 2,…, m.Electronic model 31. l arcs are used to simulate the l- th arc of the digraph G, l = 1, 2, ..., m.
Триггер 20.l блокировки дуги служит для выдачи сигнала блокировки повторного выбора соответствующей дуги во время работы устройства.Trigger 20. l Lock the arc is used to issue a lock signal re-selection of the corresponding arc during operation of the device.
Регистр 21.l веса дуги и регистр 22.l блокировки дуги предназначены для хранения веса текущей дуги и нулевого кода соответственно. Регистры 21.l и 22.l имеют выходы с тремя состояниями; перевод выходов в третье (высокоимпедансное) состояние обеспечивается соответственно единичным и нулевым сигналом на входах разрешения (ое).Register 21. l arc weight and register 22. l arc locks are used to store the weight of the current arc and zero code, respectively. Registers 21. l and 22. l have outputs with three states; the translation of the outputs into the third (high-impedance) state is ensured by a single and zero signal at the resolution inputs (s), respectively.
Первый элемент И 38.l необходим для формирования сигнала наличия l-й дуги в графе.The first element And 38. l is necessary to generate a signal of the presence of the l- th arc in the graph.
Второй элемент И 39.l служит для формирования сигнала выбора/блокировки дуги.The second element And 39. l is used to generate a signal selection / blocking of the arc.
Элемент ИЛИ 40.l служит для объединения сигналов с элемента И 39.l и с элемента И 33.l.The OR element 40. l serves to combine signals from the And 39 element. L And from the And 33 element. L.
Блок 58 оценки предназначен для оценки степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации.
Дешифратор 59 выбора канала необходим для выбора очередного канала, подлежащего последующей оценке.A channel selection decoder 59 is needed to select the next channel to be evaluated.
Мультиплексор 60 выбора канала предназначен для выбора очередного канала и последующей его подачи на третий 61 элемент сравнения.The
Третий 61 элемент сравнения служит для сравнения очередного выбранного значения интенсивности с текущим наибольшим на данный момент.The third 61 comparison elements are used to compare the next selected intensity value with the current highest at the moment.
Группа 62.1, 62,2,…, 62.m регистров хранения значения интенсивности предназначена для хранения значения интенсивности загрузки каналов древовидной матричной системы.The group 62.1, 62,2, ..., 62.m of the intensity value storage registers is intended for storing the load intensity values of the channels of the tree matrix system.
Регистр 63 максимального значения необходим для хранения максимального значения интенсивности загрузки канала в древовидной матричной системе.The
Регистр 64 номера канала служит для хранения номера канала, которому соответствует максимальная загрузка.The
Триггер 65 номера этапа необходим для выбора этапа работы предлагаемого устройства. В единичном состоянии выполняется выбор очередного канала и последующее сохранение соответствующего ему значения величины интенсивности обмена. В нулевом состоянии - поиск максимальной степени загрузки канала.The
Счетчик 66 номера канала предназначен для подсчета номера очередного анализируемого канала и последующее его сохранение в регистре 64 номера канала: в случае если его величина оказалась наибольшей.
Третий 67 элемент И предназначен для разрешения записи в регистр 63 максимального значения и в регистр 64 номера канала значения интенсивности загрузки канала и его номера соответственно в случае если интенсивность загрузки канала оказалась наибольшей.The
Четвертый 68 элемент И служит для объединения разрешения работы счетчика 66 номера канала на втором этапе работы устройства.The fourth 68 element And serves to combine the permission of the
Выход 69 максимального значения необходим для подачи на ВУУ максимального значения интенсивности загрузки канала в древовидной процессорной системе.The
Выход 70 номера служит для подачи на ВУУ номера канала, которому соответствует максимальное значение интенсивности.The
Группа 71.1, 71.2,…, 71.m выходов значений загрузки необходима для выдачи на ВУУ соответствующих значений загрузки каналов между процессорными модулями в древовидной многопроцессорной системе.The group 71.1, 71.2, ..., 71.m of the outputs of the load values is necessary for the output to the WUU of the corresponding channel load values between the processor modules in the tree-like multiprocessor system.
Выход 72 переполнения устройства необходим для подачи на ВУУ сигнала о переполнении счетчика 66, что одновременно является сигналом о завершении работы устройства.The
Вход 73 установки необходим для установки в единичное состояние триггера 65 номера этапа.The
Рассмотрим работу предлагаемого устройства.Consider the operation of the proposed device.
Первоначально в регистрах 29, 30 и 25 содержатся значения «11…1». В регистре 16 и счетчиках 27, 9 содержится нулевой код. Триггеры 19 и 23 находятся в состоянии логического нуля; состояние триггера 24 либо нулевое, что соответствует топологии кольца, либо единичное, что соответствует топологии линейки. Значение с прямого выхода триггера 24 подается на разрешающий вход счетчика 11 и если это значение - единица, то работа счетчика 11 разрешена, а если ноль, то работа запрещена (на выходе счетчика 11 будет константный код). Первоначально в счетчике 11 хранится код общего числа обрабатываемых элементов матрицы расстояний D (его запись осуществляется со входа 51 устройства по импульсу со входа 52 устройства). В счетчиках 12, 13 содержатся нулевые значения. Триггеры 20.l модели 31.l, l=1, 2,… m, находятся либо в состоянии логической единицы, либо в состоянии логического нуля (что определяется соответственно наличием или отсутствием l-й дуги в графе). В регистрах 21.l содержатся либо значения весов соответствующих дуг, либо нулевые коды (если соответствующие дуги отсутствуют в исходном графе). Если размещается граф с невзвешенными дугами, то регистры 21.l содержат либо коды «00…01» либо нулевые коды. Запись информации о размещаемом графе осуществляется путем подачи комбинаций сигналов на входы 56.l-56.n устройства и весов дуг на входы 54.l устройства. Появление единичных сигналов на входах 56.i-l и 56.i означает наличие в графе дуги ei-1,i (вес этой дуги подается на вход 54 соответствующей модели дуги). Триггер 65 номера этапа находится в единичном состоянии. Это значит, что на его прямом выходе присутствует единичный потенциал, а на его инверсном выходе - нулевой. В регистре 63 максимального значения и регистре 64 номера канала хранится код нуля. В группе 62.1, 62,2,…, 62.m регистров хранения значения интенсивности хранятся коды нуля.Initially, registers 29, 30, and 25 contain the values "11 ... 1". In register 16 and counters 27, 9 contains a zero code. Triggers 19 and 23 are in a state of logical zero; trigger state 24 is either zero, which corresponds to the topology of the ring, or single, which corresponds to the topology of the line. The value from the direct output of flip-flop 24 is supplied to the enable input of counter 11, and if this value is one, then the operation of counter 11 is allowed, and if it is zero, then operation is prohibited (the counter code 11 will have a constant code). Initially, the counter 11 stores the code of the total number of processed elements of the distance matrix D (it is recorded from the input 51 of the device by the pulse from the input 52 of the device). The counters 12, 13 contain zero values. Triggers 20. l of model 31. l , l = 1, 2, ... m, are either in a state of logical unity or in a state of logical zero (which is determined respectively by the presence or absence of the l- th arc in the graph). In registers 21. l contains either the weight values of the corresponding arcs, or zero codes (if the corresponding arcs are not in the source graph). If a graph with unweighted arcs is placed, then the registers 21. l contain either the codes “00 ... 01” or zero codes. Information about the placed graph is recorded by applying combinations of signals to the
Предлагаемое устройство способно решать следующие задачи: размещение невзвешенных графов в линейную топологическую модель, размещение взвешенных графов в линейную и кольцевую модель, оценка степени близости сформированного размещения к оптимальному. Дополнительно оно реализует оценку степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации.The proposed device is able to solve the following problems: placing unweighted graphs in a linear topological model, placing weighted graphs in a linear and ring model, assessing the degree of proximity of the generated arrangement to the optimal one. Additionally, it implements an estimate of the degree of channel loading in systems with a tree-like topological organization with directional information transfer.
Задача размещения невзвешенных графов с топологической моделью в виде линейки решается в устройстве аналогично прототипу. В данном случае работает только так называемая «верхняя» часть схемы, в которую входит ЭМГ 31, регистры 1 и 2, группа элементов ИЛИ 32.1-32.n, группа элементов И 33.1-31.m, блок элементов ИЛИ 46, регистр 25, элемент 26 сравнения, одновибратор 41, а также БФП 3, блок 4 постоянной памяти, БЗЛВ 5, коммутатор 6 и АЛУ 7.The task of placing unweighted graphs with a topological model in the form of a ruler is solved in the device similarly to the prototype. In this case, only the so-called “upper” part of the circuit works, which includes the EMG 31, registers 1 and 2, the group of elements OR 32.1-32.n, the group of elements AND 33.1-31.m, the block of elements OR 46, register 25, comparison element 26, one-shot 41, as well as
Регистр 1 и регистр 2 последовательно выбирают пары вершин по мере поступления импульсов с входа 57 устройства. Сигналы выбранной пары вершин проходят через два соответствующих элемента группы элементов ИЛИ 32.1-32.n и далее формируют единичный сигнал на выходе соответствующего элемента И группы 33.1-33.m (допустим элемента 33.l). Единичный сигнал с элемента И 33.l поступает на элемент ИЛИ 40.l (модели 31.l дуги) и, попадая далее на разрешающий вход (ое) регистра 21.l, разрешает тем самым появление данных (веса l-й дуги) на выходе этого регистра. Поскольку размещаемый граф невзвешен, в регистре 21.l содержится либо код «00…01» либо код «00…00» (отсутствие дуги). Будем считать данный код ненулевым. Код «00…01» с выхода регистра 21.l поступает на блок элементов ИЛИ 46 и далее через него - в АЛУ 7. В это же время блок 3 формирования перестановок определяет для выбираемых вершин позиции, а АЛУ 7 вырабатывает команду определения расстояния между позициями, в которые следует поместить выбранные вершины графа. Это расстояние определяется по формуле di,j=∣i-j∣. Одновременно в АЛУ 7 происходит и накопление суммарной длины связей L. Подсчет суммарной длины связей для текущего варианта размещения завершается, когда на выходе переполнения регистра 2 появляется сигнал переполнения. Одновременно этот же сигнал поступает на БФП 3, подготавливая его к формированию новой перестановки.
Перестановки формируются в пространственно-временной форме, то есть в каждый тактовый момент времени единичный сигнал инициируется только на одном (q-м) выходе БФП 3, а их последовательность задает соответствующую перестановку. Например, перестановка (3 1 2) означает, что первый тактовый импульс появляется на втором выходе БФП, второй - на третьем, третий - на первом. В соответствии с этим из блока 4 постоянной памяти (в блок 4 постоянной памяти заносятся двоичные коды номеров позиций) через коммутатор 6 в АЛУ 7 будут последовательно списываться коды второй позиции, третьей и первой. Это в свою очередь означает, что первая вершина помещается во вторую позицию, вторая в третью и третья в первую. Лучший вариант размещения переписывается в блок 5 и соответствующее ему значение длины связей L - в регистр 25. Появление сигнала на сигнализирующем выходе БФП 3 свидетельствует о том, что все перестановки сформированы, а лучший вариант размещения зафиксирован в БЗЛВ 5.The permutations are formed in the spatiotemporal form, that is, at each clock moment, a single signal is initiated only at one (qth) output of the
Значение L в регистре 25 формируется следующим образом. С выхода АЛУ 7 значение длины связей очередного варианта размещения поступает на вход данных регистра 25 и первый вход элемента 26 сравнения. Код с выхода регистра 25 поступает на второй вход элемента 26 сравнения. В первом такте работы в регистре 25 содержится код «11…1», поэтому при первом сравнении в элементе 26 сравнения результат будет положительным и, следовательно, на выходе этого элемента будет единичный сигнал. Единица с выхода элемента 26 сравнения поступает на одновибратор 41 и формирует импульс на его выходе. Данный импульс поступает на синхровход регистра 25 и по заднему фронту заносит в него новое значение длины связей. Последнее снова поступает на второй вход элемента 26 сравнения для сравнения с длиной связей L очередного варианта размещения и т.д. пока в регистре 25 не будет зафиксировано значение наилучшего варианта размещения.The value of L in register 25 is formed as follows. From the output of the
Задача размещения взвешенных графов в линейной и кольцевой топологических моделях решается в устройстве аналогично (как и в рассмотренном выше случае работает только «верхняя» часть схемы, только в отличие от невзвешенных графов вес дуги - либо нулевой код (дуга отсутствует), либо произвольный ненулевой код).The problem of placing weighted graphs in linear and ring topological models is solved in the device in the same way (as in the case considered above, only the "upper" part of the circuit works, only unlike unweighted graphs the weight of the arc is either a zero code (no arc) or an arbitrary non-zero code )
Задача оценки степени близости сформированного размещения к оптимальному решается следующим образом (в данном случае работает только «нижняя» часть схемы, включающая дешифраторы 8 и 28, элемент 17 сравнения, счетчики 27, 9, 11, 12 и 13, блок 10 оперативной памяти, регистры 16, 25, 29 и 30, триггеры 19, 23 и 24, умножитель 14, сумматор 15, вычитатель 18, блок элементов ИЛИ 36, элементы И 34, 35 и 37, элементы 43, 44 и 45 задержки и одновибратор 42).The task of assessing the degree of closeness of the formed arrangement to the optimal one is solved as follows (in this case, only the “lower” part of the circuit works, including decoders 8 and 28, comparison element 17, counters 27, 9, 11, 12 and 13,
При появлении единичного сигнала на сигнализирующем выходе БФП 3 триггер 19 устанавливается в единицу. Единичный сигнал с прямого выхода триггера 19 поступает на вторые входы элемента И 34 и элемента И 35. Так как триггер 23 режима находится в нулевом состоянии, элемент 35 по-прежнему остается закрытым, а элемент 34 открывается для прохождения тактовых импульсов.When a single signal appears on the signaling output of the
Первый тактовый импульс проходит через элемент И 34, откуда этот импульс поступает на счетный вход счетчика 27 и передним фронтом устанавливает его в значение «00…01». Код с выхода счетчика 27 поступает на вход данных регистра 29 и на вход дешифратора 8, инициируя появление единицы на его первом выходе. Эта единица поступает на второй вход элемента И 39.1 (модели 31.1). Если на первом входе элемента 39.1 присутствует единица (триггер 20.1 находится в единичном состоянии), то на выходе элемента 39.1 появляется единичный сигнал выбора дуги. С выхода элемента И 39.1 этот сигнал проходит через элемент ИЛИ 40.1, поступает на разрешающий вход регистра 21.1 и открывает его выход. В результате вес дуги с регистра 21.1 проходит через блок элементов ИЛИ 36, откуда попадает на первый вход элемента 17 сравнения, на втором входе которого присутствует код из регистра 30 (первоначально «11…1»). Если код с блока элементов ИЛИ 36 (вес выбранной дуги) меньше уже имеющегося в регистре 30, на выходе элемента 17 образуется единичный сигнал. Этот единичный сигнал поступает на первый вход элемента И 37 и обеспечивает прохождение тактового импульса с элемента И 34, задержанного на элементе 44 задержки. Импульс с элемента И 37 поступает на синхровходы регистра 29 и регистра 30 и по переднему фронту записывает в них значение с выхода счетчика 27 (номер текущей дуги) и код веса выбранной дуги с блока 36 (как минимальный на данный момент) соответственно. В случае присутствия на выходе элемента 17 нуля, элемент И 37 заблокирован и поэтому импульс с элемента 44 задержки не поступает на синхровходы регистров 29 и 30.The first clock pulse passes through the And 34 element, from where this pulse arrives at the counting input of the counter 27 and sets the value “00 ... 01” with a rising edge. The code from the output of the counter 27 goes to the input of the register data 29 and to the input of the decoder 8, initiating the appearance of a unit at its first output. This unit goes to the second input of the And 39.1 element (models 31.1). If one is present at the first input of element 39.1 (trigger 20.1 is in a single state), then at the output of element 39.1 a single signal for selecting an arc appears. From the output of the AND 39.1 element, this signal passes through the OR 40.1 element, goes to the enable input of the register 21.1, and opens its output. As a result, the weight of the arc from register 21.1 passes through the block of OR elements 36, from where it enters the first input of the comparison element 17, at the second input of which there is a code from register 30 (initially “11 ... 1”). If the code from the block of elements OR 36 (weight of the selected arc) is less than that already existing in the
Очередной тактовый импульс аналогично проходит через элемент И 34, снова попадает на счетный вход счетчика 27 и увеличивает значение этого счетчика до «00…010». С выхода счетчика 27 код снова попадает на дешифратор 8, чем вызывает появление единицы на его втором выходе. Эта единица аналогично поступает в модель 31.2 взвешенной дуги, и со второго выхода веса дуги модели 31 на блок элементов ИЛИ 36 поступает код веса второй дуги. Если такая дуга существует, то соответствующий ей код попадает на первый вход элемента 17 сравнения, на второй вход которого поступает с регистра 30 вес, записанный на предыдущих шагах. Если новый вес меньше предыдущего, то единичный сигнал, свидетельствующий об этом, поступает на первый вход элемента И 37 и пропускает через него импульс с элемента 44 задержки. С выхода элемента И 37 импульс снова попадает на синхровходы регистров 29 и 30 и по переднему входу записывает в регистр 30 новый вес дуги (вес второй дуги), а в регистр 29 - значение счетчика 27 как номер дуги с наименьшим на данный момент весом.The next clock pulse likewise passes through the And 34 element, again enters the counting input of the counter 27 and increases the value of this counter to "00 ... 010". From the output of the counter 27, the code again falls onto the decoder 8, which causes a unit to appear at its second output. This unit likewise enters the weighted arc model 31.2, and from the second output of the arc weight of model 31, the weight code of the second arc is sent to the block of elements OR 36. If such an arc exists, then the corresponding code falls on the first input of the comparison element 17, the second input of which comes from
Так происходит до тех пор, пока на выходе переполнения счетчика 27 не появится сигнал (импульс) переполнения, сигнализирующий о том, что все дуги просмотрены и наименьший вес содержится в регистре 30, а номер соответствующей дуги - в регистре 29. При этом счетчик 27 сбрасывается в нулевое состояние, а сигнал переполнения одновременно поступает на вход записи блока 10 оперативной памяти на элемент 43 задержки и первый счетный вход счетчика 9. По заднему фронту сигнала переполнения счетчик 9 увеличивает свое значение до «00…01». В результате в блок 10 оперативной памяти по адресу «00…01» заносится минимальный вес дуги с регистра 30. Сигнал переполнения от счетчика 27 одновременно поступает на разрешающий вход дешифратора 28, обеспечивая выбор его выхода в зависимости от кода, подаваемого с выхода регистра 29. Сигнал с выбранного выхода дешифратора 28 (например, l-го) поступает на вход сброса триггера 20.l модели 31.l, устанавливая его в нулевое состояние (обеспечивается блокировка l-й дуги для следующих циклов работы устройства). К тому времени, когда минимальный вес дуги уже записан в блок 10 оперативной памяти, сигнал переполнения с выхода элемента 43 задержки поступает на входы установки (S) регистров 29 и 30 и устанавливает эти регистры в исходное состояние «11…1». Текущий цикл работы устройства завершается.This happens until an overflow signal (impulse) appears on the overflow output of counter 27, signaling that all arcs are scanned and the smallest weight is in
Следующий импульс, проходящий через элемент И 34, заставляет устройство снова работать по вышеописанному алгоритму. В регистре 30 сохраняется наименьший вес дуги без учета заблокированных в предыдущих циклах дуг. При выборе дешифратором 8 незаблокированной дуги устройство работает так, как описано выше. Когда дешифратор 8 выбирает уже заблокированную дугу, сигнал с выхода дешифратора 8 не проходит через элемент И 39.l (на прямом выходе триггера 20.l присутствует ноль). В то же время сигнал с прямого выхода триггера 20.l поступает на разрешающий вход регистра 22,l. В результате нулевой код (записанный в этот регистр с входа 55.l) с выхода регистра 22.l поступает через блок элементов ИЛИ 36 на первый вход элемента 17 сравнения и, будучи заведомо меньше любого другого кода, находящегося в регистре 30, обеспечивает нулевой сигнал на выходе элемента 17 и блокировку элемента 37.The next pulse passing through the element And 34, makes the device work again according to the above algorithm. In
При повторном появлении сигнала переполнения на счетчике 27 происходит увеличение значения счетчика 9 до кода «00…010». Сигнал переполнения поступает на вход записи блока 10 оперативной памяти и записывает туда по адресу «00…010» код веса дуги с выхода регистра 30 из счетчика 9. Таким образом, происходит последовательная запись в блок 10 оперативной памяти весов дуг графа G по возрастанию соответствующих значений. Так происходит до тех пор, пока счетчик 9 не выдаст сигнал переполнения. Этот сигнал поступает на установочный вход триггера 23, устанавливает его в единицу и тем самым разрешает прохождение тактовых импульсов через элемент И 35, запрещая их прохождение через элемент И 34. Сам счетчик 9 реверсивно переводится из суммирующего в вычитающий. Таким образом, начинается этап подсчета минимально возможной длины L. Эта задача решается с помощью следующих элементов схемы: блока 10 оперативной памяти, счетчиков 9, 11, 12 и 13, умножителя 14, сумматора 15, регистра 16, триггеров 23 и 24, одновибратора 42, элемента 45 задержки, а также элемента И35.When the overflow signal reappears on counter 27, counter 9 increases to the code “00 ... 010”. The overflow signal is fed to the recording input of the
Задача подсчета минимально возможной длины L* решается так же, как в прототипе и поэтому здесь на рассматривается.The task of calculating the minimum possible length L * is solved in the same way as in the prototype and therefore is not considered here.
Задача оценки степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации решается в предлагаемом устройстве следующим образом.The task of assessing the degree of load of channels in systems with a tree topological organization with directional information transfer is solved in the proposed device as follows.
Аналогично описанному выше принципу первая выбранная дуга из регистра 21.l веса дуги проходит через элемент 36 ИЛИ и поступает на соответствующие D-входы группы 62.1, 62,2,…62.m регистров. В это время на входе дешифратора 59 присутствует номер дуги, который поступает с выхода счетчика 27. Так как на управляющем входе дешифратора 59 присутствует единичный потенциал с прямого выхода триггера 65, на первом выходе дешифратора 59 появляется единичный потенциал, который поступает на е-вход регистра 62.1. Следовательно, вес выбранной дуги с выхода элемента 36 ИЛИ заносится в регистр 62.1 для последующего хранения.Similarly to the principle described above, the first selected arc from the arc weight register 21.l passes through the OR element 36 and enters the corresponding D-inputs of the registers groups 62.1, 62.2, ... 62.m. At this time, at the input of the decoder 59 there is an arc number that comes from the output of the counter 27. Since there is a unit potential from the direct output of the
Следующая выбранная дуга аналогично поступает на D-входы группы 62.1, 62,2,…, 62.m регистров. В это время в счетчике 27 уже хранится код двойки, который подается на вход дешифратора 59, а так как на его управляющем входе присутствует единица, на втором выходе дешифратора 59 появляется единичный сигнал, который подается на е-вход регистра 62.2. В результате этого вес второй выбранной дуги заносится в регистр 62.2.The next selected arc is similarly fed to the D-inputs of the group 62.1, 62.2, ..., 62.m registers. At this time, the counter 27 already stores the two code, which is fed to the input of the decoder 59, and since there is one at its control input, a single signal appears at the second output of the decoder 59, which is fed to the e-input of the register 62.2. As a result, the weight of the second selected arc is entered in register 62.2.
Так продолжается до тех пор, пока выходе переполнения счетчика 27 не появится единичный сигнал, означающий, что все значения весов дуг графа выбраны и сохранены в группе 62.1, 62,2,…, 62.m регистров хранения. Этот сигнал поступает на R-вход триггера 65 и сбрасывает его в ноль. В результате на его прямом выходе появляется нулевое состояние, которое запрещает работу дешифратора 59, а на инверсном выходе - единичный. На этом этапе начинается второй этап работы устройства, заключающийся в поиске максимально загруженного канала.This continues until a single signal appears on the output of counter overflow 27, meaning that all values of the weights of the graph arcs are selected and stored in the group of storage registers 62.1, 62.2, ..., 62.m. This signal is fed to the R-input of the
Очередной тактовый импульс с тактового 57 входа подается на второй вход элемента 68 И. Так как на его первом входе присутствует единичное значение с инверсного выхода триггера 65, то на выходе элемента 68 И появляется единичный потенциал, который подается на счетный вход счетчика 66 и по переднему фронту увеличивает его содержимое на единицу и устанавливает в нем код единицы («0…01»). Этот код поступает на управляющий вход мультиплексора 60 и на D-вход регистра 64. Так как на его е-входе нет положительного сигнала, то код туда не записывается. В то же время единичное значение на управляющем входе мультиплексора 60 разрешает прохождение значения, хранящегося в регистре 62.1 на выход мультиплексора 60, которое подается на первый вход элемента 61 сравнения. На его втором входе присутствует нулевой код с выхода регистра 63. Результат сравнения будет положительным, если код поступивший на первый вход элемента 61 сравнения больше нуля. В этом случае единичный сигнал с выхода элемента 61 сравнения подается на первый вход элемента 67 И. В результате единица с его выхода поступает на е-входы регистров 63 и 64, что разрешает запись нового максимального на данный момент значения в регистр 63, а также соответствующего номера дуги в регистр 64.The next clock pulse from clock input 57 is supplied to the second input of
Так продолжается до тех пор, пока на выходе переполнения счетчика 66 не появится единичный импульс, который свидетельствует о переполнении счетчика 66 и одновременно является признаком окончания работы устройства. В этом случае максимальное значение интенсивности канала и его номер могут быть считаны при необходимости с выходов регистров 63 и 64 соответственно.This continues until a single impulse appears at the output of the
Таким образом, предлагаемое устройство аналогично прототипу позволяет формировать оптимальное размещение взвешенных графов, причем допускается выбор двух моделей области размещения - линейной или кольцевой. Найденное субоптимальное размещение сопоставляется с предельным вариантом путем подсчета и сравнения значений длин связей L и L*. Дополнительно реализуется возможность оценки степени загрузки каналов в системах с древовидной топологической организацией при направленной передаче информации. Сказанное обеспечивает существенное расширение области применения устройства.Thus, the proposed device, similarly to the prototype, allows you to form the optimal placement of weighted graphs, and it is allowed to choose two models of the placement area - linear or circular. The found suboptimal arrangement is compared with the limiting variant by counting and comparing the values of the bond lengths L and L * . Additionally, it is possible to assess the degree of load of channels in systems with a tree topological organization with directional information transfer. The foregoing provides a significant expansion of the scope of the device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011109719/08A RU2451334C1 (en) | 2011-03-15 | 2011-03-15 | Apparatus for estimating loading efficiency in systems with tree-like topology during directed information transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011109719/08A RU2451334C1 (en) | 2011-03-15 | 2011-03-15 | Apparatus for estimating loading efficiency in systems with tree-like topology during directed information transmission |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2451334C1 true RU2451334C1 (en) | 2012-05-20 |
Family
ID=46230876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011109719/08A RU2451334C1 (en) | 2011-03-15 | 2011-03-15 | Apparatus for estimating loading efficiency in systems with tree-like topology during directed information transmission |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2451334C1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1291957A2 (en) * | 1984-12-19 | 1987-02-23 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Element of homogeneous medium |
| EP0495517A2 (en) * | 1991-01-18 | 1992-07-22 | Matsushita Electric Industrial Co., Ltd. | Method of and system for automatically generating network diagrams |
| RU2193796C2 (en) * | 2001-01-29 | 2002-11-27 | Курский государственный технический университет | Device for generating sub-optimal disposition and its assessment |
| RU2279709C1 (en) * | 2005-03-28 | 2006-07-10 | Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" | Device for estimating positioning quality in matrix systems |
-
2011
- 2011-03-15 RU RU2011109719/08A patent/RU2451334C1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1291957A2 (en) * | 1984-12-19 | 1987-02-23 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Element of homogeneous medium |
| EP0495517A2 (en) * | 1991-01-18 | 1992-07-22 | Matsushita Electric Industrial Co., Ltd. | Method of and system for automatically generating network diagrams |
| RU2193796C2 (en) * | 2001-01-29 | 2002-11-27 | Курский государственный технический университет | Device for generating sub-optimal disposition and its assessment |
| RU2279709C1 (en) * | 2005-03-28 | 2006-07-10 | Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" | Device for estimating positioning quality in matrix systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3718813A (en) | Technique for correlation method of determining system impulse response | |
| US20070220292A1 (en) | Estimating software power consumption | |
| KR20180017173A (en) | Mutual Quantum Logic (RQL) Circuit Simulation System | |
| US9460814B2 (en) | Memory tester design for soft error rate (SER) failure analysis | |
| RU2193796C2 (en) | Device for generating sub-optimal disposition and its assessment | |
| Park et al. | Quantized memory-augmented neural networks | |
| Jafri et al. | Silago-cog: Coarse-grained grid-based design for near tape-out power estimation accuracy at high level | |
| RU2452005C2 (en) | Location lower-bound estimate search device in matrix systems during directional transmission of information | |
| RU2451334C1 (en) | Apparatus for estimating loading efficiency in systems with tree-like topology during directed information transmission | |
| Wu et al. | Sequential detection of common transient signals in high dimensional data stream | |
| CN100507834C (en) | Limited run branch prediction | |
| RU2628329C1 (en) | Device for searching for minimum value of insensitivity of placement in toroidal systems with directed information transmission | |
| RU158124U1 (en) | DEVICE FOR DETERMINING THE POSSIBILITY OF PARALLEL PERFORMANCE OF ITERATIONS OF THE CYCLE | |
| RU2688236C1 (en) | Device for counting minimum intensity of placement in multiprocessor cubic cyclic systems in unidirectional transmission of information | |
| RU2461060C1 (en) | Knapsack problem solving device | |
| RU2470357C2 (en) | Location lower-bound estimate search device in fully connected matrix systems during one-way data transfer | |
| RU2634198C1 (en) | Device for searching minimum value of placement intensity in complete matrix systems with bidirectional transmission of information | |
| RU2727555C2 (en) | Device for estimating the degree of optimality of arrangement in multiprocessor cubic cyclic systems with directional information transmission | |
| RU2447485C2 (en) | Device to search lower location score in matrix systems during bidirectional information transfer | |
| RU2718166C1 (en) | Device for estimating degree of optimality of arrangement in multiprocessing hypercubic cyclic systems | |
| RU2723288C1 (en) | Device for estimating the degree of optimality of arrangement in multiprocessor cubic cyclic systems with directional information transmission | |
| RU2319196C1 (en) | Device for finding minimal intensity value in systems with linear organization during directional transmission of data | |
| RU2279709C1 (en) | Device for estimating positioning quality in matrix systems | |
| RU2769967C1 (en) | Device for searching for a lower estimate of placement in hybrid multiprocessor systems with directional information transmission | |
| CN109357957B (en) | Fatigue monitoring counting method based on extreme value window |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20130316 |