RU2437208C2 - Способ и устройство кодирования и декодирования данных - Google Patents
Способ и устройство кодирования и декодирования данных Download PDFInfo
- Publication number
- RU2437208C2 RU2437208C2 RU2009124925/08A RU2009124925A RU2437208C2 RU 2437208 C2 RU2437208 C2 RU 2437208C2 RU 2009124925/08 A RU2009124925/08 A RU 2009124925/08A RU 2009124925 A RU2009124925 A RU 2009124925A RU 2437208 C2 RU2437208 C2 RU 2437208C2
- Authority
- RU
- Russia
- Prior art keywords
- interleaver
- size
- interleaving
- input block
- max
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2996—Tail biting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение относится к кодированию и декодированию данных, в частности к способу и устройству турбокодирования и турбодекодирования. При осуществлении способов и устройства для турбокодирования при работе турбокодера (101) размер турбоперемежителя (201) определяется в зависимости от размера информационного блока, и выбираются соответствующие параметры перемежения. Эти параметры конфигурируют турбоперемежитель, который представляет собой бесконфликтный перемежитель и который основывается на перемежителе с перестановкой с использованием квадратного многочлена QPP или перемежителе с почти регулярной перестановкой ARP. Если размер информационного блока не совпадает с поддерживаемым размером перемежителя, тогда информационный блок заполняется при помощи вставки битов заполнителя. Технический результат - обеспечение высокого уровня параллельной обработки без конфликтов при обращении к памяти. 6 н. и 2 з.п. ф-лы, 6 ил., 3 табл.
Description
Область техники, к которой относится изобретение
Настоящее изобретение относится, в основном, к кодированию и декодированию данных, в частности к способу и устройству турбокодирования и турбодекодирования.
Уровень техники
Передачи цифровых данных по проводным и беспроводным линиям связи могут искажаться, например, шумом в линии связи или канале, помехой от других передач или других окружающих факторов. Для борьбы с ошибками, вводимыми каналом, многие системы связи применяют методы коррекции ошибок, способствующие выполнению связи.
Одним методом, используемым для коррекции ошибок, является турбокодирование информационного блока, перед тем как он будет передан по каналу. Используя такой метод, кодер в передатчике системы связи кодирует входной блок u длины K' битов в блок x кодового слова из N битов. Блок кодового слова затем передается по каналу, возможно после дополнительной обработки, такой как канальное перемежение, как определено в спецификациях Института инженеров по электротехнике и радиоэлектронике IEEE 802 16е. В приемнике турбодекодер принимает вектор y принятого сигнала длины N в качестве входа и генерирует оценку 
вектора u.
Обычно турбокодер состоит из двух составных сверточных кодеров. Первый составной кодер принимает входной блок u в качестве входа в его исходном порядке, и второй составной кодер принимает входной блок u в его перемеженном порядке после пропускания u через турбоперемежитель π. Выходной сигнал x турбокодера состоит из систематических битов (равных входному блоку u), битов контроля четности от первого составного кодера и битов контроля четности от второго составного кодера.
Соответственно, турбодекодер в приемнике системы связи состоит из двух составных сверточных декодеров, один для каждого составного кода. Составные декодеры разделяются перемежителем π и соответствующим деперемежителем π-1. Сообщения в формате логарифмических отношений правдоподобия (LLR) пропускаются между составными декодерами итеративно. Решение принимается после нескольких итераций.
Турбоперемежитель π является ключевым компонентом в турбокодовой конструкции. Он отвечает за скремблирование входного блока u псевдослучайным образом, таким образом обеспечивая кодовые слова x с хорошим распределением весов, следовательно, с хорошими возможностями исправления ошибок. В дополнение к рабочим характеристикам декодирования определение турбоперемежителя π в значительной степени оказывает влияние на реализацию турбодекодера в приемнике. Чтобы сделать возможным высокий уровень параллельной обработки без конфликтов при обращении к памяти, турбоперемежитель π должен иметь бесконфликтные свойства.
Краткое описание чертежей
Фиг.1 представляет собой блок-схему передатчика.
Фиг.2 представляет собой блок-схему турбокодера по фиг.1.
Фиг.3 представляет собой блок-схему приемника.
Фиг.4 представляет собой блок-схему турбодекодера по фиг.4.
Фиг.5 представляет собой блок-схему последовательности операций, изображающую принцип действия передатчика по фиг.1.
Фиг.6 представляет собой блок-схему последовательности операций, изображающую принцип действия приемника по фиг.3.
Подробное описание чертежей
Чтобы обратить внимание на вышеупомянутую потребность в бесконфликтных перемежителях, в данном документе обеспечивается способ и устройство выбора размеров перемежителя для турбокодов.
Во время работы принимается информационный блок размера K. Определяется размер K' перемежителя, где K' связан с K”, где K” из набора размеров; причем набор размеров содержит K”=a p×f, p min≤p≤p max; f min≤f≤f max, где a представляет собой целое число, f представляет собой постоянное целое число между f min и f max, и p принимает целочисленные значения между p min и p max, a>1, p max>p min, p min>1. Информационный блок размера K заполняется во входной блок размера K'. Входной блок перемежается с использованием перемежителя размера K'. Исходный входной блок и перемеженный входной блок кодируются для получения блока кодового слова. Блок кодового слова передается по каналу.
В другом варианте осуществления настоящего изобретения этап определения размера K' перемежителя, который связан с K”, содержит этап использования K'=K”.
В еще другом варианте осуществления настоящего изобретения этап определения размера K' перемежителя, который связан с K”, содержит этап использования K'=K”, когда K” не является кратным (2m-1); в противном случае, использования K'=K”+δ(K”), когда K” является кратным (2m-1), причем m представляет собой емкость памяти составного сверточного кодера, и δ(K”) представляет собой небольшое положительное или отрицательное целое число, не равное кратному (2m-1). В одном варианте осуществления m=3.
В еще другом варианте осуществления настоящего изобретения этап перемежения входного блока содержит этап использования перестановки π(i)=(iP 0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, P 0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, С представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P 0×α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемый для 0≤i≤K'-1.
В еще другом варианте осуществления настоящего изобретения этап перемежения входного блока содержит этап использования перестановки π(i)=(f 1×i+f 2×i 2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f 1 и f 2 представляют собой коэффициенты, определяющие перемежитель.
Перед описанием кодирования и декодирования данных предоставляются следующие определения, чтобы установить необходимые основные принципы.
- K обозначает размер информационного блока.
- K' обозначает размер перемежителя (т.е. размер входного блока, для которого определяется перемежитель турбокода).
- K” обозначает вспомогательную переменную, которая может использоваться при определении размера перемежителя.
- K filler обозначает количество битов заполнителя, добавляемых к информационному блоку.
- π обозначает внутренний перемежитель турбокода.
- Операция определения нижнего значения 
обозначает наибольшее целое число, которое меньше или равно x, и операция определения верхнего значения 
обозначает наименьшее целое число, которое больше или равно x.
- u обозначает входной блок, который имеет длину K' и который посылается на турбокодер в передатчике. 
обозначает оцененный входной блок, который имеет длину K' и который создается турбодекодером в приемнике. Отметьте, что 
, когда нет ошибки декодирования. В противном случае, 
.
Обратимся теперь к чертежам, на которых подобные позиции обозначают подобные компоненты, фиг.1 представляет собой блок-схему передатчика 100. Как показано, передатчик 100 содержит схему 109 вставки заполнителя, турбокодер 101, схему 103 определения размера перемежителя, таблицу 105 параметров перемежителя и передатчик 107. Кодер 101, предпочтительно, представляет собой турбокодер Проекта партнерства по созданию системы 3-го поколения (3GPP) со скоростью 1/3, однако, методы, описанные в данном документе для работы кодера 101, могут быть применены к другим кодерам, включая, но не ограничиваясь турбокодерами, выполняющими турбокодирование с хвостовыми битами или без хвостовых битов, циклически замкнутыми, бинарными или дуобинарными турбокодерами, турбокодерами, использующими различные методы согласования скорости и выкалывания, и т.д. Схема 103 определяет размер K' перемежителя, который связан с K”, где K” из набора размеров; причем набор размеров содержит K”=a p×f, p min≤p≤p max; f min≤f≤f max, причем a представляет собой целое число, f представляет собой постоянное целое число между f min и f max, и p принимает целые значения между p min и p max , a>1, p max>p min, p min>1.
Во время работы передатчика 100 информационный блок размера K должен кодироваться турбокодером 101. Для некоторых систем связи, где используется большое количество различных K, является неэффективным (и часто невозможным) определение бесконфликтного (CF) перемежителя для каждого размера K информационного блока. Является предпочтительным, если малый набор (K') хорошо сконструированных CF-перемежителей может охватывать все размеры информационных блоков. При заданном размере K информационного блока подходящий размер K' перемежителя может быть выбран схемой 103 из набора доступных размеров (например, размеров перемежителя, перечисленных в таблице 105). Информационный блок затем заполняется во входной блок размера K' посредством схемы 109 и посылается в качестве входа на турбокодер 101. Типовым размещением является заполнение информационного блока K filler битами заполнителя (при помощи схемы 109 вставки заполнителя). Отметьте, что термины «размер» и «длина» используются попеременно для указания количества элементов в блоке или векторе.
Если K' выбрано схемой 103, оно подается на турбокодер 101. Во время кодирования может использоваться бесконфликтный перемежитель (не показан на фиг.1). Например, перемежитель может использовать перестановку π(i)=(iP 0+A+d(i))modK', причем 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, P 0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, С представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор «возмущения» вида d(i)=β(imodC)+P 0×α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной C, периодически применяемый для 0≤i≤K'-1. В качестве другого примера, перемежитель может использовать перестановку π(i)=(f 1×i+f 2×i 2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f 1 и f 2 представляют собой коэффициенты, определяющие перемежитель. Как правило, символ может состоять из многочисленных битов, и этап перемежения может использовать дополнительный этап перестановки битов в символе. Без потери общности, обсуждение ниже рассматривает типовой случай, где символ состоит только из одного бита (таким образом, нет необходимости переставлять биты в символе), и термины «бит» и «символ» могут использоваться попеременно.
Выходной результат турбокодера 101 содержит блок x кодового слова, и x посылается на передатчик 107, где он передается по каналу. Передатчик может выполнять дополнительную обработку, такую как согласование скоростей, канальное перемежение, модуляция и т.д. перед передачей блока x кодового слова по каналу.
Фиг.2 представляет собой блок-схему кодера 101 по фиг.1. Как показано, кодер 101 содержит перемежитель 201, схему 202 кодирования и схему 203 кодирования. Пример кодера представляет собой турбокодер, определенный в спецификации 3GPP. Исходная скорость кодирования турбокодера, определенного в 3GPP, имеет присущую данной системе скорость кодирования R=1/3. На выходе турбокодера три бита создаются для каждого бита во входном блоке: один систематический бит (равный биту во входном блоке), один бит контроля четности от составного кодера 1, один бит контроля четности от составного кодера 2. Кроме того, выходной результат турбокодера также может включать в себя N TB хвостовых битов, которые используются для завершения решетки составных кодов. Например, для турбокода 3GPP N TB=12 битов на выходе турбокодера, 6 хвостовых битов на составной код. С другой стороны, можно использовать циклически замкнутые составные сверточные коды, таким образом делая N TB=0.
Перемежителем 201 может быть бесконфликтный перемежитель. Перемежитель π(i), 0≤i≤K', например, является бесконфликтным для размера W окна, если и только если он удовлетворяет следующему ограничению как для ψ=π (перемежитель), так и для ψ=π-1 (деперемежитель),
где 0≤j<W, 0≤t; ν<M(=K'/W) и t≠ν. Хотя это не всегда необходимо, для эффективной конструкции турбодекодера обычно все M окон заполнены, где K'=MW. Члены в (1) представляют собой адреса банка памяти, по которым одновременно обращаются M процессоров при записи косвенных значений в выходные банки памяти во время итеративного декодирования. Если все эти адреса банка памяти являются уникальными в течение каждой операции считывания и записи, то нет конфликтов при обращении к памяти и, следовательно, может быть исключена задержка перемежения (деперемежения), приводя к высокоскоростной реализации декодера.
Во время работы турбокодера 101 входной блок длиной K' битов поступает как на перемежитель 201, так и на схему 202 кодирования. Перемежителем 201 может быть бесконфликтный перемежитель размера K'.
Перемежитель 201 перемежает входной блок и пропускает входной блок в перемеженном порядке на схему 203 кодирования. Схема 203 кодирования затем кодирует перемеженный входной блок. Аналогичным образом, схема 202 кодирования кодирует исходный входной блок. Блок x кодового слова состоит из систематического блока (равного входному блоку), выходного результата схемы 202 кодирования и выходного результата схемы 203 кодирования. Блок x кодового слова затем посылается на передатчик 107, который также может непосредственно принимать копию входного блока.
В качестве примера бесконфликтного перемежителя, перемежитель с почти регулярной перестановкой (ARP) определяется следующим выражением:
π(i)=(iP 0+A+d(i))modK',
где 0≤i≤K'-1 представляет собой последовательный индекс положений бита после перемежения, π(i) представляет собой индекс бита перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя, P 0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, С представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P 0×α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемые для 0≤i≤K'-1. Как α(·), так и β(·) состоят из кратных C. Общий перемежитель π(·), составленный таким образом, имеет квазициклические (т.е. периодические) свойства с периодом C, и при использовании циклически замкнутых турбокодов сам турбокод становится квазициклическим, приводя к упрощенной процедуре конструирования кода.
В качестве другого примера бесконфликтного перемежителя, перемежитель с перестановкой с использованием квадратного многочлена (QPP) определяется следующим выражением π(i)=(f 1×i+f 2×i 2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f 1 и f 2 представляют собой коэффициенты, определяющие перемежитель. Подобно перемежителям ARP турбокод также является квазициклическим, если он циклически замкнутый.
Если перемежитель 201 может удовлетворять (1) различным значениям M, тогда декодер может быть реализован с использованием различных степеней параллельности (один для каждого M). Таким образом, желательно выбрать K', который имеет различные коэффициенты. Для перемежителя ARP длины K' может использоваться любой размер W окна, где W представляет собой кратное C и коэффициента K', для высокоскоростного декодирования без конфликтов при обращении к памяти. С различным определением параллельных окон можно использовать любой коэффициент K в качестве числа параллельных окон. Для перемежителя QPP любой коэффициент размера K' перемежителя представляет собой возможный уровень параллельности M. Это обеспечивает гибкость и масштабируемость конструкции декодера, допуская широкий диапазон коэффициентов M параллельности. Таким образом, хороший компромисс между скоростью декодирования и сложностью может быть достигнут на основе требований к системе (или классам пользовательских элементов).
Выбор размера K' перемежителя
Как описано выше, схема 103 определения размера перемежителя должна определять размер K' перемежителя для данного K. Этот раздел описывает путь выбора ограниченного количества размеров (т.е. K'), для которых перемежители турбокода могут быть определены. Как указано ранее, схема вставки заполнителя (вместе со способами выкалывания или согласования скорости) может использоваться для обработки любого размера K информационного блока. Как правило, выбор размера перемежителя должен принимать во внимание нагрузку декодирования и ухудшение рабочих характеристик из-за битов заполнителя.
Желательно, чтобы количество битов K filler заполнителя, добавляемых к информационному блоку для формирования входного блока, ограничивалось небольшим процентом (например, примерно 10-13%) от размера K информационного блока. Это достигается посредством ограничения разности между соседними размерами перемежителя, т.е. соседними значениями K' (предполагая, что все доступные значения K' хранятся в возрастающем порядке). Количество битов заполнителя минимизируется посредством выбора наименьшего доступного K', так что K'≥K. Количество битов заполнителя равно K filler=K'-K. Однако также могут быть выбраны другие доступные значения K'≥K, если потребуется.
Рассмотрим следующий набор размеров, определенный для охвата размеров информации между K min и K max.
K"=a p ×f, P min ≤P≤P max, f min ≤f≤f max (2),
где a представляет собой целое число, f представляет собой постоянное целое число между f min и f max, и p принимает целые значения между p min и p max, a>1, p max>p min, p min>1. Хотя это и не является обязательным, можно выбрать эти параметры, так что 
и 
в тоже время отбрасывая любые размеры, которые могут быть необязательными. Этот способ выбора ограниченного набора размеров для охвата диапазона размеров информационного блока упоминается как полулогарифмическое расслоение. Для данного информационного блока размера K размер K' связан с K”, основанном на таблице полулогарифмического расслоения, и размером K входного блока.
Полулогарифмическое расслоение подобно операции сжатия, применяемой при сжатии сигналов с большим динамическим диапазоном, например, компандеры по А-закону и мю-закону, используемые в речевых кодеках. Правило полулогарифмического расслоения позволяет эффективной конструкции охватывать большой диапазон размеров информационного блока.
Из нескольких путей выбора параметров одним путем выбора значений f min и f max является выравнивание значений K”, вытекающих из p, друг с другом, т.е. a p×(f max+1)=a p+1×f min, таким образом
f max =a×f min -1.
Для данного значения p разделение между двумя соседними размерами K” блоков определяется посредством a p, которое означает, что добавляется максимум a p-1 битов заполнителя, если размер K информационного блока находится в группе p, и размер перемежителя равен K”. Таким образом, доля битов K filler заполнителя относительно размера K информационного блока ограничивается так, как показано ниже, что происходит тогда, когда размер K блока несколько больше размера, определяемого посредством (p, f min), и, используя K'=K”, определяемого посредством (p, f min+1), следующим:
Альтернативно, значения K”, вытекающие из соседнего p, могут выравниваться друг с другом посредством a p×f max=a p+1×(f min-1), приводя к f max=a×(f min-1). Это даст аналогичную границу K filler/K. Поэтому параметры для полулогарифмического расслоения могут быть настроены в соответствии с диапазоном поддерживаемых размеров блока и также по допустимой доли битов заполнителя. Выбор f min требует равновесия между следующими двумя требованиями:
- f min должна быть большой, чтобы уменьшить долю битов заполнителя;
- f min должна быть малой, чтобы ограничивать размер таблицы перемежителя, так как количество размеров блока, определенных для каждого p, равно f max-f min+1=(a-1)×f min, предполагая, что f max=a×f min-1.
Способ полулогарифмического расслоения является очень простым в том, что для любого размера блока подлежащий использованию размер K' перемежителя может легко определяться на основе K”, вычисленного из (2). Если размеры полулогарифмического расслоения определены (K”), размер K' перемежителя может быть получен из размеров полулогарифмического расслоения (без существенного отклонения) посредством, например:
1. Используя K'=K”. Другими словами, размеры полулогарифмического расслоения могут непосредственно использоваться в качестве действительных размеров перемежителя.
2. Используя K'=K”, когда K” не является кратным (2m-1), в противном случае, используя K'=K”+δ(K”), когда K” является кратным (2m-1), причем m является емкостью памяти составного сверточного кодера, и δ(K”) представляет собой небольшое положительное или отрицательное целое число, не равное кратному (2m-1). Это полезно, если составные сверточные коды являются циклически замкнутыми, где кратные (2m-1) являются недопустимыми. Размеры, определенные по способу полулогарифмического расслоения по (2), иногда могут включать в себя размеры, которые являются неподходящими размерами перемежителя для турбокодирования. Например, циклически замкнутая версия турбокодера 3GPP с восемью состояниями (m=3) не поддерживает размеры входного блока (т.е. размеры перемежителя), которые являются кратными 7 (т.е. 2m-1). В таких случаях, всякий раз, когда уравнение (2) приводит к размеру, который является кратным 2m-1, малое значение вычитается или добавляется к нему, так что результирующий размер больше не является кратным 2m-1.
Например, если a=2, f min=8 и f max=15, тогда размеры перемежителя вида K'=K”=2p×14 являются кратными 7, и, следовательно, являются недействительными размерами перемежителя при использовании циклически замкнутого турбокода (TC) 3GPP. Поэтому этот случай должен обрабатываться с небольшим изменением, например, используя K'=K”, когда K” не является кратным 7; в противном случае, используя K'=K”+δ(K”), когда K” является кратным 7, и δ(K”) является малым положительным или отрицательным целым числом, не равным кратному 7.
Для размеров K”, которые являются недействительным выбором для циклически замкнутых перемежителей, одним простым путем определения связанного размера K' перемежителя является посредством вычитания (добавление также допустимо) d×C из K”, где d представляет собой малое положительное целое число, и d не является кратным 7. Для перемежителя ARP C может быть длиной цикла перемежителя ARP, используемой для размеров блока, близких к K', в наборе доступных размеров. (Вспомните, что размер блока перемежителя ARP представляет собой кратное длин C цикла.) Другими словами,
K'=K”-dC (3)
или
K'=K”+dC (4),
где K” является кратным 7. Так как C обычно представляет собой четное целое число, такое как 4, 8, 12 или 16, эта подстройка дает два преимущества, а именно, (а) K' не является кратным 7, и (b) K' является кратным C и, следовательно, может быть разработан перемежитель ARP для размера K'.
Для простоты, один и тот же d может выбираться для всех K”, которые необходимо подстраивать. Одним важным моментом для выбора d является то, что он должен быть таким, чтобы все размеры, полученные посредством (3) или (4), имели значительное количество коэффициентов, которые позволяют поддерживать широкий диапазон параллельности для CF-перемежителя, определенного таким образом.
Пример выбора размера перемежителя
Для системы долгосрочной эволюции (LTE) 3GPP не является существенным определение CF-перемежителя для каждого размера блока между 40 и 5114 битами. Ограниченный или малый набор хорошо разработанных CF-перемежителей достаточен для того, чтобы охватить все размеры блока. Для неопределенных размеров блока (т.е. для которых не определены CF-перемежители) дополнение нулями (т.е. присоединение битов заполнителя) может эффективно использоваться, как описано выше.
В качестве первого примера, набор перемежителей, пригодный для охватывания размеров информационного блока для долгосрочной эволюции (LTE) 3GPP в таблице 105, определяется на основе способа полулогарифмического расслоения, описанного выше. Конкретно,
K"=2 p ×f, p=4,5,…,9; f=8,9,…,15, (5)
и K' определяется из K”. Размеры перемежителя определяются следующим образом: используя K'=K” и для p=4,5,6,7,8,9 и f=8,9,10,11,12,13,15, и используя K'=K”-dC для p=4,5,6,7,8,9 и f=14, охватывая K от 128 до 7680. Последние три размера (f=13,14,15), соответствующие p=9, могут быть удалены, так что K max=6144 при K min=128. Уравнение (3) используется вместе с d=2, когда f=14 (т.е. чтобы исключить размеры перемежителя, которые являются множителями 7), чтобы обрабатывать циклически замкнутые ТС. Если определены размеры перемежителя в 105, CF-перемежитель может быть разработан для каждого размера перемежителя.
При заданном любом размере K информационного блока схема 103 может определять размер K' перемежителя, подлежащий использованию для K, посредством выбора наименьшего значения K' из 105, которое больше или равно K. С известным K и f min=2b, f max=2b+1-1, где b представляет собой целое число, параметры p и f могут быть вычислены следующим образом:
В частности, для параметров в (5) b=3, и
С параметрами p и f размер K' блока может вычисляться с использованием (2) или (5), и, кроме того, когда f является кратным 7, и используется циклически замкнутое кодирование, дополнительно может использоваться размер перемежителя, вычисленный с использованием (3) или (4). Затем выполняется поиск параметров, ассоциированных с перемежителем размера K', из запоминающего средства для параметра 105 перемежителя, который обычно хранится в памяти для устройства связи.
В качестве второго примера, предполагаемый набор полных размеров K' перемежителя для охватывания К от 40 до 8192 битов представляет собой:
Для K'∈[264, 8192], K'=2p×f, p=3,…,7; f=33,34,…,64.
Для K' менее 264 используется размер шага 8, так что K'=40, 48, …, 256.
Эти размеры также перечислены ниже.
| 40 | 48 | 56 | 64 | 72 | 80 | 88 | 96 | 104 | 112 |
| 120 | 128 | 136 | 144 | 152 | 160 | 168 | 176 | 184 | 192 |
| 200 | 208 | 216 | 224 | 232 | 240 | 248 | 256 | 264 | 272 |
| 280 | 288 | 296 | 304 | 312 | 320 | 328 | 336 | 344 | 352 |
| 360 | 368 | 376 | 384 | 392 | 400 | 408 | 416 | 424 | 432 |
| 440 | 448 | 456 | 464 | 472 | 480 | 488 | 496 | 504 | 512 |
| 528 | 544 | 560 | 576 | 592 | 608 | 624 | 640 | 656 | 672 |
| 688 | 704 | 720 | 736 | 752 | 768 | 784 | 800 | 816 | 832 |
| 848 | 864 | 880 | 896 | 912 | 928 | 944 | 960 | 976 | 992 |
| 1008 | 1024 | 1056 | 1088 | 1120 | 1152 | 1184 | 1216 | 1248 | 1280 |
| 1312 | 1344 | 1376 | 1408 | 1440 | 1472 | 1504 | 1536 | 1568 | 1600 |
| 1632 | 1664 | 1696 | 1728 | 1760 | 1792 | 1824 | 1856 | 1888 | 1920 |
| 1952 | 1984 | 2016 | 2048 | 2112 | 2176 | 2240 | 2304 | 2368 | 2432 |
| 2496 | 2560 | 2624 | 2688 | 2752 | 2816 | 2880 | 2944 | 3008 | 3072 |
| 3136 | 3200 | 3264 | 3328 | 3392 | 3456 | 3520 | 3584 | 3648 | 3712 |
| 3776 | 3840 | 3904 | 3968 | 4032 | 4096 | 4224 | 4352 | 4480 | 4608 |
| 4736 | 4864 | 4992 | 5120 | 5248 | 5376 | 5504 | 5632 | 5760 | 5888 |
| 6016 | 6144 | 6272 | 6400 | 6528 | 6656 | 6784 | 6912 | 7040 | 7168 |
| 7296 | 7424 | 7552 | 7680 | 7808 | 7936 | 8064 | 8192 |
Отметьте, что показанные выше размеры представляют собой только пример, определенный для максимального K' из 8192 битов и используемый в сравнительном исследовании 42 размеров информационного блока. Если используется другой максимум из 6144 битов, тогда любой K', который больше максимума, будет удаляться из списка. Также, для упрощения, размеры не учитывали различие между использованием составных кодов без циклического замыкания или циклически замкнутых составных кодов. Если турбокодер сделан циклически замкнутым, тогда могут использоваться K, которые являются кратными 7. Они или удаляются, или модифицируются, как описано ранее. Наконец, дополнительные размеры перемежителя могут добавляться к этим вышеупомянутым, чтобы уменьшить промежуток между перемежителями. Например, если используется максимальный промежуток 64, дополнительные перемежители определяются между перемежителями с промежутком 128 в таблице. Если тогда используется циклически замкнутый, и K' кратные 7 удалены, то максимальный промежуток тогда снова составляет 128.
В качестве еще другого примера выбора размера перемежителя, система может использовать CF-перемежитель только тогда, когда транспортный блок (TB) (количество информационных битов до сегментирования) превышает некоторое значение. Например, если максимальным определенным размером является 5114, когда транспортный блок превышает 5114, может использоваться CF-перемежитель, такой как ARP или QPP. В этих случаях, сегментирование может создать K' менее 5114, но CF-перемежитель используется для этого K'. K, поэтому может турбоперемежаться, используя как первый перемежитель (такой как не-CF-перемежитель 3GPP, или другой перемежитель), так и второй перемежитель (такой как бесконфликтный перемежитель), в зависимости от размера транспортного блока перед сегментированием. Первый и второй перемежитель может иметь различные наборы K'. Например, первый перемежитель может, по существу, определяться для всех K=K', тогда как второй перемежитель определяется с K', как указано выше. В некоторых случаях, единственный процессор или меньшее количество процессоров может использоваться для первого перемежителя.
Пример перемежителя ARP
Поднабор из 42 CF-перемежителей ARP, пригодных для того, чтобы охватить размеры информационных блоков для долгосрочной эволюции (LTE) 3GPP, показаны в таблице 1. Длина цикла C=4 используется для K<1024, C=8 - для K≥1024. Большая длина C цикла приводит к лучшему минимальному расстоянию d min при больших размерах блока. Также, вместо A=3, A=0 используется для всех размеров. Кроме того, вместо того, чтобы каждый K имел различный вектор α(·) и β(·), разрешен только небольшой набор значений α и β, чтобы уменьшить объем хранения определения перемежителя. Набор разрешенных значений α и β определен ниже.
Когда длина цикла C=4,
α=
β=
Когда длина цикла C=8,
α=
β=
Таким образом, каждая строка α может использоваться в качестве вектора α, каждая строка β может использоваться в качестве вектора β. Индекс a и b, поэтому определяются для каждого K, чтобы индексировать строки α и β, где 1<=a<=2, 1<=b<=2C. Способ индексирования существенно уменьшает запоминающее устройство перемежителя ARP, так как только P 0 (8 битов), индекс a (1 бит) и b (3-4 бита) необходимо хранить для перемежителя. Длина C цикла может определяться на основе того, меньше ли K 1024 битов. Кроме того, величина запоминающего устройства параметров для использования C=8 в сопоставлении с C=4 представляет собой только разницу в размере матрицы α и β, что является тривиальным, поэтому допускает свободу использования больших C, если необходимо.
Запоминающее средство для параметра 105 перемежителя может хранить параметры перемежителя ARP, используя значения K', C, P 0, α(·) и β(·), которые берутся, по меньшей мере, из одной строки таблицы 1. Перемежитель 201 может использовать перемежитель ARP со значениями K', C, P 0, α(·) и β(·), которые берутся, по меньшей мере, из одной строки следующей таблицы:
| Таблица 1. Параметры набора перемежителей ARP, определенных для LTE. Постоянное смещение A=0 используется для всех размеров. Перечислены возможные параллельности М, использующие естественно параллельные окна, меньшие или равные 32 |
||||||
| K_info | K | C | P 0 | Индекс а | Индекс b | Доступная параллельность |
| 40 | 40 | 4 | 41 | 1 | 6 | 1,2,5,10 |
| 52 | 56 | 4 | 13 | 1 | 1 | 1,2,7,14 |
| 67 | 72 | 4 | 13 | 1 | 4 | 1,2,3,6,9,18 |
| 87 | 88 | 4 | 75 | 2 | 3 | 1,2,11,22 |
| 99 | 104 | 4 | 23 | 1 | 1 | 1,2,3,26 |
| 113 | 120 | 4 | 73 | 1 | 8 | 1,2,3,5,6,10,15,30 |
| 129 | 136 | 4 | 11 | 1 | 6 | 1,2,17 |
| 146 | 152 | 4 | 129 | 1 | 5 | 1,2,19 |
| 167 | 168 | 4 | 25 | 1 | 4 | 1,2,3,6,7,14,21 |
| 190 | 192 | 4 | 43 | 1 | 1 | 1,2,3,4,6,8,12,16,24 |
| 216 | 216 | 4 | 133 | 1 | 1 | 1,2,3,6,9,18,27 |
| 246 | 248 | 4 | 57 | 2 | 6 | 1,2,31 |
| 280 | 280 | 4 | 33 | 2 | 1 | 1,2,5,7,10,14 |
| 319 | 320 | 4 | 207 | 1 | 4 | 1,2,4,5,8,10,16,20 |
| 363 | 368 | 4 | 877 | 2 | 3 | 1,2,4,23 |
| 384 | 384 | 4 | 91 | 1 | 1 | 1,2,3,4,6,8,12,16,24,32 |
| 414 | 416 | 4 | 77 | 1 | 1 | 1,2,4,8,13,26 |
| 471 | 472 | 4 | 61 | 1 | 4 | 1,2 |
| 536 | 544 | 4 | 237 | 1 | 1 | 1,2,4,8,17 |
| 611 | 624 | 4 | 49 | 1 | 7 | 1,2,3,4,6,12,13,26 |
| 695 | 704 | 4 | 43 | 1 | 4 | 1,2,4,8,11,16,22 |
| 792 | 800 | 4 | 151 | 1 | 1 | 1,2,4,5,8,10,20,25 |
| 902 | 912 | 4 | 49 | 1 | 1 | 1,2,3,4,6,12,19 |
| 1027 | 1056 | 8 | 217 | 2 | 1 | 1,2,3,4,6,11,12,22 |
| 1169 | 1184 | 8 | 49 | 1 | 11 | 1,2,4 |
| 1331 | 1344 | 8 | 253 | 2 | 2 | 1,2,3,4,6,7,8,12,14,21,24,28 |
| 1536 | 1536 | 8 | 187 | 2 | 8 | 1,2,3,4,6,8,12,16,24,32 |
| 1725 | 1728 | 8 | 65 | 1 | 3 | 1,2,3,4,6,8,9,12,18,24,27 |
| 1965 | 1984 | 8 | 121 | 1 | 14 | 1,2,4,8,31 |
| 2237 | 2240 | 8 | 137 | 2 | 6 | 1,2,4,5,7,8,10,14,20,28 |
| 2304 | 2304 | 8 | 193 | 1 | 4 | 1,2,3,4,6,8,9,12,16,18,24,32 |
| 2547 | 2560 | 8 | 157 | 1 | 3 | 1,2,4,5,8,10,16,20,32 |
| 2900 | 2944 | 8 | 121 | 1 | 7 | 1,2,4,8,16,23 |
| 3302 | 3328 | 8 | 137 | 2 | 1 | 1,2,4,8,13,16,26,32 |
| 3760 | 3776 | 8 | 119 | 1 | 3 | 1,2,4,8 |
| 4096 | 4096 | 8 | 169 | 2 | 11 | 1,2,4,8,16,32 |
| 4281 | 4352 | 8 | 179 | 1 | 3 | 1,2,4,8,16,17,32 |
| 4874 | 4992 | 8 | 211 | 1 | 3 | 1,2,3,4,6,8,12,13,16,24,26 |
| 5550 | 5632 | 8 | 237 | 1 | 7 | 1,2,4,8,11,16,22,32 |
| 6144 | 6144 | 8 | 253 | 2 | 13 | 1,2,3,4,6,8,12,16,24,32 |
| 7195 | 7296 | 8 | 181 | 1 | 7 | 1,2,3,4,6,8,12,16,19,24 |
| 8192 | 8192 | 8 | 203 | 1 | 7 | 1,2,4,8,16,32 |
Свойства перемежителя ARP
Существует несколько путей модифицирования таблицы перемежителя. Например, запоминающее устройство может быть уменьшено посредством использования набора параметров ARP, которые применяются к более чем одному размеру перемежителя. Например, 1024-битовый, 2048-битовый, 4096-битовый перемежители все могут использовать одни и те же параметры ARP. В другом варианте, некоторые строки таблицы могут быть переработаны на основе различных значений C, если необходимо. При другом улучшении, некоторые элементы параметров (например, α(0) и β(0)) могут быть фиксированными (например, всегда нулевыми).
Ниже представлены некоторые дополнительные замечания по процедуре выбора перемежителя, используемые для получения таблицы 1.
1. Постоянное значение смещения A=3 или A=0 выбирается для уменьшения запоминающего устройства.
2. Основываясь на исследовании рабочих характеристик и запоминающем устройстве, длина цикла C=4 используется для K'<1024, C=8 - для K'≥1024.
3. Для каждого размера блока выполнялись имитации, чтобы гарантировать, что рабочие характеристики перемежителя ARP (с циклически замкнутым кодированием) близки или лучше, чем рабочие характеристики с перемежителем, определенным в спецификации для турбокода 3GPP.
4. Таблица 1, основанная на (5), была определена для того, чтобы охватывать конкретный набор размеров перемежителя (например, 40-8192). Если является предпочтительным, могут быть удалены или добавлены другие размеры перемежителя.
5. Все перемежители, определенные в 105, которые не являются кратными 7, могут использоваться или для турбокодов без циклического замыкания, или для циклически замкнутых турбокодов, в зависимости от допустимого ухудшения рабочих характеристик. Те, которые являются кратными 7, также могут использоваться без циклического замыкания.
Пример перемежителя QPP
Поднабор из 42 CF-перемежителей QPP, пригодных для того, чтобы охватывать размеры информационного блока для долгосрочной эволюции (LTE) 3GPP, показан в таблице 2. Эти перемежители имеют квадратный обратный многочлен, так что деперемежитель также представляет собой QPP.
Запоминающее средство для параметра 105 перемежителя может хранить параметры перемежителя QPP, используя значения K', f1, f2, которые берутся из, по меньшей мере, одной строки таблицы 2. Перемежитель 201 может использовать перемежитель QPP со значениями K', f1, f2, которые берутся из, по меньшей мере, одной строки следующей таблицы:
| Таблица 2 Параметры набора перемежителей QPP, определенных для LTE. Перечислены возможные параллельности меньше или равные 32 |
||||
| K_info | K | f1 | f2 | Доступная параллельность |
| 40 | 40 | 37 | 20 | 1,2,4,5,8,10,20 |
| 52 | 56 | 19 | 42 | 1,2,4,7,8,14,28 |
| 67 | 72 | 19 | 60 | 1,2,3,4,6,8,9,12,18,24 |
| 87 | 88 | 5 | 22 | 1,2,4,8,11,22 |
| 99 | 104 | 45 | 26 | 1,2,4,8,13,26 |
| 113 | 120 | 103 | 90 | 1,2,3,4,5,6,8,10,12,15,20,24,30 |
| 129 | 136 | 19 | 102 | 1,2,4,8,17 |
| 146 | 152 | 135 | 38 | 1,2,4,8,19 |
| 167 | 168 | 101 | 84 | 1,2,3,4,6,7,8,12,14,21,24,28 |
| 190 | 192 | 85 | 24 | 1,2,3,4,6,8,12,16,24,32 |
| 216 | 216 | 13 | 36 | 1,2,3,4,6,8,9,12,18,24,27 |
| 246 | 248 | 33 | 62 | 1,2,4,8,31 |
| 280 | 280 | 103 | 210 | 1,2,4,5,7,8,10,14,20,28 |
| 319 | 320 | 21 | 120 | 1,2,4,5,8,10,16,20,32 |
| 363 | 368 | 25 | 138 | 1,2,4,8,16,23 |
| 384 | 384 | 25 | 240 | 1,2,3,4,6,8,12,16,24,32 |
| 414 | 416 | 77 | 52 | 1,2,4,8,13,16,26,32 |
| 471 | 472 | 175 | 118 | 1,2,4,8 |
| 536 | 544 | 35 | 68 | 1,2,4,8,16,17,32 |
| 611 | 624 | 41 | 234 | 1,2,3,4,6,8,12,13,16,24,26 |
| 695 | 704 | 155 | 44 | 1,2,4,8,11,16,22,32 |
| 792 | 800 | 207 | 80 | 1,2,4,5,8,10,16,20,25,32 |
| 902 | 912 | 85 | 114 | 1,2,3,4,6,8,12,16,19,24 |
| 1027 | 1056 | 229 | 132 | 1,2,3,4,6,8,11,12,16,22,24,32 |
| 1169 | 1184 | 217 | 148 | 1,2,4,8,16,32 |
| 1331 | 1344 | 211 | 252 | 1,2,3,4,6,7,8,12,14,16,21,24,28,32 |
| 1536 | 1536 | 71 | 48 | 1,2,3,4,6,8,12,16,24,32 |
| 1725 | 1728 | 127 | 96 | 1,2,3,4,6,8,9,12,16,18,24,27,32 |
| 1965 | 1984 | 185 | 124 | 1,2,4,8,16,31,32 |
| 2237 | 2240 | 209 | 420 | 1,2,4,5,7,8,10,14,16,20,28,32 |
| 2304 | 2304 | 253 | 216 | 1,2,3,4,6,8,9,12,16,18,24,32 |
| 2547 | 2560 | 39 | 240 | 1,2,4,5,8,10,16,20,32 |
| 2900 | 2944 | 231 | 184 | 1,2,4,8,16,23,32 |
| 3302 | 3328 | 51 | 104 | 1,2,4,8,13,16,26,32 |
| 3760 | 3776 | 179 | 236 | 1,2,4,8,16,32 |
| 4096 | 4096 | 95 | 192 | 1,2,4,8,16,32 |
| 4281 | 4352 | 477 | 408 | 1,2,4,8,16,17,32 |
| 4874 | 4992 | 233 | 312 | 1,2,3,4,6,8,12,13,16,24,26,32 |
| 5550 | 5632 | 45 | 176 | 1,2,4,8,11,16,22,32 |
| 6144 | 6144 | 263 | 480 | 1,2,3,4,6,8,12,16,24,32 |
| 7195 | 7296 | 137 | 456 | 1,2,3,4,6,8,12,16,19,24,32 |
| 8192 | 8192 | 417 | 448 | 1,2,4,8,16,32 |
Фиг.3 представляет собой блок-схему приемника 300. На входе схема 302 обработки заполнителя принимает вектор сигнала, который, возможно, был передан по каналу, например, по радиоканалу. Схема 306 затем определяет размер K' перемежителя, что может быть сделано аналогично тому, что описано выше, например, посредством выполнения поиска в таблице в запоминающем устройстве 308, или при помощи вычислений, таких как (7), (8) и (2). Поэтому при заданном размере K информационного блока декодер 304 использует этот же размер K' перемежителя, что и тот, который использовался кодером 101. Схема 302 обработки заполнителя используется для соответствующей обработки вектора принятого сигнала и положений битов заполнителя (например, если положения битов заполнителя известны, тогда соответствующие величины LLR могут быть установлены на очень высокие величины во время декодирования). Затем турбодекодер 304 выполняет декодирование и получает оценку входного блока длины K'. Наконец, схема 310 извлечения информационного блока извлекает оцененный информационный блок из . Хотя схема 302 обработки заполнителя показана вне турбодекодера для простоты объяснения, эти две схемы могут быть объединены при реализации.
Фиг.4 представляет собой блок-схему турбодекодера по фиг.3. Как очевидно, перемежитель 402 и деперемежитель 401 находятся между схемой 403 декодирования и схемой 404 декодирования. Итеративное декодирование происходит так, как известно в технике, однако, в отличие от декодеров известного уровня техники, размер K' перемежителя связан с K”, где K” из набора размеров; причем набор размеров содержит K”=a p×f, p min≤p≤p max; f min≤f≤f max, причем a представляет собой целое число, f представляет собой постоянное целое число между f min и f max, и p принимает целочисленные значения между p min и p max, a>1, p max>p min, p min>1. Параметр K filler может быть необходим или может быть необязательным для турбодекодера 304, таким образом обозначен пунктирной линией на фиг.4.
Как описано выше, в одном варианте осуществления K'=K”. В еще другом варианте осуществления K'=K”, когда K” не является кратным (2m-1), в противном случае использование K'=K”+δ(K”), когда K” является кратным (2m-1), причем m представляет собой емкость памяти составного сверточного кодера, и δ(K”) представляет собой небольшое положительное или отрицательное целое число, не равное кратному (2m-1). В одном варианте осуществления m=3.
Перемежитель 402 может использовать перестановку π(i)=(iP 0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, P 0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, С представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P 0×α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемые для 0≤i≤K'-1. Значения K', C, P 0, α(·) и β(·), предпочтительно, берутся из строки таблицы 1. Деперемежитель 401 выполняет функцию, обратную функции перемежителя 402.
Перемежитель 402 может использовать перестановку π(i)=(f 1×i+f 2×i 2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f 1 и f 2 представляют собой коэффициенты, определяющие перемежитель. Значения K', f1, f2, предпочтительно, берутся из строки таблицы 2. Деперемежитель 401 выполняет функцию, обратную функции перемежителя 402.
Фиг.5 представляет собой блок-схему последовательности операций, изображающую работу передатчика 100. Логическая последовательность операций начинается на этапе 501, где схема 103 определяет размер K' перемежителя, который связан с K”, где K” из набора размеров; причем набор размеров содержит K”=a p×f, p min≤p≤p max; f min≤f≤f max, причем a представляет собой целое число, f представляет собой постоянное целое число между f min и f max, и p принимает целочисленные значения между p min и p max, a>1, p max>p min, p min>1. Как описано выше, в одном варианте осуществления K'=K”. В еще другом варианте осуществления K'=K”, когда K” не является кратным (2m-1), в противном случае использование K'=K”+δ(K”), когда K” является кратным (2m-1), причем m представляет собой емкость памяти составного сверточного кодера, и δ(K”) представляет собой небольшое положительное или отрицательное целое число, не равное кратному (2m-1). В одном варианте осуществления m=3.
На этапе 503 схема 109 вставки заполнителя принимает информационный блок размера K и заполняет информационный блок размера K во входной блок u размера K' и выводит входной блок u. Перемежитель 201 затем перемежает входной блок размера K' (этап 507) (предпочтительно используя бесконфликтный перемежитель) и посылает перемеженный блок размера K' на схему 203 кодирования (этап 509). Наконец, на этапе 511 кодируются исходный входной блок и перемеженный входной блок.
Как описано выше, этап перемежения входного блока может содержать этап использования перестановки π(i)=(iP 0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений бита после перемежения, π(i) представляет собой индекс бита перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в битах, P 0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, С представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P 0×α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной C, периодически применяемые для 0≤i≤K'-1. Значения K', C, P 0, α(·) и β(·) берутся, предпочтительно, из таблицы 1. Этап перемежения входного блока также может содержать этап использования перестановки π(i)=(f 1×i+f 2×i 2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f 1 и f 2 представляют собой коэффициенты, определяющие перемежитель. Значения K', f1, f2 берутся, предпочтительно, из строки таблицы 2.
Фиг.6 представляет собой блок-схему последовательности операций, изображающую работу приемника по фиг.3. Логическая последовательность операций начинается на этапе 601, где схема 306 определяет размер K' перемежителя. На этапе 603 схема 302 добавляет информацию битов заполнителя в вектор принятого сигнала, например, если известны биты заполнителя и положения битов заполнителя, схема 302 может устанавливать на высокие величины логарифмического отношения правдоподобия (LLR) этих положений во входе турбодекодера. На этапе 607 турбодекодер декодирует входной блок декодера, используя перемежитель и деперемежитель размера K', и выводит оцененный входного блока длины K'. На этапе 609 схема 310 извлечения информационного блока удаляет биты заполнителя для получения оценки информационного блока длины K. Наконец, на этапе 611 выводится оцененный информационный блок.
Хотя изобретение было конкретно показано и описано со ссылкой на конкретный вариант осуществления, для специалиста в данной области техники понятно, что в нем могут быть выполнены различные изменения в форме и деталях без отступления от сущности и объема изобретения. В одном примере, таблица перемежителя может быть дополнительно улучшена для обработки специальных случаев, включающих в себя: (а) Использование дополнительного набора размеров перемежителя, определенных для того, чтобы охватывать любые специальные размеры блока, которые должны обрабатываться, например, без битов заполнителя или с меньшим количеством битов заполнителя. (b) Размеры перемежителя могут незначительно подстраиваться посредством добавления или вычитания малого значения из размеров полулогарифмического расслоения. В другом примере, хотя изобретение было описано выше, предполагая турбокодер с бинарным входом, этот же принцип может быть применен, когда турбокодер принимает символы в качестве входа. Например, дуобинарный турбокод принимает символ из двух двоичных разрядов за один раз, и турбоперемежитель выполняет перестановку символов (дополнительно может выполняться скремблирование, такое как чередование битов в символе). В таком случае, размер входного блока измеряется в символах, и размер перемежителя равен количеству символов во входном блоке. В другом примере, хотя вышеупомянутое описание предполагает, что размеры перемежителя и параметры перемежителя хранятся в таблице поиска, возможно, что они могут определяться при помощи других средств, таких как алгебраическое вычисление. В еще другом примере, хотя вышеупомянутое описание предполагает турбокод, способ также применим к другим схемам прямой коррекции ошибок (FEC), включающим в себя, например, коды с низкой плотностью проверок на четность (LDPC), коды Рида-Соломона (RS) и т.д. Предполагается, что такие изменения подпадают под объем нижеследующей формулы изобретения.
Claims (8)
1. Способ работы турбокодера, причем способ содержит этапы:
приема информационного блока размера K;
определения размера K' перемежителя, который связан с K'', где K'' из набора размеров; причем набор размеров содержит K''=ap·f, pmin≤p≤pmax; fmin≤f≤fmax, где a представляет собой целое число, f представляет собой постоянное целое число между fmin и fmax, и p принимает целочисленные значения между pmin и pmax, a>1, pmax>pmin, pmin>1, и набор не содержит никаких других K'' в диапазоне
заполнения информационного блока размера K во входной блок размера K'; и
перемежения входного блока, используя перемежитель размера K', причем этап перемежения входного блока содержит этап использования перестановки π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель;
кодирования исходного входного блока и перемеженного входного блока для получения блока кодового слова; и
передачи блока кодового слова по каналу.
приема информационного блока размера K;
определения размера K' перемежителя, который связан с K'', где K'' из набора размеров; причем набор размеров содержит K''=ap·f, pmin≤p≤pmax; fmin≤f≤fmax, где a представляет собой целое число, f представляет собой постоянное целое число между fmin и fmax, и p принимает целочисленные значения между pmin и pmax, a>1, pmax>pmin, pmin>1, и набор не содержит никаких других K'' в диапазоне
заполнения информационного блока размера K во входной блок размера K'; и
перемежения входного блока, используя перемежитель размера K', причем этап перемежения входного блока содержит этап использования перестановки π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель;
кодирования исходного входного блока и перемеженного входного блока для получения блока кодового слова; и
передачи блока кодового слова по каналу.
2. Способ по п.1, в котором значения K', f1, f2 берут из, по меньшей мере, одной строки следующей таблицы;
3. Способ работы турбокодера, причем способ содержит этапы:
приема входного блока размера K' и
кодирования входного блока, используя перемежитель размера K' и перестановку π(i)=(iP0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений бита после перемежения, π(i) представляет собой индекс бита перед перемежением, соответствующий положению i, P0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, равную 3, C представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P0·α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемые для 0≤i≤K'-1, и значения K', C, P0, α(·) и β(·) берутся, по меньшей мере, из одной строки нижеследующей таблицы:
когда длина цикла C=4,
α=
;
когда длина цикла C=8,
α=
;
приема входного блока размера K' и
кодирования входного блока, используя перемежитель размера K' и перестановку π(i)=(iP0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений бита после перемежения, π(i) представляет собой индекс бита перед перемежением, соответствующий положению i, P0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, равную 3, C представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P0·α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемые для 0≤i≤K'-1, и значения K', C, P0, α(·) и β(·) берутся, по меньшей мере, из одной строки нижеследующей таблицы:
когда длина цикла C=4,
α=
когда длина цикла C=8,
α=
4. Способ работы турбокодера, причем способ содержит этапы:
приема входного блока размера K' и
кодирования входного блока, используя перемежитель размера K' и перестановку π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель, и значения K', f1, f2 берут, по меньшей мере, из одной строки нижеследующей таблицы:
приема входного блока размера K' и
кодирования входного блока, используя перемежитель размера K' и перестановку π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель, и значения K', f1, f2 берут, по меньшей мере, из одной строки нижеследующей таблицы:
5. Устройство для работы турбокодера, причем устройство содержит:
схему определения размера перемежителя, которая определяет размер K' перемежителя, который связан с K'', где K'' из набора размеров; причем набор размеров содержит K''=ap·f, pmin≤p≤pmax; fmin≤f≤fmax, где a представляет собой целое число, f представляет собой постоянное целое число между fmin и fmax, и p принимает целочисленные значения между pmin и pmax, a>1, pmax>pmin, pmin>1, и набор не содержит никаких других K'' в диапазоне
схему вставки заполнителя, принимающую информационный блок размера K и заполнение информационного блока размера K во входной блок размера K'; и
перемежитель, перемежающий входной блок размера K', причем перемежитель использует перестановку π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель; и
кодер, который кодирует исходный входной блок и перемеженный входной блок для получения блока кодового слова.
схему определения размера перемежителя, которая определяет размер K' перемежителя, который связан с K'', где K'' из набора размеров; причем набор размеров содержит K''=ap·f, pmin≤p≤pmax; fmin≤f≤fmax, где a представляет собой целое число, f представляет собой постоянное целое число между fmin и fmax, и p принимает целочисленные значения между pmin и pmax, a>1, pmax>pmin, pmin>1, и набор не содержит никаких других K'' в диапазоне
схему вставки заполнителя, принимающую информационный блок размера K и заполнение информационного блока размера K во входной блок размера K'; и
перемежитель, перемежающий входной блок размера K', причем перемежитель использует перестановку π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель; и
кодер, который кодирует исходный входной блок и перемеженный входной блок для получения блока кодового слова.
6. Устройство по п.5, где значения K', f1, f2 берутся, по меньшей мере, из одной строки нижеследующей таблицы:
7. Устройство для работы турбокодера, причем устройство содержит:
приемную схему, которая принимает входной блок размера K'; и
кодер, который кодирует входной блок, используя перемежитель размера K' и перестановку π(i)=(iP0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений бита после перемежения, π(i) представляет собой индекс бита перед перемежением, соответствующий положению i, P0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, равную 3, C представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P0·α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемые для 0≤i≤K'-1, и значения K', C, P0, α(·) и β(·) берутся, по меньшей мере, из одной строки нижеследующей таблицы:
когда длина цикла C=4,
α=
;
когда длина цикла C=8,
α=
;
приемную схему, которая принимает входной блок размера K'; и
кодер, который кодирует входной блок, используя перемежитель размера K' и перестановку π(i)=(iP0+A+d(i))modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений бита после перемежения, π(i) представляет собой индекс бита перед перемежением, соответствующий положению i, P0 представляет собой число, которое является относительно простым для K', А представляет собой постоянную, равную 3, C представляет собой небольшое число, которое делит K', и d(i) представляет собой вектор возмущения вида d(i)=β(imodC)+P0·α(imodC), где α(·) и β(·) представляют собой векторы, каждый длиной С, периодически применяемые для 0≤i≤K'-1, и значения K', C, P0, α(·) и β(·) берутся, по меньшей мере, из одной строки нижеследующей таблицы:
когда длина цикла C=4,
α=
когда длина цикла C=8,
α=
8. Устройство для работы турбокодера, причем устройство содержит:
приемную схему, которая принимает входной блок размера K'; и
кодер, который кодирует входной блок, используя перемежитель размера K' и перестановку π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель, и значения K', f1, f2 берутся, по меньшей мере, из одной строки нижеследующей таблицы:
приемную схему, которая принимает входной блок размера K'; и
кодер, который кодирует входной блок, используя перемежитель размера K' и перестановку π(i)=(f1·i+f2·i2)modK', где 0≤i≤K'-1 представляет собой последовательный индекс положений символа после перемежения, π(i) представляет собой индекс символа перед перемежением, соответствующий положению i, K' представляет собой размер перемежителя в символах, и f1 и f2 представляют собой коэффициенты, определяющие перемежитель, и значения K', f1, f2 берутся, по меньшей мере, из одной строки нижеследующей таблицы:
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86789906P | 2006-11-30 | 2006-11-30 | |
| US60/867,899 | 2006-11-30 | ||
| US11/683,024 US7949926B2 (en) | 2006-11-30 | 2007-03-07 | Method and apparatus for encoding and decoding data |
| US11/683,024 | 2007-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2009124925A RU2009124925A (ru) | 2011-01-10 |
| RU2437208C2 true RU2437208C2 (ru) | 2011-12-20 |
Family
ID=39186041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2009124925/08A RU2437208C2 (ru) | 2006-11-30 | 2007-11-12 | Способ и устройство кодирования и декодирования данных |
Country Status (12)
| Country | Link |
|---|---|
| US (2) | US7949926B2 (ru) |
| EP (3) | EP2493079B1 (ru) |
| JP (2) | JP4858991B2 (ru) |
| KR (1) | KR101459801B1 (ru) |
| CN (1) | CN101601188B (ru) |
| AR (1) | AR064088A1 (ru) |
| AT (1) | ATE553541T1 (ru) |
| BR (1) | BRPI0721176B1 (ru) |
| ES (3) | ES2397665T3 (ru) |
| PL (3) | PL2102989T3 (ru) |
| RU (1) | RU2437208C2 (ru) |
| WO (1) | WO2008067149A2 (ru) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2034613A4 (en) * | 2006-05-17 | 2009-08-12 | Nec Corp | ENCODER TURBO AND HARQ PROCESSING METHOD APPLIED FOR TURBO ENCODER |
| US8356232B2 (en) | 2006-10-06 | 2013-01-15 | Motorola Mobility Llc | Method and apparatus for encoding and decoding data |
| US7949926B2 (en) * | 2006-11-30 | 2011-05-24 | Motorola Mobility, Inc. | Method and apparatus for encoding and decoding data |
| EP3096480A1 (en) | 2007-09-25 | 2016-11-23 | Telefonaktiebolaget LM Ericsson (publ) | Interference randomisation of control channel elements |
| US8250448B1 (en) * | 2008-03-26 | 2012-08-21 | Xilinx, Inc. | Method of and apparatus for implementing a decoder |
| US8284732B2 (en) | 2009-02-03 | 2012-10-09 | Motorola Mobility Llc | Method and apparatus for transport block signaling in a wireless communication system |
| US9130728B2 (en) | 2009-06-16 | 2015-09-08 | Intel Mobile Communications GmbH | Reduced contention storage for channel coding |
| CN101931419B (zh) * | 2009-06-24 | 2013-04-03 | 中兴通讯股份有限公司 | 一种turbo码内交织器的计算方法及装置 |
| CN102484484B (zh) | 2009-08-25 | 2014-08-20 | 富士通株式会社 | 发送机、编码装置、接收机以及解码装置 |
| US8495476B2 (en) * | 2009-12-17 | 2013-07-23 | Samsung Electronics Co., Ltd | System and method for coding and interleaving for short frame support in visible light communication |
| US8448033B2 (en) * | 2010-01-14 | 2013-05-21 | Mediatek Inc. | Interleaving/de-interleaving method, soft-in/soft-out decoding method and error correction code encoder and decoder utilizing the same |
| RU2010111027A (ru) * | 2010-03-24 | 2011-09-27 | ЭлЭсАй Корпорейшн (US) | Устройство и способ для высокоскоростного расчета таблиц перемежения для нескольких стандартов беспроводной связи |
| EP2429084B1 (en) * | 2010-09-13 | 2013-12-25 | Hughes Network Systems, LLC | Method and apparatus for a parameterized interleaver design process |
| CN101969310B (zh) * | 2010-10-22 | 2012-11-28 | 上海交通大学 | Turbo码并行译码器的QPP内交织器及其交织方法 |
| KR101286021B1 (ko) * | 2012-02-02 | 2013-07-19 | 주식회사 이노와이어리스 | 인터리버 인덱스 생성장치 및 방법 |
| US9128888B2 (en) | 2012-08-30 | 2015-09-08 | Intel Deutschland Gmbh | Method and apparatus for turbo decoder memory collision resolution |
| CN107659384A (zh) * | 2012-11-16 | 2018-02-02 | 华为技术有限公司 | 数据处理的方法和装置 |
| CN103973319B (zh) * | 2013-02-06 | 2017-04-19 | 联想(北京)有限公司 | 全整数Turbo码迭代译码的方法和系统 |
| JP6193051B2 (ja) * | 2013-08-15 | 2017-09-06 | Ｎｅｃプラットフォームズ株式会社 | アドレス生成回路及びアドレス生成方法 |
| WO2015137712A1 (en) | 2014-03-14 | 2015-09-17 | Samsung Electronics Co., Ltd. | Method and apparatus for controlling interleaving depth |
| US10135467B2 (en) * | 2016-06-08 | 2018-11-20 | Echelon Corporation | Methods and systems for applying an improved interleaver for modems operating on power grid |
| CN110071728B (zh) * | 2018-01-24 | 2021-02-05 | 华为技术有限公司 | 一种交织方法及交织设备 |
| CN112398486B (zh) * | 2020-11-10 | 2023-01-31 | 中国人民解放军战略支援部队信息工程大学 | 利用多种纠错方式进行优化的Turbo码交织参数识别方法及系统 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2089237T3 (es) | 1990-10-24 | 1996-10-01 | Thomson Brandt Gmbh | Procedimiento, codificador y decodificador para transmision y/o almacenamiento de datos. |
| US5898698A (en) * | 1996-09-24 | 1999-04-27 | Orckit Communications Ltd. | Multiple codeword interleaver method and apparatus |
| KR19990012821A (ko) | 1997-07-31 | 1999-02-25 | 홍성용 | 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법 |
| US6339834B1 (en) * | 1998-05-28 | 2002-01-15 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre | Interleaving with golden section increments |
| US6347385B1 (en) * | 1998-08-03 | 2002-02-12 | Nortel Networks Limited | Interleavers for turbo code |
| US6427214B1 (en) | 1998-09-29 | 2002-07-30 | Nortel Networks Limited | Interleaver using co-set partitioning |
| FR2785743A1 (fr) | 1998-11-09 | 2000-05-12 | Canon Kk | Dispositif et procede d'adaptation des turbocodeurs et des decodeurs associes a des sequences de longueur variable |
| US6304991B1 (en) * | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
| KR100346170B1 (ko) | 1998-12-21 | 2002-11-30 | 삼성전자 주식회사 | 통신시스템의인터리빙/디인터리빙장치및방법 |
| FR2790621B1 (fr) * | 1999-03-05 | 2001-12-21 | Canon Kk | Dispositif et procede d'entrelacement pour turbocodage et turbodecodage |
| US6314534B1 (en) * | 1999-03-31 | 2001-11-06 | Qualcomm Incorporated | Generalized address generation for bit reversed random interleaving |
| CA2333032C (en) * | 1999-04-02 | 2005-11-29 | Samsung Electronics Co., Ltd. | Interleaving / deinterleaving apparatus and method for a communication system |
| EP1166449A4 (en) | 1999-04-06 | 2005-10-19 | Samsung Electronics Co Ltd | DEVICE WITH A METHOD OF TWO-DIMENSIONAL NEGOTIATION |
| FI106758B (fi) | 1999-04-16 | 2001-03-30 | Nokia Networks Oy | Segmentointimekanismi lohkoenkooderia varten |
| US6775800B2 (en) | 2000-01-03 | 2004-08-10 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
| JP3399904B2 (ja) | 2000-03-17 | 2003-04-28 | 松下電器産業株式会社 | インタリーブアドレス生成装置 |
| US6785859B2 (en) * | 2000-08-04 | 2004-08-31 | Texas Instruments Incorporated | Interleaver for variable block size |
| US6854077B2 (en) * | 2000-08-05 | 2005-02-08 | Motorola, Inc. | Apparatus and method for providing turbo code interleaving in a communications system |
| KR100713331B1 (ko) | 2000-12-23 | 2007-05-04 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법 |
| US7170849B1 (en) | 2001-03-19 | 2007-01-30 | Cisco Systems Wireless Networking (Australia) Pty Limited | Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data |
| US7236480B2 (en) | 2002-06-07 | 2007-06-26 | Sandbridge Technologies, Inc. | Method of first interleaving of a two interleaver transmitter |
| CA2507620C (en) * | 2002-12-16 | 2014-04-15 | Telecom Italia S.P.A. | Addresses generation for interleavers in turbo encoders and decoders |
| JP3880542B2 (ja) | 2003-05-19 | 2007-02-14 | 松下電器産業株式会社 | 誤り訂正符号化／復号化装置および誤り訂正符号化／復号化方法 |
| JP3847733B2 (ja) | 2003-06-12 | 2006-11-22 | 松下電器産業株式会社 | マルチキャリア通信方法及びその通信装置 |
| US7428669B2 (en) * | 2003-12-07 | 2008-09-23 | Adaptive Spectrum And Signal Alignment, Inc. | Adaptive FEC codeword management |
| KR100739511B1 (ko) * | 2004-06-25 | 2007-07-13 | 삼성전자주식회사 | 직교 주파수 분할 다중 방식을 사용하는 통신 시스템에서파일럿 신호 송수신 장치 및 방법 |
| US7583586B2 (en) * | 2004-07-02 | 2009-09-01 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting/receiving pilot signal in communication system using OFDM scheme |
| US7409626B1 (en) * | 2004-07-28 | 2008-08-05 | Ikanos Communications Inc | Method and apparatus for determining codeword interleaver parameters |
| EP1850486A4 (en) | 2005-02-03 | 2008-05-07 | Matsushita Electric Ind Co Ltd | PARALLEL INTERLACER, PARALLEL DISINTERLACER AND INTERLACING METHOD |
| US7644340B1 (en) * | 2005-07-08 | 2010-01-05 | Marvell International Ltd. | General convolutional interleaver and deinterleaver |
| US7925956B2 (en) * | 2006-10-03 | 2011-04-12 | Motorola Mobility, Inc. | Method and apparatus for encoding and decoding data |
| US8356232B2 (en) | 2006-10-06 | 2013-01-15 | Motorola Mobility Llc | Method and apparatus for encoding and decoding data |
| US8583983B2 (en) * | 2006-11-01 | 2013-11-12 | Qualcomm Incorporated | Turbo interleaver for high data rates |
| US7949926B2 (en) | 2006-11-30 | 2011-05-24 | Motorola Mobility, Inc. | Method and apparatus for encoding and decoding data |
-
2007
- 2007-03-07 US US11/683,024 patent/US7949926B2/en active Active
- 2007-11-12 ES ES11008453T patent/ES2397665T3/es active Active
- 2007-11-12 EP EP11008483.7A patent/EP2493079B1/en active Active
- 2007-11-12 ES ES11008483T patent/ES2430361T3/es active Active
- 2007-11-12 EP EP11008453A patent/EP2442450B1/en active Active
- 2007-11-12 BR BRPI0721176A patent/BRPI0721176B1/pt active IP Right Grant
- 2007-11-12 PL PL07864260T patent/PL2102989T3/pl unknown
- 2007-11-12 CN CN2007800424952A patent/CN101601188B/zh active Active
- 2007-11-12 EP EP07864260A patent/EP2102989B1/en active Active
- 2007-11-12 WO PCT/US2007/084390 patent/WO2008067149A2/en active Application Filing
- 2007-11-12 ES ES07864260T patent/ES2381595T3/es active Active
- 2007-11-12 RU RU2009124925/08A patent/RU2437208C2/ru active
- 2007-11-12 PL PL11008483T patent/PL2493079T3/pl unknown
- 2007-11-12 AT AT07864260T patent/ATE553541T1/de active
- 2007-11-12 PL PL11008453T patent/PL2442450T3/pl unknown
- 2007-11-12 KR KR1020097011215A patent/KR101459801B1/ko active IP Right Grant
- 2007-11-29 JP JP2007308343A patent/JP4858991B2/ja active Active
- 2007-11-30 AR ARP070105368A patent/AR064088A1/es unknown
-
2011
- 2011-04-19 US US13/089,357 patent/US8850286B2/en active Active
- 2011-04-25 JP JP2011097251A patent/JP5396599B2/ja active Active
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2437208C2 (ru) | Способ и устройство кодирования и декодирования данных | |
| RU2451392C2 (ru) | Способ и устройство для кодирования и декодирования данных | |
| US7873893B2 (en) | Method and apparatus for encoding and decoding data | |
| Nimbalker et al. | ARP and QPP interleavers for LTE turbo coding | |
| JP5231570B2 (ja) | プルーンインタリーバおよびプルーンデインタリーバの効率的なアドレス生成 | |
| KR20110037953A (ko) | 데이터 복호화 방법, 데이터 인터리브 방법, 데이터 복호화 장치, 인터리버 테이블 생성 장치 및 데이터 인터리브 장치 | |
| Florea et al. | Serial progressive hierarchical turbo codes | |
| Florea et al. | Parallel progressive hierarchical turbo codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC41 | Official registration of the transfer of exclusive right |
Effective date: 20190304 |
|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20190718 |
|
| PC41 | Official registration of the transfer of exclusive right |
Effective date: 20190916 |