CN110071728B - 一种交织方法及交织设备 - Google Patents

一种交织方法及交织设备 Download PDF

Info

Publication number
CN110071728B
CN110071728B CN201810068617.5A CN201810068617A CN110071728B CN 110071728 B CN110071728 B CN 110071728B CN 201810068617 A CN201810068617 A CN 201810068617A CN 110071728 B CN110071728 B CN 110071728B
Authority
CN
China
Prior art keywords
interleaver
sub
interleaving
code block
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810068617.5A
Other languages
English (en)
Other versions
CN110071728A (zh
Inventor
王桂杰
张公正
李榕
乔云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810068617.5A priority Critical patent/CN110071728B/zh
Priority to PCT/CN2019/070248 priority patent/WO2019144787A1/zh
Publication of CN110071728A publication Critical patent/CN110071728A/zh
Application granted granted Critical
Publication of CN110071728B publication Critical patent/CN110071728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种交织方法及交织设备，用以提供一种对长度大于5G标准确定最大交织尺度的待交织的比特序列进行交织的具体方案。该方法为：交织设备获取速率匹配后的第一编码码块，所述第一编码码块长度为X，X＞E，E为系统支持的最大交织尺度，所述第一编码码块包括S个子码块，S为大于1的正整数，所述交织设备对所述S个子码块中的每一个子码块分别进行交织，获得交织后的第二编码码块，所述交织设备发送交织后的第二编码码块。

Description

一种交织方法及交织设备
技术领域
本申请实施例涉及通信技术领域，尤其涉及一种交织方法及交织设备。
背景技术
数字通信中经常用信道编码来提高数据传输的可靠性，为了进一步提高抗干扰性能， 一些信道编码加入了交织模块。在许多同时出现随机错误和突发错误的复合信道上，如短 波、对流层散射等信道中，往往发生一个错误时，波及后面一串数据，导致突发误码超过 纠错码的纠错能力，使纠错能力下降。如果首先把突发错误离散成随机错误，然后再去纠 随机错误，则系统的抗干扰性能将进一步得到提高。实际应用中，在发送端纠错编码器后 接数字交织单元，接收端解调后解交织，通过交织解交织电路的作用，将突然错误信道改 造成独立的随机错误信道，将突发错误展开，实现错误离散化，使突发错误散布在纠错编 码器纠错范围之内，以提高信道纠错能力。交织和解交织是一种很实用也很常用的构造码 的方法，并与其他编码方式组合在一起，不仅可以纠随机错误，还可以用来纠突发错误，所以常常用于组合信道纠错系统。交织技术的思想是在时间上分离码元，将一个有记忆信道成功转变为无记忆信道，从而使得纠随机错误的编码同样适用于噪声突发信道。
现有技术中，交织可以通过三角交织器来实现。图1示出了采用行进列出的交织形式 的三角交织器的示意图。如图1所示，假设三角交织器的行数和列数均为T，若三角交织器 的容量用行列数T来表征，那么该三角交织器的容量为T*(T+1)/2，即该三角交织器能够承 载的最大比特数为T*(T+1)/2。采用该三角交织器进行交织的数据的长度应不大于该三角交 织器能够承载的最大比特数。假设待交织数据的长度用X来表示，X与T之间的关系为T*(T+1)/2>＝X。
若不限定待交织数据的长度，该三角交织器可以处理任意长度的待交织数据，但待交 织数据的长度越大，三角交织器的行列数就会越大，解交织的处理复杂度和时延都会增大。 目前，第五代(5th generation，5G)通信系统标准已经确定了系统支持的最大交织尺度， 三角交织器承载的最大比特数为8192，也就是说，最大容量的三角交织器的行列数T，为 满足不等式T*(T+1)/2>＝8192的最小整数。
实际应用中，待交织的比特序列的长度可能会非常大，例如，当上行控制信息(uplink control information，UCI)通过物理上行共享信道(physical uplink sharedchannel，PUSCH) 传输时，最大的数据可能为237600比特。当待交织的比特序列的长度大于8192时，如何 进行交织是需要解决的问题。
发明内容
本申请实施例提供一种交织方法及交织设备，用以提供一种对长度大于5G标准确定最 大交织尺度的待交织的比特序列进行交织的具体方案。
本申请实施例提供的具体技术方案如下：
第一方面，提供一种交织方法，该方法的执行主体可以称为交织设备，该方法通过以 下步骤实现：交织设备获取速率匹配后的第一编码码块，所述第一编码码块长度为X，X＞ E，E为系统支持的最大交织尺度，所述第一编码码块包括S个子码块，S为大于1的正整数，所述交织设备对所述S个子码块中的每一个子码块分别进行交织，获取交织后的第二编码码块，所述交织设备发送交织后的第二编码码块。这样，通过对长度大于E的编码码 块进行分段，对分段后的每一个子码块分开来分别进行交织，能够实现对于长度大于E的 编码码块进行交织。
具体的，所述交织设备对所述S个子码块中的每一个子码块分别进行交织，可以通过 以下实现方式中的任意一种实现：
实现方式一：若第一交织器满载时承载的比特数为E，则：所述交织设备对所述S个子 码块中的每一个子码块均采用所述第一交织器进行交织；或者，所述交织设备对所述S个 子码块中的第1个～第(S-1)个子码块均采用所述第一交织器进行交织，对所述S个子码块中的第S个子码块采用第二交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第二交织器的行列数由所述第S个子码块的长度确定，所述第二交织器与所述第一交织器的规模不同。
实现方式二：若所述E大于第三交织器满载时承载的比特数、且所述E小于第四交织 器满载时承载的比特数，所述第三交织器的行列数比所述第四交织器的行列数小1，则：所 述交织设备对所述S个子码块中的每一个子码块均采用所述第三交织器进行交织；或者， 所述交织设备对所述S个子码块中的第1个～第(S-1)个子码块均采用所述第三交织器进 行交织，对所述S个子码块中的第S个子码块采用第五交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第五交织器的行列数由所述第S个子码块的长度确定，所述第五交织器与所述第三交织器的规模不同。
实现方式三：若所述E大于第三交织器满载时承载的比特数、且所述E小于第四交织 器满载时承载的比特数，所述X大于所述第四交织器满载时承载的比特数，所述第三交织 器的行列数比所述第四交织器的行列数小1，则：所述交织设备对所述S个子码块中的每一 个子码块均采用所述第四交织器进行交织；或者，所述交织设备对所述S个子码块中的第1 个～第(S-1)个子码块均采用所述第四交织器进行交织，对所述S个子码块中的第S个子 码块采用第六交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第六交织器的行列数由所述第S个子码块的长度确定，所述第六交织器与所述第四交织器的规模不同；其中，所述每一个子码块的长度不大于所述E。
在实现方式三的一个可能的设计中，所述交织设备对所述子码块采用所述第四交织器 的部分位置进行交织；其中，所述第四交织器中除所述部分位置之外的空余位置为：所述 第四交织器的第一子交织器的部分或全部，所述第一子交织器的斜边为所述第四交织器的 斜边的一部分，所述第一子交织器的第一行为所述第四交织器的第一行的一部分，所述第 一子交织器的行列数由空余位置的数目m确定，或者，
所述第四交织器的第二子交织矩阵的部分或全部，所述第二子交织器的斜边为所述第 四交织器的斜边的一部分，所述第二子交织器的第一列为所述第四交织器的第一列的一部 分，所述第二子交织器的行列数由空余位置的数目m确定，或者，所述第四交织器的斜边 的前m个位置或斜边的后m个位置，或者，所述第四交织器的任一行的前m个位置或任一 行的后m个位置，或者，所述第四交织器的任一列的前m个位置或任一列的后m个位置。
实现方式四：所述交织设备对所述S个子码块中的每一个子码块均采用第七交织器进 行交织，所述第七交织器满载时承载的比特数小于等于E；其中，所述S个子码块中的每一 个子码块的长度小于等于所述第七交织器满载时承载的比特数、且所述S个子码块中的每 一个子码块的长度大于第八交织器满载时承载的比特数，所述第八交织器的行列数比所述 第七交织器的行列数小1。
实现方式五：所述交织设备针对所述S个子码块中的每一个子码块，确定所述子码块 采用的交织器，并根据确定的交织器对所述子码块进行交织；其中，所述S个子码块中的每两个子码块长度之间的差值小于等于设定阈值。
可选的，所述设定阈值为1。
第二方面，提供一种交织方法，该方法的执行主体可以称为交织设备，该方法通过以 下步骤实现：交织设备获取速率匹配后的第一编码码块，所述第一编码码块长度为X，X＞ E，E为系统支持的最大交织尺度，所述第一编码码块包括S个子码块，S为正整数，所述交织设备对所述S个子码块中的每一个子码块分别进行交织，获取交织后的第二编码码块，所述交织设备发送交织后的第二编码码块。这样，实现对长度大于E的编码码块进行交织。
在一个可能的设计中，对所述S个子码块中的每一个子码块分别进行交织，包括：
若所述X、E均小于交织器满载时承载的比特数，则S＝1，所述第一编码码块包括1个 子码块，可以认为所述交织设备不对所述第一编码码块进行分段，所述交织设备对所述S 个子码块中的每一个子码块分别进行交织，可以理解为所述交织设备将所述第一编码码块 作为整体进行交织，其中，所述交织设备对所述第一编码码块采用所述交织器的部分位置 进行交织；所述交织器中除所述部分位置之外的空余位置为：所述交织器的第一子交织器 的部分或全部，所述第一子交织器的斜边为所述交织器的斜边的一部分，所述第一子交织 器的第一行为所述交织器的第一行的一部分，所述第一子交织器的行列数由空余位置的数 目m确定，或者，所述交织器的第二子交织矩阵的部分或全部，所述第二子交织器的斜边 为所述交织器的斜边的一部分，所述第二子交织器的第一列为所述交织器的第一列的一部 分，所述第二子交织器的行列数由空余位置的数目m确定，或者，所述交织器的斜边的前 m个位置或斜边的后m个位置，或者，所述交织器的任一行的前m个位置或任一行的后m个位置，或者，所述交织器的任一列的前m个位置或任一列的后m个位置。
第三方面，提供一种交织设备，该交织设备具有实现上述第一方面和第一方面的任一 种可能的设计中方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软 件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，所述交织设备包括： 输入接口电路，用于获取速率匹配后的第一编码码块；逻辑电路，用于执行上述第一方面 和第一方面的任一种可能的设计中所述的行为，得到交织后的第二编码码块；输出接口电 路，用于输出所述第二编码码块。
在一个可能的设计中，所述交织设备可以是芯片或者集成电路。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述交织设备包括： 存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执 行时，所述交织设备可以实现如上述第一方面和第一方面的任一种可能的设计中所述的方 法。
在一个可能的设计中，上述存储器可以是物理上独立的单元，也可以与处理器集成在 一起。
可选的，所述交织设备还包括收发器，用于发送所述第二编码码块。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述交织设备包括 处理器。用于存储程序的存储器位于所述交织装置之外，处理器通过电路/电线与存储器连 接，用于读取并执行所述存储器中存储的程序。
第四方面，提供一种交织设备，该交织设备具有实现上述第二方面和第二方面的任一 种可能的设计中方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软 件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，所述交织设备包括： 输入接口电路，用于获取速率匹配后的第一编码码块；逻辑电路，用于执行上述第二方面 和第二方面的任一种可能的设计中所述的行为，得到交织后的第二编码码块；输出接口电 路，用于输出所述第二编码码块。
可选的，所述交织设备可以是芯片或者集成电路。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述交织设备包括： 存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执 行时，所述交织装置可以实现如上述第二方面和第二方面的任一种可能的设计中所述的方 法。
可选的，上述存储器可以是物理上独立的单元，也可以与处理器集成在一起。
可选的，所述交织设备还包括收发器，用于发送所述第二编码码块。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，所述交织设备包括 处理器。用于存储程序的存储器位于所述交织设备之外，处理器通过电路/电线与存储器连 接，用于读取并执行所述存储器中存储的程序。
第五方面，提供了一种通信系统，该通信系统包括终端和网络设备，所述终端和所述 网络设备中的至少一个可以执行如上述各方面及可能的设计中所述的方法。
第六方面，提供了一种计算机存储介质，存储有计算机程序，该计算机程序包括用于 执行上述各方面和任一可能设计中方法的指令。
第七方面，本申请实施例提供了一种包含指令的计算机程序产品，当其在计算机上运 行时，使得计算机执行上述各方面和任一可能设计中所述的方法。
附图说明
图1为现有技术中采用行进列出的交织形式的三角交织器的示意图；
图2为本申请实施例中通信系统的架构示意图；
图3为本申请实施例中交织方法流程示意图；
图4为本申请实施例中交织方式示意图之一；
图5为本申请实施例中交织方式示意图之二；
图6为本申请实施例中交织方式示意图之三；
图7为本申请实施例中交织方式示意图之四；
图8为本申请实施例中交织方式示意图之五；
图9为本申请实施例中交织方式示意图之六；
图10为本申请实施例中三角交织器空余位置示意图之一；
图11为本申请实施例中三角交织器空余位置示意图之二；
图12为本申请实施例中三角交织器空余位置示意图之三；
图13为本申请实施例中三角交织器空余位置示意图之四；
图14为本申请实施例中三角交织器空余位置示意图之五；
图15为本申请实施例中三角交织器空余位置示意图之六；
图16为本申请实施例中三角交织器空余位置示意图之七；
图17为本申请实施例中三角交织器空余位置示意图之八；
图18为本申请实施例中交织设备结构示意图之一；
图19为本申请实施例中交织设备结构示意图之二；
图20为本申请实施例中交织设备结构示意图之三。
具体实施方式
本申请提供一种交织方法及交织设备，用以在5G标准确定三角交织器承载的最大比特 数为8192的基础上，提供如何采用三角交织器进行交织的具体方案。其中，方法和装置是 基于同一发明构思的，由于方法及装置解决问题的原理相似，因此装置与方法的实施可以 相互参见，重复之处不再赘述。
下面将结合附图，对本申请实施例进行详细描述。
首先介绍一下本申请实施例适用的通信系统架构。
图2示出了本申请实施例提供的交织方法适用的一种可能的通信系统的架构，参阅图2 所示，通信系统200中包括：网络设备201和一个或多个终端202。当通信系统200包括核 心网时，网络设备201还可以与核心网相连。网络设备201可以与IP网络203进行通信，例如，IP网络203可以是：因特网(internet)，私有的IP网，或其它数据网等。网络设备 201为覆盖范围内的终端202提供服务。例如，参见图2所示，网络设备201为网络设备 201覆盖范围内的一个或多个终端202提供无线接入。除此之外，网络设备之间的覆盖范围 可以存在重叠的区域，例如网络设备201和网络设备201’。网络设备之间还可以可以互相 通信，例如，网络设备201可以与网络设备201’之间进行通信。
网络设备201是本申请应用的通信系统中将终端202接入到无线网络的设备。网络设 备201为无线接入网(radio access network，RAN)中的节点，又可以称为基站，还可以称 为RAN节点(或设备)。目前，一些网络设备201的举例为：gNB/NR-NB、传输接收点(transmission reception point，TRP)、演进型节点B(evolved Node B，eNB)、无线网络控制器(radio network controller，RNC)、节点B(Node B，NB)、基站控制器(base stationcontroller， BSC)、基站收发台(base transceiver station,BTS)、家庭基站(例如，homeevolved NodeB， 或home Node B，HNB)、基带单元(base band unit，BBU)，或无线保真(wireless fidelity， Wifi)接入点(access point，AP)，或5G通信系统或者未来可能的通信系统中的网络侧设 备等。
终端202，又称之为用户设备(user equipment，UE)、移动台(mobile station，MS)、 移动终端(mobile terminal，MT)等，是一种向用户提供语音和/或数据连通性的设备。例 如，终端202包括具有无线连接功能的手持式设备、车载设备等。目前，终端202可以是： 手机(mobile phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(mobileinternet device，MID)、可穿戴设备(例如智能手表、智能手环、计步器等)，车载设备(例如，汽 车、自行车、电动车、飞机、船舶、火车、高铁等)、虚拟现实(virtual reality，VR)设备、 增强现实(augmented reality，AR)设备、工业控制(industrial control)中的无线终端、智 能家居设备(例如，冰箱、电视、空调、电表等)、智能机器人、车间设备、无人驾驶(self driving)中的无线终端、远程手术(remote medical surgery)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city) 中的无线终端，或智慧家庭(smart home)中的无线终端、飞行设备(例如，智能机器人、 热气球、无人机、飞机)等。
本申请实施例提供的交织方法可以适用于各种无线通信场景，可以但不限于包括适用 于增强型移动互联网(enhance mobile broadband，eMBB)、海量机器连接通信(massive machine type communication，mMTC)和高可靠低延迟通信(ultra reliablelow latency communication，URLLC)的场景。
本申请实施例提供的交织方法可以由终端202来执行，也可以由网络设备201来执行， 终端202在发送上行数据或信号时可以使用本申请实施例提供的交织方法，网络设备201 在发送下行数据或信号时可以使用本申请实施例提供的交织方法。其中，终端202发送的 上行数据或信号可以采用任意编码方式，网络设备201发送的下行数据或信号可以采用任 意编码方式，例如，可以采用Polar码的编码方式或者其他信道编码方式。终端202、网络设备201所执行的编码流程大致为：对待编码信息进行编码，将编码后的编码码块按照目标码长进行速率匹配，将速率匹配之后的编码码块进行交织，将交织后编码码块进行调制、数模变换等操作后进行发送。上述编码流程中涉及的交织步骤可以采用本申请实施例提供的交织方法。
本申请实施例采用三角交织器进行交织，为方便后续内容的理解，下面对三角交织器 进行简单的介绍。本申请实施例中，三角交织器也可以描述为交织器。
如图1所示，三角交织器的行数和列数相等，以下所述的行列数是指三角交织器的行 数和/或列数，输入三角交织器的比特数目可以小于或者等于三角交织器的容量，三角交织 器的容量是指三角交织器满载时承载的最大比特数，满载是指三角交织器所用的三角交织 矩阵的每一个位置的元素不为空。三角交织器交织的原理为：将待交织比特写入交织器， 并由交织器中读取出来，读取出来的比特与写入的比特顺序发生变化，从而起到交织的作 用。其中，写入和读取交织器的方法可以采用行进列出、列进行出、列进列出、行进列之 字形读取、列进列之字形读取等，几种写入和读取方式为现有技术，在此不再赘述。假设 三角交织器的行列数为T，则该三角交织器满载时承载的最大比特数为T*(T+1)/2。采用该 三角交织器进行交织的待交织比特序列的长度不能超过T*(T+1)/2。若待交织比特序列的长 度等于T*(T+1)/2，则写入时，逐比特顺序写入，直到写满交织器，读出时，逐比特读出， 直到读完最后一个比特。若待交织比特序列的长度小于T*(T+1)/2，则写入时，逐比特顺序 写入，不足的位置用null比特补齐，读出时，逐比特读出，包括null比特也要读出。如果 填入了null比特，则需在交织后删除。如图1所示，写入和读取交织器的方式为行进列出， 将第一编码码块逐比特逐行写入交织器，并逐比特逐列读出。
需要说明的是，本申请实施例中所描述的小于等于是指小于或等于，大于等于是指大 于或等于；“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对 重要性，也不能理解为指示或暗示顺序；“和/或”，描述关联对象的关联关系，表示可以存 在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这 三种情况。
本申请实施例以下描述中，E为系统支持的最大交织尺度，或者说，E为系统规定的交 织器能够承载的最大比特数，或者说，E为系统支持的每个编码码块的最大交织尺度，其中， 所述的交织尺度也可以称为交织大小。将速率匹配后的编码码块称为第一编码码块，第一 编码码块的长度用X来表示，三角交织器的行列数用T来表示。本申请实施例对第一编码 码块进行交织，交织后的编码码块称为第二编码码块。
以下详细介绍一下本申请实施例提供的交织方法。该交织方法的执行主体可以称为交 织设备，交织设备可以是图2所示的通信系统中的终端202，也可以是图2所示的通信系统 中的网络设备201。如图3所示，本申请实施例提供的交织方法的具体流程如下所述。
步骤301、交织设备获取速率匹配后的第一编码码块。
具体的，交织设备对待编码信息进行编码，对编码后的编码码块按照目标码长进行速 率匹配，获得速率匹配后的第一编码码块。
第一编码码块的长度为X，若X＞E，则执行步骤302；若X≤E，则执行步骤302’； 若X、E均小于交织器满载时承载的比特数，不管X与E的大小比较结果，均执行步骤302’。
步骤302、对第一编码码块包括的S个子码块中的每一个子码块分别进行交织，获得交 织后的第二编码码块。S为大于1的正整数。
具体的，若X＞E，则需要将第一编码码块进行分段交织，一段可以称为一个子码块， 交织设备将第一编码码块分为S段，即第一编码码块中包括S个子码块，对S个子码块中的每一个子码块分别进行交织，然后将交织后的S个子码块重新组合在一起，形成交织后的第二编码码块，这里的重新组合包括但不限于按子码块的序号顺序级联、逆序级联、奇偶交错级联、收发两端约定的级联方式等各种组合方式。其中，一个子码块采用一个交织器进行交织，不同子码块可以采用相同大小的交织器，或者不同子码块也可以采用不同大小的交织器。
步骤302’、对第一编码码块进行交织，获得交织后的第二编码码块。
具体的，本步骤中，交织设备对第一编码码块的比特序列采用交织器进行交织。可按 照现有的三角交织器行列数的确定方法来确定三角交织器的行列数。例如，第一编码码块 的长度X，确定能够承载长度为X的第一编码码块的交织器，确定方法为：行列数T1为满足不等式T1*(T1+1)/2≥X的最小整数，采用行列数为T1的三角交织器对第一编码码块进行交织，获取交织后的第二编码码块。
步骤303、交织设备发送交织后的第二编码码块。
可选的，交织设备可以将交织后编码码块进行调制、数模变换等操作后再进行发送。
实际应用中，一个三角交织器满载时承载的比特数可能正好为E，将该三角交织器记为 第一交织器。还可能E的值在两个相邻容量大小的三角交织器满载时承载的比特数之间。 本申请实施例中，将E的取值特点分成两种可能的情况：第一种，第一交织器满载时承载 的比特数为E；第二种，E的值在两个相邻容量大小的三角交织器满载时承载的比特数之间。 例如，按照目前5G标准中的规定(3GPP TS38.212，V15.0.0,2017-12)，三角交织器承载的 最大比特数为8192。而行列数为127的三角交织器满载时承载的比特数为8128；行列数为 128的三角交织器满载时承载的比特数为8256，5G标准中的规定的三角交织器承载的最大 比特数为8192位于8128和8256之间。于此，按照目前5G标准中的规定，在本申请实施 例中E的取值可能为：E＝8128，或者，8128＜E≤8192。其中，当8128＜E≤8192时，E的 值在容量为8128和容量为8256的三角交织器满载时承载的比特数之间。
以下根据E可能的取值特点对上述步骤302的交织过程分别进行详细介绍。
第一种：若第一交织器满载时承载的比特数为E。
将第一编码码块分为S段，
Figure BDA0001557442170000081
Figure BDA0001557442170000082
为向上取整运算。每一段为一个子码块，共S个子码块。将S个子码块采用如图4所示的方式交织，或者采用如图5所示的方式交织。
如图4所示，将S个子码块中的每一个子码块均采用第一交织器进行交织。其中，若X 能够被E整除，即第一编码码块能够被等分成S段，则每一个子码块的长度均为E，每一 次采用第一交织器交织的比特数目是一致的，均为E。但实际应用中，X可能不会被E整除， 即第一编码码块被分成不均等的S段，每一个子码块的长度小于或等于E，每一次采用第一 交织器进行交织的比特数目可能相等，也可能不相等。例如，第1个～第(S-1)个子码块的 长度均为E，第S个子码块的长度小于E，则第S个子码块采用第一交织器进行交织时，不 足的位置可采用NULL补齐。
如图5所示，X不会被E整除，即第一编码码块被分成不均等的S段，每一个子码块的长度小于或等于E，将S个子码块中的第1个～第(S-1)个子码块采用第一交织器进行交织，将第S个子码块采用第二交织器进行交织，第二交织器的规模小于第一交织器的规模，第二交织器的行列数通过第S个子码块的大小来确定，假设第S个子码块的大小为XS，第 二交织器的行列数为T2，T2为满足不等式T2*(T2+1)/2≥XS的最小整数。
举例来说，若E＝8128，则第一交织器的行列数为127。第一编码码块的长度X＝31644，
Figure BDA0001557442170000083
将第一编码码块分为4个子码块，第1个～第3个子码块的长度 均为8128，第4个子码块的长度为7260。若采用如图4所示的交织方式，将4个子码块中 的每一个子码块均采用行列数为127的第一交织器进行交织。第4个子码块为7260，在采用第一交织器进行交织时，空余的868个比特采用NULL补齐。若采用图5所示的交织方 式，将第1个～第3个子码块采用行列数为127的第一交织器进行交织，将第4个子码块采 用第二交织器进行交织，根据不等式T2*(T2+1)/2≥7260，得到第二交织器的行列数为120。 将长度为7260的第4个子码块采用行列数为120的第二交织器进行交织。
第二种：E的值在两个相邻容量大小的三角交织器满载时承载的比特数之间。为方便描 述，可以认为：E大于第三交织器满载时承载的比特数、且E小于第四交织器满载时承载 的比特数，其中，第三交织器的行列数比所述第四交织器的行列数小1。
假设，第三交织器的行列数为T3，第四交织器的行列数为T4。T3+1＝T4。第三交织器满载时承载的比特数为M＝T3*(T3+1)/2，第四交织器满载时承载的比特数为L＝T4*(T4+1)/2。 M＜E＜L。
在第二种情况中，交织的过程可以使用第三交织器，也可以使用第四交织器。以下分 别进行介绍。
1)交织过程使用第三交织器
将第一编码码块分为S段，
Figure BDA0001557442170000091
Figure BDA0001557442170000092
为向上取整运算。每一段为一个子码块，共S 个子码块。将S个子码块采用如图6所示的方式交织，或者采用如图7所示的方式交织。
如图6所示，将S个子码块中的每一个子码块均采用第三交织器进行交织。其中，若X 能够被M整除，即第一编码码块能够被等分成S段，则每一个子码块的长度均为M，每一 次采用第三交织器交织的比特数目是一致的，均为M。但实际应用中，X可能不会被M整 除，即第一编码码块被分成不均等的S段，每一个子码块的长度小于或等于M，每一次采 用第三交织器进行交织的比特数目可能相等，也可能不相等。例如，第1个～第(S-1)个子 码块的长度均为M，第S个子码块的长度小于M，则第S个子码块采用第三交织器进行交 织时，不足的位置可采用NULL补齐。
如图7所示，X不会被M整除，即第一编码码块被分成不均等的S段，每一个子码块的长度小于或等于M，将S个子码块中的第1个～第(S-1)个子码块采用第三交织器进行 交织，将第S个子码块采用第五交织器进行交织，第五交织器的规模小于第三交织器的规 模，第五交织器的行列数通过第S个子码块的大小来确定，假设第S个子码块的大小为XS， 第五交织器的行列数为T5，T5为满足不等式T5*(T5+1)/2≥XS的最小整数。
2)交织过程使用第四交织器
由于E的值小于第四交织器满载时承载的比特数，采用第四交织器进行交织的子码块 的长度不能超过E，所以每次采用第四交织器进行交织时会存在一些空余位置，第四交织器 未非满载的。
将第一编码码块分为S段，
Figure BDA0001557442170000093
Figure BDA0001557442170000094
为向上取整运算。每一段为一个子码块，共S个子码块。将S个子码块采用如图8所示的方式交织，或者采用如图9所示的方式交织。
如图8所示，将S个子码块中的每一个子码块均采用第四交织器进行交织。其中，若X 能够被E整除，即第一编码码块能够被等分成S段，则每一个子码块的长度均为E，每一 次采用第四交织器交织的比特数目是一致的，均为E，且每次采用第四交织器进行交织时会存在(L-E)个空余位置。但实际应用中，X可能不会被E整除，即第一编码码块被分成不均 等的S段，每一个子码块的长度小于或等于E，每一次采用第四交织器进行交织的比特数目 可能相等，也可能不相等。例如，第1个～第(S-1)个子码块的长度均为E，第S个子码块 的长度小于E。每一个子码块采用第四交织器进行交织时，不足的位置可采用NULL补齐。
如图9所示，X不会被E整除，即第一编码码块被分成不均等的S段，每一个子码块的长度小于或等于E，将S个子码块中的第1个～第(S-1)个子码块采用第四交织器进行交织，若第S个子码块可以采用第六交织器进行交织，第六交织器的规模小于第四交织器的规模，则将第S个子码块采用第六交织器进行交织，第六交织器的行列数通过第S个子码 块的大小来确定，假设第S个子码块的大小为XS，第六交织器的行列数为T6，T6为满足不 等式T6*(T6+1)/2≥XS的最小整数。
举例来说，若8128＜E≤8192，则第三交织器的行列数为127，第四交织器的行列数为 128，M＝8128，L＝8256。以下以E＝8192、第一编码码块的长度X＝31644为例进行说明。
在第1)种方式中，
Figure BDA0001557442170000095
将第一编码码块分为4个子码块，第1个～第3个子码块的长度均为8128，第4个子码块的长度为7260。若采用如图6所示的交 织方式，将4个子码块中的每一个子码块均采用行列数为127的第三交织器进行交织。第4 个子码块的长度为7260，在采用第三交织器进行交织时，空余的868个比特采用NULL补 齐。若采用图7所示的交织方式，将第1个～第3个子码块采用行列数为127的第三交织器 进行交织，将第4个子码块采用第五交织器进行交织，根据不等式T5*(T5+1)/2≥7260，得 到第五交织器的行列数为120。将长度为7260的第4个子码块采用行列数为120的第五交 织器进行交织。
在第2)种方式中，，
Figure BDA0001557442170000101
将第一编码码块分为4个子码块，第 1个～第3个子码块的长度均为8192，第4个子码块的长度为7068。若采用如图8所示的交织方式，将4个子码块中的每一个子码块均采用行列数为128的第四交织器进行交织。在 采用第四交织器对第1个～第3个子码块进行交织时，第四交织器的空余位置为(L-E) ＝(8256-8192)＝64个。在采用第四交织器对第4个子码块进行交织时，第四交织器的空余位置为8192-7068+64＝1188。空余位置均可用NULL补齐。若采用图9所示的交织方式，将第 1个～第3个子码块采用行列数为128的第四交织器进行交织，将第4个子码块采用第六交 织器进行交织，根据不等式T6*(T6+1)/2≥7068，得到第六交织器的行列数为119。将长度为7068的第4个子码块采用行列数为119的第六交织器进行交织。
无论E的取值特点是上述第一种情况还是上述第二种情况，都可以采用下述方式进行 交织。
方式1、将S个子码块中的每一个子码块均采用统一的交织器进行交织，为方便说明， 这里将统一的交织器称为第七交织器，第七交织器满载时承载的比特数小于或等于E。其中， S个子码块中的每一个子码块的长度小于或等于第七交织器满载时承载的比特数、且S个子 码块中的每一个子码块的长度大于第八交织器满载时承载的比特数，第八交织器的行列数 比第七交织器的行列数小1。假设第一编码码块的长度X＝31644，8128≤E≤8192，X＞E， 第七交织器的行列数为95，第七交织器满载时承载的比特数为95*96/2＝4560，第八交织器 的行列数为94，第八交织器满载时承载的比特数为94*95/2＝4465。将第一编码码块分为S 段，如S＝7，第1个～第7个子码块的长度均在(4465,4560]的范围内。这样，通过对第一编 码码块进行分段，使每一段的大小在一个范围内，可以采用统一的交织器对第一编码码块 进行交织。
方式2、将第一编码码块尽量进行均分，假设分为S个子码块，每两个子码块长度之间 的差值应不小于设定阈值，例如设定阈值为1、2、或3等。针对每一个子码块确定该子码块使用的交织器，假设子码块的长度为Xl，则该子码块使用的交织器的行列数T为满足不等式T*(T+1)/2≥Xl的最小整数。不同子码块使用的交织器行列数可能相同，也可能不同。假设设定阈值为1，第一编码码块的长度X＝31644，因为8128≤E≤8192，所以X＞E。将 第一编码码块分为S个子码块，S的值可以为7，S个子码块的长度可以分别为4520、4520、 4520、4521、4521、4521、4521。根据每一个子码块的长度确定对应的交织器的行列数， 行列数为94的交织器满载时承载的比特数为4465，行列数为95的交织器满载时承载的比 特数为4560，每一个子码块恰好都可以用行列数为95的交织器进行交织。实际应用中，不 同子码块使用的交织器行列数可能不同。例如，若X＝12287，设定阈值为1，因为8128≤E ≤8192，所以X＞E，将长度为12287的待交织比特序列分为3个子码块，3个子码块的长 度分别为4096、4096、4095。根据每一个子码块的长度确定对应的交织器的行列数，行列 数为90的交织器满载时承载的比特数为4095，行列数为91的交织器满载时承载的比特数 为4186，将长度为4096的两个子码块分别采用行列数为91的交织器进行交织，将长度为 4095的一个子码块采用行列数为90的交织器进行交织。
本申请实施例上述描述中，当写入交织器的比特数小于该交织器满载时承载的比特数 目时，交织器会存在空余位置，逐比特写入除空余位置之外的部分位置，将空余位置用NULL 比特填充，采取与写入顺序不同的读取顺序逐比特读出，以达到交织目的。例如，对于E 的特点为第一种情况下采用图4所示的交织方式，若S个子码块为不等分，第S个子码块采用第一交织器进行交织时，第一交织器会存在空余位置。又例如，对于E的特点为第二 种情况下采用图6所示的交织方式，若S个子码块为不等分，第S个子码块采用第三交织 器进行交织时，第三交织器会存在空余位置。又例如，对于E的特点为第二种情况下采用 第四交织器进行交织时，第四交织器会存在空余位置。
当写入交织器的比特数小于该交织器满载时承载的比特数目时，空余位置可能包括但 不限于以下几种情况。
(1)如图10所示，空余位置为交织器的上三角矩阵的部分或全部。
(2)如图11所示，空余位置为交织器的下三角矩阵的部分或全部。
其中，上三角矩阵也可以称为第一子交织器，下三角矩阵也可以称为第二子交织器。
(3)如图12所示，空余位置为交织器的斜边的后m个位置。
所述的斜边包括一行的最后一个位置，或者一列的最后一个位置。
(4)如图13所示，空余位置为交织器的斜边的前m个位置。
所述的斜边包括一行的最后一个位置，或者一列的最后一个位置。
(5)如图14所示，空余位置为交织器的第一行的后m个位置。
(6)如图15所示，空余位置为交织器的第一行的前m个位置。
(7)如图16所示，空余位置为交织器的第一列的前m个位置。
(8)如图17所示，空余位置为交织器的第一列的后m个位置。
空余位置在图10～图17中用阴影部分进行表示。
可选的，空余位置可以是交织器任一行的前m个位置或后m个位置，也可以是交织器 的任一列的前m个位置或后m个位置。
举例来说，假设交织器的行列数为128，满载时承载的比特数为8256。采用行列数为 128的交织器进行交织的编码码块或者子码块的长度为8192，那么，将长度为8192的编码 码块或者子码块写入交织器，交织器会存在64个空余位置。
若空余位置为如图10所示的情况，由于行列数为11的三角交织器能够承载的最大比 特数为66，那么空余位置应为交织器的上三角矩阵的64个位置，其中2个位置承载长度为 8192的序列中的2个比特。这2个位置可以是上三角矩阵的第一行的前两个位置，也可以是上三角矩阵的第一行的后两个位置，也可以是上三角矩阵的第一列的前两个位置，也可以是上三角矩阵的第一列的后两个位置，或者是上三角矩阵的第一行的最后一个位置和第二行的最后一个位置，或者是上三角矩阵的斜边的后两个位置。可选的，这2个位置可以 是上三角矩阵中的任意两个位置。
若空余位置为如图11所示的情况，由于行列数为11的三角交织器能够承载的最大比特 数为66，那么空余位置应为交织器的下三角矩阵的64个位置，其中2个位置承载长度为 8192的序列中的2个比特。这2个位置可以是下三角矩阵的第一行的前两个位置，也可以是下三角矩阵的第一行的后两个位置，也可以是下三角矩阵的第一列的前两个位置，也可以是下三角矩阵的第一列的后两个位置，或者是下三角矩阵的第一行的最后一个位置和第二行的最后一个位置，或者是下三角矩阵的斜边的后两个位置。可选的，这2个位置可以 是下三角矩阵中的任意两个位置。
若空余位置为如图12所示的情况，则空余位置为交织器的斜边的后64个位置。若交 织器采用按行写入的方式，则将长度为8192的序列逐比特写入，其中，第1行～第64行写满，第65行～第128行中的每一行的最后一个位置置空或填入NULL。
若空余位置为如图13所示的情况，则空余位置为交织器的斜边的前64个位置。若交 织器采用按行写入的方式，则将长度为8192的序列逐比特写入，其中，第1行～第64行中每一行的最后一个位置置空或填入NULL，第65行～第128行写满。
若空余位置为如图14所示的情况，则空余位置为交织器的第一行的后64个位置。若 交织器采用按行写入的方式，则将长度为8192的序列逐比特写入，其中，第1行中只写入前64个位置，后64个位置置空或者填入NULL，第2行～第128行写满。
若空余位置为如图15所示的情况，则空余位置为交织器的第一行的前64个位置。若 交织器采用按行写入的方式，则将长度为8192的序列从第一行的第65个位置开始逐比特 写入，第1行的前64个位置置空或者填入NULL，第2行～第128行写满。
若空余位置为如图16所示的情况，则空余位置为交织器的第一列的前64个位置，若 交织器采用按行写入的方式，则将长度为8192的序列逐比特写入，其中，第1行～第64行中每一行的第一个位置置空或填入NULL，从第2个位置开始写入。第65行～第128行写 满。
若空余位置为如图17所示的情况，则空余位置为交织器的第一列的后64个位置，若 交织器采用按行写入的方式，则将长度为8192的序列逐比特写入，其中，第1行～第64行写满，第65行～第128行中的每一行的第一个位置置空或填入NULL，从第2个位置开始 写入。
需要指出的是，相应的解交织设备(接收端)需要进行解交织操作，在接收端获取如 上述实施例中阐述的交织设备(发送端)对应的交织方法后，具体的根据交织方法规定的 比特映射方式进行比特逆映射(即解交织)的方式与现有机制并无不同，这里不再赘述。上行传输时发送端为终端、接收端为网络设备，而下行传输时发送端为网络设备、接收端为终端。
基于与上述实施例提供的交织方法的同一发明构思，如图18所示，本申请实施例还提 供了一种交织设备1800，该交织设备1800可用于执行上述交织方法，该交织设备1800包 括：
获取单元1801，用于获取速率匹配后的第一编码码块，所述第一编码码块长度为X，X ＞E，E为系统支持的最大交织尺度，所述第一编码码块包括S个子码块，S为大于1的正整数；
交织单元1802，用于对所述S个子码块中的每一个子码块分别进行交织，获得交织后 的第二编码码块；
发送单元1803，用于发送交织后的第二编码码块。
其中，交织单元1802可以采用上述实施例提供的交织方法中所述的任一方式进行交织， 重复之处在此不再赘述。
基于与上述交织方法的同一发明构思，如图19所示，本申请实施例还提供了一种交织 设备1900，该交织设备1900用于执行上述实施例提供的交织方法，该交织设备1900包括： 收发器1901、处理器1902和存储器1903。处理器1902用于调用一组程序，当程序被执行时，使得处理器1902执行上述交织方法。存储器1903用于存储处理器1902执行的程序。 图18中的功能模块获取单元1801、交织单元1802均可以通过处理器1902来实现，发送单 元1803可以通过收发器1901来实现。
可选的，上述存储器1903可以是物理上独立的单元，也可以与处理器1902集成在一 起。
可选的，当上述实施例的交织方法中的部分或全部通过软件实现时，交织设备1900也 可以只包括处理器1902。用于存储程序的存储器1903位于交织设备1900之外，处理器1902 通过电路/电线与存储器1903连接，用于读取并执行存储器1903中存储的程序。
处理器1902可以是中央处理器(central processing unit，CPU)，网络处理器(network processor，NP)或者CPU和NP的组合。
处理器1902还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmablelogic device， PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complexprogrammable logic device， CPLD)，现场可编程逻辑门阵列(field-programmable gatearray，FPGA)，通用阵列逻辑 (generic array logic,GAL)或其任意组合。
存储器1903可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；存储器1903也可以包括非易失性存储器(non-volatilememory)，例如快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器1903还可以包括上述种类的存储器的组合。
基于与上述交织方法的同一发明构思，如图20所示，本申请实施例中还提供一种交织 设备2000，该交织设备2000用于执行上述实施例提供的交织方法。上述实施例提供的交织 方法中的部分或全部可以通过硬件来实现也可以通过软件来实现，当通过硬件实现时，交 织设备2000包括：输入接口电路2001，用于获取速率匹配后的第一编码码块；逻辑电路 2002，用于执行上述实施例的交织方法，获得交织后的第二编码码块，具体请见前面方法 实施例中的描述，此处不再赘述；输出接口电路2003，用于输出第二编码码块。
可选的，交织设备2000在具体实现时可以是芯片或者集成电路。
本申请实施例提供了一种计算机存储介质，存储有计算机程序，该计算机程序包括用 于执行上述实施例提供的交织方法。
本申请实施例提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得 计算机执行上述实施例提供的交织方法。
本申请实施例提供的交织设备1800、交织设备1900和交织设备2000均可以是一种芯 片。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产 品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程 序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和 /或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程 和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程 序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以 产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于 实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式 工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置 的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方 框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机 或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他 可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方 框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概 念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选 实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实 施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其 等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种交织方法，其特征在于，包括：
交织设备获取速率匹配后的第一编码码块，所述第一编码码块的长度为X，X＞E，E为系统支持的最大交织尺度，所述第一编码码块包括S个子码块，S为大于1的正整数；
所述交织设备对所述S个子码块中的每一个子码块分别进行交织，获得交织后的第二编码码块；
所述交织设备发送所述交织后的第二编码码块；
所述交织设备对所述S个子码块中的每一个子码块分别进行交织，包括：若所述E大于第三交织器满载时承载的比特数、且所述E小于第四交织器满载时承载的比特数，所述第三交织器的行列数比所述第四交织器的行列数小1，则：所述交织设备对所述S个子码块中的每一个子码块均采用所述第三交织器进行交织；或者，所述交织设备对所述S个子码块中的第1个～第(S-1)个子码块均采用所述第三交织器进行交织，对所述S个子码块中的第S个子码块采用第五交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第五交织器的行列数由所述第S个子码块的长度确定，所述第五交织器与所述第三交织器的规模不同；
或者，
所述交织设备对所述S个子码块中的每一个子码块分别进行交织，包括：
若所述E大于第三交织器满载时承载的比特数、且所述E小于第四交织器满载时承载的比特数，所述X大于所述第四交织器满载时承载的比特数，所述第三交织器的行列数比所述第四交织器的行列数小1，则：所述交织设备对所述S个子码块中的每一个子码块均采用所述第四交织器进行交织；或者，所述交织设备对所述S个子码块中的第1个～第(S-1)个子码块均采用所述第四交织器进行交织，对所述S个子码块中的第S个子码块采用第六交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第六交织器的行列数由所述第S个子码块的长度确定，所述第六交织器与所述第四交织器的规模不同；其中，所述每一个子码块的长度不大于所述E。
2.如权利要求1所述的方法，其特征在于，所述交织设备对子码块采用所述第四交织器进行交织，包括：
所述交织设备对所述子码块采用所述第四交织器的部分位置进行交织；
其中，所述第四交织器中除所述部分位置之外的空余位置为：
所述第四交织器的第一子交织器的部分或全部，所述第一子交织器的斜边为所述第四交织器的斜边的一部分，所述第一子交织器的第一行为所述第四交织器的第一行的一部分，所述第一子交织器的行列数由空余位置的数目m确定，或者，
所述第四交织器的第二子交织器的部分或全部，所述第二子交织器的斜边为所述第四交织器的斜边的一部分，所述第二子交织器的第一列为所述第四交织器的第一列的一部分，所述第二子交织器的行列数由空余位置的数目m确定，或者，
所述第四交织器的斜边的前m个位置或斜边的后m个位置，或者，
所述第四交织器的任一行的前m个位置或任一行的后m个位置，或者，
所述第四交织器的任一列的前m个位置或任一列的后m个位置。
3.一种交织设备，其特征在于，包括：
获取单元，用于获取速率匹配后的第一编码码块，所述第一编码码块长度为X，X＞E，E为系统支持的最大交织尺度，所述第一编码码块包括S个子码块，S为大于1的正整数；
交织单元，用于对所述S个子码块中的每一个子码块分别进行交织，获取交织后的第二编码码块；
发送单元，用于发送所述交织后的第二编码码块；
所述交织单元用于：若所述E大于第三交织器满载时承载的比特数、且所述E小于第四交织器满载时承载的比特数，所述第三交织器的行列数比所述第四交织器的行列数小1，则：对所述S个子码块中的每一个子码块均采用所述第三交织器进行交织；或者，对所述S个子码块中的第1个～第(S-1)个子码块均采用所述第三交织器进行交织，对所述S个子码块中的第S个子码块采用第五交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第五交织器的行列数由所述第S个子码块的长度确定，所述第五交织器与所述第三交织器的规模不同；
或者，
所述交织单元用于：若所述E大于第三交织器满载时承载的比特数、且所述E小于第四交织器满载时承载的比特数，所述X大于所述第四交织器满载时承载的比特数，所述第三交织器的行列数比所述第四交织器的行列数小1，则：对所述S个子码块中的每一个子码块均采用所述第四交织器进行交织；或者，对所述S个子码块中的第1个～第(S-1)个子码块均采用所述第四交织器进行交织，对所述S个子码块中的第S个子码块采用第六交织器进行交织，所述第S个子码块的长度与所述第1个～第(S-1)个子码块中任一个子码块的长度不同，所述第六交织器的行列数由所述第S个子码块的长度确定，所述第六交织器与所述第四交织器的规模不同；其中，所述每一个子码块的长度不大于所述E。
4.如权利要求3所述的交织设备，其特征在于，所述交织单元用于：
对所述子码块采用所述第四交织器的部分位置进行交织；
其中，所述第四交织器中除所述部分位置之外的空余位置为：
所述第四交织器的第一子交织器的部分或全部，所述第一子交织器的斜边为所述第四交织器的斜边的一部分，所述第一子交织器的第一行为所述第四交织器的第一行的一部分，所述第一子交织器的行列数由空余位置的数目m确定，或者，
所述第四交织器的第二子交织器的部分或全部，所述第二子交织器的斜边为所述第四交织器的斜边的一部分，所述第二子交织器的第一列为所述第四交织器的第一列的一部分，所述第二子交织器的行列数由空余位置的数目m确定，或者，
所述第四交织器的斜边的前m个位置或斜边的后m个位置，或者，
所述第四交织器的任一行的前m个位置或任一行的后m个位置，或者，
所述第四交织器的任一列的前m个位置或任一列的后m个位置。
5.一种交织设备，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于执行如权利要求1或2所述的方法。
6.如权利要求5所述的交织设备，其特征在于，所述交织设备为芯片或集成电路。
7.一种交织设备，其特征在于，包括：
输入接口电路，用于获取速率匹配后的第一编码码块；
逻辑电路，用于基于获取的所述第一编码码块执行所述权利要求1或2所述的方法，得到交织后的第二编码码块；
输出接口电路，用于输出所述第二编码码块。
8.一种芯片，其特征在于，包括：
存储器，用于存储程序；
处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于执行如权利要求1或2所述的方法。
9.一种芯片，其特征在于，包括：
输入接口电路，用于获取速率匹配后的第一编码码块；
逻辑电路，用于基于获取的所述第一编码码块执行所述权利要求1或2所述的方法，得到交织后的第二编码码块；
输出接口电路，用于输出所述第二编码码块。
10.一种计算机可读存储介质，其特征在于，所述计算机存储介质中存储有计算机可读指令，当计算机读取并执行所述计算机可读指令时，使得计算机执行如权利要求1或2所述的方法。
CN201810068617.5A 2018-01-24 2018-01-24 一种交织方法及交织设备 Active CN110071728B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810068617.5A CN110071728B (zh) 2018-01-24 2018-01-24 一种交织方法及交织设备
PCT/CN2019/070248 WO2019144787A1 (zh) 2018-01-24 2019-01-03 一种交织方法及交织设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810068617.5A CN110071728B (zh) 2018-01-24 2018-01-24 一种交织方法及交织设备

Publications (2)

Publication Number Publication Date
CN110071728A CN110071728A (zh) 2019-07-30
CN110071728B true CN110071728B (zh) 2021-02-05

Family

ID=67365501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810068617.5A Active CN110071728B (zh) 2018-01-24 2018-01-24 一种交织方法及交织设备

Country Status (2)

Country Link
CN (1) CN110071728B (zh)
WO (1) WO2019144787A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078832A (zh) * 2014-10-27 2017-08-18 索尼公司 一种装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7925956B2 (en) * 2006-10-03 2011-04-12 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
KR20080041488A (ko) * 2006-11-07 2008-05-13 삼성전자주식회사 병렬 인터리빙 장치 및 방법
US7949926B2 (en) * 2006-11-30 2011-05-24 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
CN101060481A (zh) * 2007-02-05 2007-10-24 中兴通讯股份有限公司 一种Turbo码传输块的分段方法
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
CN101547064B (zh) * 2009-05-06 2011-11-09 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
CN101800619B (zh) * 2009-12-28 2013-03-06 福州瑞芯微电子有限公司 一种基于块交织的交织或解交织方法及其装置
US9385905B2 (en) * 2013-03-04 2016-07-05 Intel Corporation Block-based time-frequency interleaving and de-interleaving

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078832A (zh) * 2014-10-27 2017-08-18 索尼公司 一种装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Enhanced IDMA with Rate-Compatible Raptor-Like Quasi-Cyclic LDPC Code for 5G";Yushu Zhang等;《2017 IEEE Globecom Workshops (GC Wkshps)》;20171208;第1-6页 *
"TD-LTE系统多用户上行共享信道实现关键技术研究";张平平;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170215;第I136-1095页 *

Also Published As

Publication number Publication date
WO2019144787A1 (zh) 2019-08-01
CN110071728A (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
CN108347302B (zh) 一种编译码方法和终端
US11171741B2 (en) Polar code transmission method and apparatus
EP1656737B1 (en) Method and apparatus for varying lengths of low density parity check codewords
CN108737021B (zh) Polar码传输方法及装置
CN108173621B (zh) 数据传输的方法、发送设备、接收设备和通信系统
JP6846572B2 (ja) 符号化方法及び装置
CN112886969B (zh) 一种极化码编码方法及装置
CN108429599B (zh) 用于通信系统中的数据处理的方法和设备
CN110098891B (zh) 交织方法和交织装置
CN110071728B (zh) 一种交织方法及交织设备
CN114079530A (zh) 编码方法及装置
CN111490798B (zh) 译码的方法和译码装置
CN112753178B (zh) 用于混合自动重复请求的比特选择
CN108631913B (zh) 一种基于准循环低密度校验码的交织方法及相关设备
CN108574493B (zh) 数据处理的方法和装置
CN108400832B (zh) 数据处理方法和通信设备
CN107566100B (zh) 一种信息发送、接收方法及设备
US10594439B2 (en) Channel encoding method and apparatus in wireless communications to output a polar encoded bit sequence
CN112740582B (zh) 一种存储方法及极化码接收设备
WO2018121248A1 (zh) 一种数据传输方法、数据发送设备和数据接收设备
WO2024077486A1 (zh) 一种确定循环冗余校验比特的方法、通信方法及装置
JP7375111B2 (ja) 符号化方法および装置
US10425190B2 (en) Channel encoding method and apparatus in wireless communications
CN109474376B (zh) 编码方法及装置
CN109787707B (zh) 交织方法和交织装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant