RU2420863C1 - Differential operational amplifier with low voltage of zero shift - Google Patents

Differential operational amplifier with low voltage of zero shift Download PDF

Info

Publication number
RU2420863C1
RU2420863C1 RU2010112016/09A RU2010112016A RU2420863C1 RU 2420863 C1 RU2420863 C1 RU 2420863C1 RU 2010112016/09 A RU2010112016/09 A RU 2010112016/09A RU 2010112016 A RU2010112016 A RU 2010112016A RU 2420863 C1 RU2420863 C1 RU 2420863C1
Authority
RU
Russia
Prior art keywords
transistor
collector
base
outlet
output
Prior art date
Application number
RU2010112016/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Александр Игоревич Серебряков (RU)
Александр Игоревич Серебряков
Игорь Владимирович Тарара (RU)
Игорь Владимирович Тарара
Александр Петрович Суворин (RU)
Александр Петрович Суворин
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2010112016/09A priority Critical patent/RU2420863C1/en
Application granted granted Critical
Publication of RU2420863C1 publication Critical patent/RU2420863C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: electricity. ^ SUBSTANCE: differential operational amplifier comprises an inlet differential cascade (1) with the first (2) and second (3) current outlets, the first (4) and second (5) outlet transistors, emitters of which are connected to the first (6) supply source via according first (7) and second (8) current-stabilising resistors and are connected to the according first (2) and second (3) current outlets of the inlet differential cascade (1), the third (9) outlet transistor, the emitter of which is connected to the combined bases of the first (4) and second (5) outlet transistors and the collector of the second (5) outlet transistor, the base - via the first (10) source of the reference current is connected to the second (11) supply source, and the collector via the second (12) source of reference current is connected to the second (11) source of supply and is connected to the inlet of the extraction circuit of the outlet signal (13). Besides, the collector of the first (4) outlet transistor is connected to the base of the third (9) outlet transistor. The circuit of the outlet signal (13) extraction comprises the first (14) additional transistor, the collector of which is connected to the second (11) supply source, the base is the inlet of the outlet signal (13) extraction circuit, and the emitter is connected to the device outlet and the collector of the second (15) additional transistor, the emitter of the second (15) additional transistor via the additional dipole (16) is connected to the first (6) supply source, and its base is connected to the collector of the first (4) outlet transistor. ^ EFFECT: reduced absolute value of Ucm systematic component, its temperature and radiation drift. ^ 4 cl, 11 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в аналоговых интерфейсах систем связи, имеющих малые значения напряжения смещения нуля Uсм в условиях воздействия радиации или температуры).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, in analog interfaces of communication systems having small values of zero bias voltage U cm under conditions of radiation or temperature).

Архитектура операционных усилителей (ОУ) на основе так называемых «перегнутых» каскодов с неуправляемой активной нагрузкой относится к числу наиболее перспективных для многих применений и поэтому широко используется в микроэлектронных устройствах [1-12]. В таких схемах согласование высокоимпедансного узла «А» (фиг.1) с нагрузкой обеспечивается цепью экстракции выходного сигнала (например, эмиттерным повторителем), входной ток которой оказывает повышенное влияние на величину напряжения смещения нуля ОУ (Uсм) и его температурный и радиационный дрейф.The architecture of operational amplifiers (op amps) based on the so-called “bent” cascodes with uncontrolled active load is one of the most promising for many applications and is therefore widely used in microelectronic devices [1-12]. In such schemes, the coordination of the high-impedance node "A" (Fig. 1) with the load is provided by the extraction circuit of the output signal (for example, an emitter follower), the input current of which has an increased effect on the value of the op-amp bias voltage (U cm ) and its temperature and radiation drift .

Наиболее близким по технической сущности к заявляемому схемотехническому решению является архитектура ОУ фиг.1, представленная в патенте США 4.293.824, fig.5. Она также присутствует в других патентах и литературных источниках, например [1-12].Closest to the technical nature of the claimed circuit solution is the architecture of the op amp 1, presented in US patent 4.293.824, fig.5. It is also present in other patents and literature, for example [1-12].

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (Uсм), зависящей от свойств его архитектуры.A significant drawback of the known op-amp of FIG. 1 is that it has an increased value of the systematic component of the zero bias voltage (U cm ), which depends on the properties of its architecture.

Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения систематической составляющей Uсм, ее температурного и радиационного дрейфа.The main objective of the invention is to reduce the absolute value of the systematic component U cm , its temperature and radiation drift.

Поставленная цель достигается тем, что в операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, эмиттеры которых связаны с первым 6 источником питания через соответствующие первый 7 и второй 8 токостабилизирующие резисторы и подключены к соответствующим первому 2 и второму 3 токовым выходам входного дифференциального каскада 1, третий 9 выходной транзистор, эмиттер которого соединен с объединенными базами первого 4 и второго 5 выходных транзисторов и коллектором второго 5 выходного транзистора, база через первый 10 источник опорного тока связана со вторым 11 источником питания, а коллектор через второй 12 источник опорного тока соединен со вторым 11 источником питания и подключен ко входу цепи экстракции выходного сигнала 13, причем коллектор первого 4 выходного транзистора связан с базой третьего 9 выходного транзистора, предусмотрены новые элементы и связи - цепь экстракции выходного сигнала 13 содержит первый 14 дополнительный транзистор, коллектор которого соединен со вторым 11 источником питания, база является входом цепи экстракции выходного сигнала 13, а эмиттер соединен с выходом устройства и коллектором второго 15 дополнительного транзистора, эмиттер второго 15 дополнительного транзистора через дополнительный резистор 16 соединен с первым 6 источником питания, а его база подключена к коллектору первого 4 выходного транзистора.This goal is achieved in that in the operational amplifier of figure 1, containing the input differential stage 1 with the first 2 and second 3 current outputs, the first 4 and second 5 output transistors, the emitters of which are connected to the first 6 power source through the corresponding first 7 and second 8 current-stabilizing resistors and connected to the corresponding first 2 and second 3 current outputs of the input differential stage 1, the third 9 output transistor, the emitter of which is connected to the combined bases of the first 4 and second 5 output transi tori and the collector of the second 5 output transistor, the base through the first 10 source of reference current is connected to the second 11 power source, and the collector through the second 12 source of reference current is connected to the second 11 power source and connected to the input of the extraction circuit of the output signal 13, and the collector of the first 4 the output transistor is connected to the base of the third 9 output transistor, new elements and connections are provided - the extraction circuit of the output signal 13 contains the first 14 additional transistor, the collector of which is connected to the second 11 and by a power source, the base is the input of the output signal extraction circuit 13, and the emitter is connected to the output of the device and the collector of the second 15 additional transistor, the emitter of the second 15 additional transistor through the additional resistor 16 is connected to the first 6 power source, and its base is connected to the collector of the first 4 output transistor.

Схема ОУ-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения, а на фиг.3 - по п.2 и п.3 формулы изобретения. Схема фиг.4 соответствует п.4 формулы изобретения.The scheme of the op-amp prototype is shown in figure 1. Figure 2 presents a diagram of the inventive device in accordance with claim 1 of the claims, and figure 3 - according to claim 2 and claim 3 of the claims. The scheme of figure 4 corresponds to paragraph 4 of the claims.

На фиг.5 показана схема операционного усилителя - прототипа фиг.1 с таким же выполнением цепи экстракции выходного сигнала 13, что и у предлагаемого ОУ фиг.3, а на фиг.6 - заявляемого ОУ (фиг.3) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».In Fig.5 shows a diagram of an operational amplifier - a prototype of Fig.1 with the same embodiment of the extraction circuit of the output signal 13 as that of the proposed op-amp of Fig.3, and Fig.6 - of the inventive op-amp (Fig.3) in the computer simulation environment PSpice on models of integrated transistors of FSUE NPP Pulsar.

На фиг.7 приведены температурные зависимости напряжения смещения нуля Uсм сравниваемых схем фиг.5, фиг.6.In Fig.7 shows the temperature dependence of the bias voltage of zero U cm compared circuits of Fig.5, Fig.6.

На фиг.8 показана схема операционного усилителя-прототипа фиг.1, а на чертеже фиг.9 - заявляемого ОУ фиг.4 в среде компьютерного моделирования Cadence на моделях других интегральных транзисторов HJW.On Fig shows a diagram of the operational amplifier of the prototype of figure 1, and in the drawing of figure 9 - the claimed op-amp of figure 4 in the environment of computer simulation Cadence on models of other integral HJW transistors.

На фиг.10 приведены температурные зависимости напряжения смещения нуля Uсм сравниваемых схем фиг.8, фиг.9.Figure 10 shows the temperature dependence of the bias voltage of zero U cm compared circuits of Fig.8, Fig.9.

На фиг.11 показаны амплитудно-частотные характеристики коэффициента усиления схем фиг.8 и фиг.9.In Fig.11 shows the amplitude-frequency characteristics of the gain of the circuits of Fig.8 and Fig.9.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, эмиттеры которых связаны с первым 6 источником питания через соответствующие первый 7 и второй 8 токостабилизирующие резисторы и подключены к соответствующим первому 2 и второму 3 токовым выходам входного дифференциального каскада 1, третий 9 выходной транзистор, эмиттер которого соединен с объединенными базами первого 4 и второго 5 выходных транзисторов и коллектором второго 5 выходного транзистора, база через первый 10 источник опорного тока связана со вторым 11 источником питания, а коллектор через второй 12 источник опорного тока соединен со вторым 11 источником питания и подключен ко входу цепи экстракции выходного сигнала 13, причем коллектор первого 4 выходного транзистора связан с базой третьего 9 выходного транзистора. Цепь экстракции выходного сигнала 13 содержит первый 14 дополнительный транзистор, коллектор которого соединен со вторым 11 источником питания, база является входом цепи экстракции выходного сигнала 13, а эмиттер соединен с выходом устройства и коллектором второго 15 дополнительного транзистора, эмиттер второго 15 дополнительного транзистора через дополнительный двухполюсник 16 соединен с первым 6 источником питания, а его база подключена к коллектору первого 4 выходного транзистора.The differential operational amplifier of figure 2 contains an input differential stage 1 with first 2 and second 3 current outputs, the first 4 and second 5 output transistors, the emitters of which are connected to the first 6 power source through the corresponding first 7 and second 8 current-stabilizing resistors and connected to the corresponding first 2 and the second 3 current outputs of the input differential stage 1, the third 9 output transistor, the emitter of which is connected to the combined bases of the first 4 and second 5 output transistors and the collector sec 5 output transistor, the base through the first 10 reference current source is connected to the second 11 power source, and the collector through the second 12 reference current source is connected to the second 11 power source and connected to the input of the output signal extraction circuit 13, and the collector of the first 4 output transistor is connected with the base of the third 9 output transistor. The extraction circuit of the output signal 13 contains the first 14 additional transistor, the collector of which is connected to the second 11 power source, the base is the input of the extraction circuit of the output signal 13, and the emitter is connected to the output of the device and the collector of the second 15 additional transistor, the emitter of the second 15 additional transistor through an additional two-terminal 16 is connected to the first 6 power supply, and its base is connected to the collector of the first 4 output transistor.

На фиг.3, в соответствии с п.2 формулы изобретения, в схему введен транзистор терморадиационной компенсации 17, эмиттер которого соединен с его базой и базами первого 4 и второго 5 выходных транзисторов, а коллектор связан с базой третьего 9 выходного транзистора.In Fig. 3, in accordance with claim 2, a thermoradiation compensation transistor 17 is introduced into the circuit, the emitter of which is connected to its base and the bases of the first 4 and second 5 output transistors, and the collector is connected to the base of the third 9 output transistor.

Кроме этого, на фиг.3, в соответствии с п.3 формулы изобретения, дополнительный двухполюсник 16 содержит последовательно включенные резисторы 18 и прямосмещенный p-n переход 19.In addition, in figure 3, in accordance with paragraph 3 of the claims, the additional two-terminal 16 contains series-connected resistors 18 and forward biased p-n junction 19.

На фиг.4, в соответствии с п.4 формулы изобретения, коллектор первого 4 выходного транзистора связан с базой третьего 9 выходного транзистора через вспомогательный p-n переход 20. В частном случае входной дифференциальный каскад 1 реализован на входных транзисторах 21 и 22, а также источнике тока 23.In Fig. 4, in accordance with claim 4, the collector of the first 4 output transistor is connected to the base of the third 9 output transistor via an auxiliary pn junction 20. In the particular case, the input differential stage 1 is implemented on the input transistors 21 and 22, as well as the source current 23.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля Uсм в схеме фиг.4, т.е. зависящие от схемотехники ОУ.Consider the factors determining the systematic component of the bias voltage of zero U cm in the circuit of figure 4, i.e. circuit-dependent op amps.

Если выходные токи первого 2 (I2) и второго 3 (I3) токовых выходов входного дифференциального каскада 1, а также токи двухполюсников 10 и 12 равны величине I0, то токи эмиттеров Iэi и коллекторов Iкi транзисторов 4, 5, 9 и вспомогательного p-n перехода (I20) и двухполюсников 7 (Iэ) и 8 (I8) определяются соотношениями:If the output currents of the first 2 (I 2 ) and second 3 (I 3 ) current outputs of the input differential stage 1, as well as the currents of the two-terminal circuits 10 and 12 are equal to the value I 0 , then the currents of the emitters I ei and collectors I ki transistors 4, 5, 9 and auxiliary pn junction (I 20 ) and two-terminal networks 7 (I e ) and 8 (I 8 ) are determined by the relations:

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

Figure 00000005
Figure 00000005

Figure 00000006
Figure 00000006

Figure 00000007
Figure 00000007

Figure 00000008
Figure 00000008

Figure 00000009
Figure 00000009

Figure 00000010
Figure 00000010

где Iб.р=Iэ.i/βi - ток базы n-p-n транзисторов 4, 5, 9, 14, 15 при эмиттерном токе Iэ.i=I0;where I bp = I e.i / β i is the base current of npn transistors 4, 5, 9, 14, 15 at an emitter current I e.i = I 0 ;

βi - коэффициент усиления по току базы n-p-n транзисторов при токе эмиттера Iэ=I0.β i is the current gain of the base of npn transistors at the emitter current I e = I 0 .

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шинуAs a result, the current difference in node “A” when it is short-circuited to an equipotential common bus

Figure 00000011
Figure 00000011

где Iб.14=2Iб.р - ток базы транзистора 14.where I b.14 = 2I bp is the base current of the transistor 14.

Подставляя (1)÷(10) в (11), находим, что в схеме фиг.4 разностный ток Iр, определяющий Uсм операционного усилителя,Substituting (1) ÷ (10) in (11), we find that in the circuit of Fig. 4, the differential current I p , which determines U cm of the operational amplifier,

Figure 00000012
Figure 00000012

Таким образом, в заявляемом устройстве при выполнении условия (10) уменьшается систематическая составляющая Uсм, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает Uсм, так как разностный ток Ip в узле «А» создает Uсм, зависящее от крутизны S преобразования входного дифференциального напряжения (uвх) ОУ в выходной ток узла «А». В частном случае для фиг.4:Thus, in the inventive device, when condition (10) is satisfied, the systematic component U cm decreases due to the finite value of β transistors and its radiation (or temperature) dependence. As a result, this reduces U cm , since the difference current I p in the node “A” creates U cm , which depends on the steepness S of the conversion of the input differential voltage (u in ) of the op-amp into the output current of the node “A”. In the particular case of figure 4:

Figure 00000013
Figure 00000013

где rэ21= rэ22 - сопротивления эмиттерных переходов входных транзисторов 21 и 22 входного дифференциального каскада 1 при его построении по классической параллельно-балансной схеме (фиг.4).where r e21 = r e22 are the resistance of the emitter junctions of the input transistors 21 and 22 of the input differential stage 1 when it is constructed according to the classical parallel-balanced circuit (Fig. 4).

Поэтому для схемы фиг.4Therefore, for the circuit of FIG. 4

Figure 00000014
Figure 00000014

где φт=26 мВ - температурный потенциал.where φ t = 26 mV is the temperature potential.

В ОУ-прототипе Ip≠0, поэтому здесь систематическая составляющая Uсм получается более чем в 100 раз больше (Uсм=-8,9 мВ), чем в заявляемой схеме (Uсм=-23,4 мкВ).In the op-amp prototype I p ≠ 0, therefore, here the systematic component U cm is obtained more than 100 times more (U cm = -8.9 mV) than in the claimed circuit (U cm = -23.4 μV).

Компьютерное моделирование схем фиг.5, фиг.6 на моделях транзисторов ФГУП НПП «Пульсар» подтверждает (фиг.7) данные теоретические выводы.Computer simulation of the circuits of Fig.5, Fig.6 on the models of transistors of FSUE NPP Pulsar confirms (Fig.7) these theoretical conclusions.

Для минимизации Uсм при повышенных температурах (t°>80°C) в схеме фиг.3 предусмотрен транзистор терморадиационной компенсации 17, который находится в закрытом состоянии. Однако ток через его p-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток через p-n переход на подложку транзистора 5. Это уменьшает производную dUсм/dT и абсолютные значения Uсм при t°>80°С.To minimize U cm at elevated temperatures (t °> 80 ° C), a thermo-radiation compensation transistor 17 is provided in the circuit of FIG. 3, which is in the closed state. However, the current through its pn junction to the substrate, which increases significantly at high temperatures (or due to radiation), compensates for the corresponding current through the pn junction to the substrate of transistor 5. This reduces the derivative dU cm / dT and the absolute values of U cm at t °> 80 ° C.

Аналогичные, но более высокие результаты по величине Uсм получаются при построении ОУ на интегральных транзисторах с моделями HJW фирмы Zarlink (фиг.8, фиг.9). Анализ графиков фиг.10 показывает, что в рабочем диапазоне температур -60°С÷+80°С Uсм заявляемого ОУ изменяется на 1,5 мкВ, что соответствует температурному дрейфу Uсм на 0,01 мкВ/°C. При этом коэффициент усиления по напряжению ОУ превышает 100 дБ (фиг.11).Similar, but higher results in terms of U cm are obtained when constructing an op-amp with integrated transistors with HJW models from Zarlink (Fig. 8, Fig. 9). Analysis of the graphs of figure 10 shows that in the operating temperature range of -60 ° C ÷ + 80 ° C U cm of the claimed op-amp changes by 1.5 μV, which corresponds to a temperature drift of U cm by 0.01 μV / ° C. In this case, the gain in the voltage of the op-amp exceeds 100 dB (Fig. 11).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.Thus, the claimed device has significant advantages in comparison with the prototype in terms of the value of the static error of amplification of DC signals.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Патент США №5.422.600.1. US Patent No. 5,422,600.

2. Патент США №4.644.295.2. US Patent No. 4,644.295.

3. Патент США №5.734.296.3. US Patent No. 5,734.296.

4. Патент США №5.420.540.4. US Patent No. 5,420.540.

5. Патент США №5.952.882.5. US patent No. 5.952.882.

6. Патент США №6.542.030.6. US patent No. 6.542.030.

7. Патент США №6.456.162.7. US patent No. 6.456.162.

8. Патент США №4.293.824.8. US Patent No. 4,293.824.

9. Патент США №6.456.163.9. US patent No. 6.456.163.

10. Патент США №6.501.333.10. US patent No. 6.501.333.

11. Патент Англии №2.035.003 кл. Н3Т.11. Patent of England No. 2.035.003 class. H3T.

12. Патент Японии JP 2010-28173.12. Japan Patent JP 2010-28173.

Claims (4)

1. Дифференциальный операционный усилитель с малым напряжением смещения нуля, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) и второй (5) выходные транзисторы, эмиттеры которых связаны с первым (6) источником питания через соответствующие первый (7) и второй (8) токостабилизирующие резисторы и подключены к соответствующим первому (2) и второму (3) токовым выходам входного дифференциального каскада (1), третий (9) выходной транзистор, эмиттер которого соединен с объединенными базами первого (4) и второго (5) выходных транзисторов и коллектором второго (5) выходного транзистора, база через первый (10) источник опорного тока связана со вторым (11) источником питания, а коллектор через второй (12) источник опорного тока соединен со вторым (11) источником питания и подключен ко входу цепи экстракции выходного сигнала (13), причем коллектор первого (4) выходного транзистора связан с базой третьего (9) выходного транзистора, отличающийся тем, что цепь экстракции выходного сигнала (13) содержит первый (14) дополнительный транзистор, коллектор которого соединен со вторым (11) источником питания, база является входом цепи экстракции выходного сигнала (13), а эмиттер соединен с выходом устройства и коллектором второго (15) дополнительного транзистора, эмиттер второго (15) дополнительного транзистора через дополнительный двухполюсник (16) соединен с первым (6) источником питания, а его база подключена к коллектору первого (4) выходного транзистора.1. A differential operational amplifier with a low zero bias voltage, comprising an input differential stage (1) with first (2) and second (3) current outputs, the first (4) and second (5) output transistors whose emitters are connected to the first (6 ) a power source through the corresponding first (7) and second (8) current-stabilizing resistors and connected to the corresponding first (2) and second (3) current outputs of the input differential stage (1), the third (9) output transistor, the emitter of which is connected to the combined bases of the first (4) and WTO horn (5) output transistors and the collector of the second (5) output transistor, the base through the first (10) reference current source is connected to the second (11) power source, and the collector through the second (12) reference current source is connected to the second (11) source power supply and is connected to the input of the extraction circuit of the output signal (13), and the collector of the first (4) output transistor is connected to the base of the third (9) output transistor, characterized in that the extraction circuit of the output signal (13) contains the first (14) additional transistor, which collector is connected inen with a second (11) power source, the base is the input of the output signal extraction circuit (13), and the emitter is connected to the output of the device and the collector of the second (15) additional transistor, the emitter of the second (15) additional transistor is connected to the additional two-terminal (16) with the first (6) power source, and its base is connected to the collector of the first (4) output transistor. 2. Дифференциальный операционный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, что в схему введен транзистор терморадиационной компенсации (17), эмиттер которого соединен с его базой и базами первого (4) и второго (5) выходных транзисторов, а коллектор связан с базой третьего (9) выходного транзистора.2. A differential operational amplifier with a low zero bias voltage according to claim 1, characterized in that a thermo-radiation compensation transistor (17) is introduced into the circuit, the emitter of which is connected to its base and the bases of the first (4) and second (5) output transistors, and the collector is connected to the base of the third (9) output transistor. 3. Дифференциальный операционный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, что дополнительный двухполюсник (16) содержит последовательно включенные резистор (18) и прямосмещенный p-n переход (19).3. A differential operational amplifier with a low voltage of zero bias according to claim 1, characterized in that the additional two-terminal device (16) contains a series-connected resistor (18) and a forward biased pn junction (19). 4. Дифференциальный операционный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, что коллектор первого (4) выходного транзистора связан с базой третьего (9) выходного транзистора через вспомогательный p-n переход (20). 4. A differential operational amplifier with a low zero bias voltage according to claim 1, characterized in that the collector of the first (4) output transistor is connected to the base of the third (9) output transistor through an auxiliary p-n junction (20).
RU2010112016/09A 2010-03-29 2010-03-29 Differential operational amplifier with low voltage of zero shift RU2420863C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2010112016/09A RU2420863C1 (en) 2010-03-29 2010-03-29 Differential operational amplifier with low voltage of zero shift

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2010112016/09A RU2420863C1 (en) 2010-03-29 2010-03-29 Differential operational amplifier with low voltage of zero shift

Publications (1)

Publication Number Publication Date
RU2420863C1 true RU2420863C1 (en) 2011-06-10

Family

ID=44736808

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010112016/09A RU2420863C1 (en) 2010-03-29 2010-03-29 Differential operational amplifier with low voltage of zero shift

Country Status (1)

Country Link
RU (1) RU2420863C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2480810C1 (en) * 2012-02-15 2013-04-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Source of reference voltage of negative polarity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2480810C1 (en) * 2012-02-15 2013-04-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Source of reference voltage of negative polarity

Similar Documents

Publication Publication Date Title
RU2420863C1 (en) Differential operational amplifier with low voltage of zero shift
RU2416155C1 (en) Differential operating amplifier
RU2419196C1 (en) Broad-band differential amplifier
RU2321159C1 (en) Cascode differential amplifier
RU2396698C1 (en) Differential amplifier
RU2416152C1 (en) Differential operating amplifier
RU2411636C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2416149C1 (en) Differential operating amplifier with low zero offset voltage
RU2411637C1 (en) Precision operational amplifier with low voltage of zero shift
RU2402154C1 (en) Differential amplifier with low voltage of zero shift
RU2416150C1 (en) Differential operating amplifier
RU2419198C1 (en) Precision operating amplifier
RU2444114C1 (en) Operational amplifier with low-resistance load
RU2412537C1 (en) Differential operating amplifier
RU2416151C1 (en) Differential operating amplifier
RU2390921C1 (en) Operational amplifier with low voltage of zero shift
RU2421894C1 (en) Differential amplifier
RU2421884C1 (en) Differential operational amplifier with low zero offset voltage
RU2432666C1 (en) Differential operational amplifier with low supply voltage
RU2394360C1 (en) Cascode differential amplifier with increased input resistance
RU2444119C1 (en) Precision operational amplifier
RU2390914C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2402870C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2416154C1 (en) Two-cascade differential amplifier with low supply voltage
RU2412532C1 (en) Differential operating amplifier

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130330