RU2416157C1

RU2416157C1 - Pseudorandom signal generator

Info

Publication number: RU2416157C1
Application number: RU2009131937/09A
Authority: RU
Inventors: Александр Николаевич Андреев (RU); Александр Николаевич Андреев; Михаил Александрович Андреев (RU); Михаил Александрович Андреев; Александр Михайлович Водовозов (RU); Александр Михайлович Водовозов; Анастасия Павловна Липилина (RU); Анастасия Павловна Липилина
Priority date: 2009-08-24
Filing date: 2009-08-24
Publication date: 2011-04-10

Abstract

FIELD: physics.

SUBSTANCE: device has a multiplexer, a binary counter, a random access and read-only memory unit, an AND element, a parallel register, a first and a second group of AND elements, a group of OR elements, a half adder and controlled duration pulse generator.

EFFECT: broader functional capabilities of the generator owing to control of the probability of events on output buses of the device.

2 dwg

Description

Изобретение относится к импульсной технике и может использоваться в вычислительной технике при моделировании случайных процессов, тестировании каналов связи и аппаратуры.The invention relates to a pulse technique and can be used in computer technology for modeling random processes, testing communication channels and equipment.

Известен управляемый генератор случайных импульсов (см. Авт. св. СССР №1818685, кл. H03K 3/84, 1993), содержащий датчик случайных импульсов, первую и вторую группы элементов И, первый многовходовый элемент ИЛИ, входы которого подключены к выходам группы триггеров, К-входы которых подключены к выходам первой группы элементов И, счетчик импульсов, первый и второй элементы И, элемент НЕ и первый элемент ИЛИ, второй и третий многовходовые элементы ИЛИ, второй элемент ИЛИ и датчик случайных двоичных цифр, вход которого соединен с выходом второго многовходового элемента ИЛИ, а выход подключен к вторым входам первой группы элементов И, первые входы которых подключены к выходам соответствующих датчиков случайных импульсов и к входам второго многовходового элемента ИЛИ, выходы первой группы элементов И подключены к первым входам второй группы элементов И, вторые входы которых соединены с выходами группы триггеров, J-входы которых соединены с выходом второго элемента И, R-входы группы триггеров соединены с выходом первого элемента И, причем первые входы первого и второго элементов И соединены с выходами соответственно первого и второго элементов ИЛИ, первые входы которых подключены к выходу переполнения счетчика импульсов, R- и С-входы которого соединены соответственно с выходами третьего и первого многовходовых элементов ИЛИ, входы третьего многовходового элемента ИЛИ соединены с выходами второй группы элементов И, при этом вторые входы первого и второго элементов И соответственно подключены к шинам "Сброс" и "Пуск", а второй вход первого элемента подключен через элемент НЕ ко второму входу второго элемента ИЛИ и к шине "Режим", входы управления датчика случайных и двоичных цифр и счетчика импульсов подключены к соответствующим шинам управления.Known controlled random pulse generator (see Aut. St. USSR No. 1818685, class. H03K 3/84, 1993), containing a random pulse sensor, the first and second groups of AND elements, the first multi-input OR element, the inputs of which are connected to the outputs of the trigger group , The K-inputs of which are connected to the outputs of the first group of AND elements, a pulse counter, the first and second AND elements, the NOT element and the first OR element, the second and third multi-input OR elements, the second OR element and a random binary digit sensor, the input of which is connected to the output second multi-input of the OR element, and the output is connected to the second inputs of the first group of AND elements, the first inputs of which are connected to the outputs of the corresponding sensors of random pulses and to the inputs of the second multi-input OR element, the outputs of the first group of elements AND are connected to the first inputs of the second group of AND elements, the second inputs of which connected to the outputs of the trigger group, the J-inputs of which are connected to the output of the second element And, the R-inputs of the trigger group are connected to the output of the first element And, the first inputs of the first and second elements And are connected to the outputs of the first and second OR elements, respectively, the first inputs of which are connected to the overflow output of the pulse counter, the R and C inputs of which are connected respectively to the outputs of the third and first multi-input OR elements, the inputs of the third multi-input OR element are connected to the outputs of the second group of AND elements, the second inputs of the first and second AND elements are respectively connected to the "Reset" and "Start" buses, and the second input of the first element is connected via the NOT element to the second input of the second OR element and to the "Mode" bus, the control inputs of the random and binary digits sensor and the pulse counter are connected to the corresponding control buses.

В генераторе реализован сложный алгоритм воздействия на базовые последовательности случайных импульсов, позволяющий регулировать вероятности событий (появление единичных импульсов) на выходах устройства, оцениваемые с учетом значений математических ожиданий интенсивности базовых случайных сигналов.The generator implements a complex algorithm for influencing the basic sequences of random pulses, which allows you to adjust the probabilities of events (the appearance of single pulses) at the outputs of the device, estimated based on the values of the mathematical expectations of the intensity of the basic random signals.

Основными недостатками известного устройства является нелинейная зависимость регулируемой вероятности событий от управляющего воздействия, пониженное быстродействие при программно-аппаратной реализации вследствие сложности алгоритма управления, регулирование вероятности событий только в сторону уменьшения от базовой, вследствие «прореживания» базового потока, невозможность управления параметрами базовых случайных потоков.The main disadvantages of the known device are the nonlinear dependence of the adjustable probability of events on the control action, reduced performance in hardware and software implementation due to the complexity of the control algorithm, the regulation of the probability of events only in the direction of decrease from the base, due to thinning of the base stream, the inability to control the parameters of the basic random flows.

Наиболее близким по технической сущности к предлагаемому устройству является генератор псевдослучайных сигналов (см. Авт. св. СССР №1437974, кл. H03K 3/84, 1988), содержащий шину тактовых импульсов, соединенную с входом синхронизации регистра, выходы которого соединены с первыми входами соответствующих элементов И группы элементов И, выходы элементов И которой соединены с входами сумматора по модулю два, первую группу шин, вторую группу шин, соответствующие разряды которой соединены с первой группой информационных входов и входом управления мультиплексора, выходы которого соединены с соответствующими информационными входами оперативного запоминающего устройства, соответствующие шины первой группы шин соединены с первым входом элемента И, с входом установки, с входом управления и с соответствующими информационными входами счетчика импульсов, выходы разрядов которого соединены с соответствующими адресными входами постоянного запоминающего устройства, соответствующие выходы которого соединены с вторыми входами соответствующих элементов И группы элементов И, шина тактовых импульсов соединена с входом управления оперативного запоминающего устройства, со счетным входом счетчика импульсов, выход переполнения которого соединен с вторым входом элемента И, выход которого соединен с входом синхронизации счетчика импульсов, выходы разрядов которого соединены с соответствующими адресными входами оперативного запоминающего устройства, выходы которого соединены с соответствующими информационными входами регистра, j-й выход которого соединен с (j+1)-м входом второй группы информационных входов мультиплексора, первый вход второй группы информационных входов которого соединен с выходом сумматора по модулю два.Closest to the technical nature of the proposed device is a pseudo-random signal generator (see Aut. St. USSR No. 1437974, class H03K 3/84, 1988), containing a clock pulse bus connected to the register synchronization input, the outputs of which are connected to the first inputs the corresponding elements AND the group of elements AND, the outputs of the elements And which are connected to the inputs of the adder modulo two, the first group of buses, the second group of buses, the corresponding bits of which are connected to the first group of information inputs and the control input mult an multiplexer, the outputs of which are connected to the corresponding information inputs of the random access memory, the corresponding buses of the first bus group are connected to the first input of the AND element, to the installation input, to the control input and to the corresponding information inputs of the pulse counter, the discharge outputs of which are connected to the corresponding address inputs of the permanent memory devices, the corresponding outputs of which are connected to the second inputs of the corresponding elements AND groups of elements AND, the bus clock and pulses connected to the control input of random access memory, with a counting input of the pulse counter, the overflow output of which is connected to the second input of the element And whose output is connected to the synchronization input of the pulse counter, the discharge outputs of which are connected to the corresponding address inputs of the random access memory, the outputs of which are connected to corresponding information inputs of the register, the j-th output of which is connected to the (j + 1) -th input of the second group of information inputs of the multiplexer, per the output of the second group of information inputs of which is connected to the output of the adder modulo two.

Устройство-прототип обеспечивает раздельное управление параметрами псевдослучайных чисел в тактах работы генератора с сохранением предшествующих состояний. Управляемость генератора обеспечивается на уровне задания начальных условий для формируемых псевдослучайных сигналов, на уровне пространственно-временного равномерного распределения нулей и единиц за счет изменения характеристических порождающих полиномов и за счет возможности формирования многомерных полипсевдослучайных потоков данных, порождаемых разными характеристическими порождающими полиномами.The prototype device provides separate control of the parameters of pseudorandom numbers in the clock cycles of the generator with the preservation of previous states. The controllability of the generator is ensured at the level of setting the initial conditions for the generated pseudorandom signals, at the level of the spatiotemporal uniform distribution of zeros and ones due to changes in the characteristic generating polynomials and due to the possibility of forming multidimensional polyps-random data streams generated by different characteristic generating polynomials.

Несмотря на широкие возможности по управлению параметрами генерируемых сигналов, основным его недостатком является сохранение базового равномерного распределения с вероятностью событий (появление логической единицы) Р=0,5 во всех режимах работы.Despite the wide possibilities for controlling the parameters of the generated signals, its main drawback is the preservation of the basic uniform distribution with the probability of events (appearance of a logical unit) P = 0.5 in all operating modes.

Целью изобретения является расширение функциональных возможностей генератора за счет управления вероятностями событий на выходных шинах устройства.The aim of the invention is to expand the functionality of the generator by controlling the probabilities of events on the output buses of the device.

Для достижения указанной цели в генератор псевдослучайных сигналов, содержащий блоки оперативной памяти и постоянной памяти, адресные входы которых поразрядно объединены и подключены к выходам двоичного счетчика, суммирующий вход которого подключен к выходу элемента И, первый вход которого является входом задания режима работы генератора, а второй - является входом синхронизации устройства, подключенным к входу записи/чтения блока оперативной памяти и входу синхронизации параллельного регистра, входы которого соединены с выходами данных блока оперативной памяти, входы данных которого подключены к выходам мультиплексора, первая группа информационных входов мультиплексора является шиной задания начальных условий устройства, а вход переключения канала передачи - входом перевода генератора из режима задания начальных условий в режим генерации псевдослучайных сигналов, первый информационный вход второй группы информационных входов мультиплексора соединен с выходом сумматора по модулю два, второй информационный вход - подключен к первому выходу параллельного регистра, каждый j-й информационный вход соединен соответственно с j-1-м выходом параллельного регистра, каждый выход которого дополнительно подключен к первым входам первой группы элементов И, вторые входы которых соединены с выходами блока постоянной памяти, а выходы подсоединены к входам сумматора по модулю два, выходы регистра при этом образуют первую группу выходов устройства, входы задания и записи начальных условий двоичного счетчика являются входами задания базового адреса блоков оперативной и постоянной памяти, дополнительно включены вторая группа элементов И, группа элементов ИЛИ и формирователь импульсов с регулируемой длительностью, первый вход которого соединен с входом синхронизации устройства, второй - является входом задания длительности формируемого импульса, а выход подключен к вторым объединенным входам второй группы элементов И и группы элементов ИЛИ, первые входы которых поразрядно объединены и соединены с выходами параллельного регистра, выходы второй группы элементов И образуют вторую группу выходов устройства, а выходы группы элементов ИЛИ - третью группу выходов устройства.To achieve this goal, a pseudo-random signal generator containing random-access memory and read-only memory blocks, the address inputs of which are bitwise combined and connected to the outputs of the binary counter, the summing input of which is connected to the output of the And element, the first input of which is the input of the generator operating mode setting, and the second - is the synchronization input of the device connected to the write / read input of the RAM block and the synchronization input of the parallel register, the inputs of which are connected to the outputs yes memory block, the data inputs of which are connected to the multiplexer outputs, the first group of information inputs of the multiplexer is the bus for setting the initial conditions of the device, and the input for switching the transmission channel is the input for transferring the generator from the mode for setting the initial conditions to the pseudo-random signal generation mode, the first information input of the second group the information inputs of the multiplexer are connected to the adder output modulo two, the second information input is connected to the first output of the parallel regis tra, each j-th information input is connected respectively to the j-1-m output of a parallel register, each output of which is additionally connected to the first inputs of the first group of AND elements, the second inputs of which are connected to the outputs of the permanent memory unit, and the outputs are connected to the inputs of the adder by module two, the register outputs in this case form the first group of device outputs, the job inputs and records of the initial conditions of the binary counter are inputs for setting the base address of the RAM and read-only memory blocks, additionally including s are the second group of AND elements, the group of OR elements and a pulse shaper with an adjustable duration, the first input of which is connected to the synchronization input of the device, the second is the input of the job for the duration of the generated pulse, and the output is connected to the second combined inputs of the second group of AND elements and the group of OR elements, the first inputs of which are bitwise combined and connected to the outputs of the parallel register, the outputs of the second group of elements AND form the second group of outputs of the device, and the outputs of the group of OR elements are one third th group of device outputs.

Фиг.1 отображает структурную схему генератора псевдослучайных сигналов.Figure 1 shows a block diagram of a pseudo-random signal generator.

Фиг.2 отображает временные диаграммы работы устройства, полученные при создании компьютерной модели с помощью виртуального логического анализатора.Figure 2 displays the timing diagrams of the device obtained by creating a computer model using a virtual logic analyzer.

Генератор псевдослучайных сигналов содержит элемент И 1, мультиплексор 2, двоичный счетчик 3, блок 4 оперативной памяти, блок 5 постоянной памяти, параллельный регистр 6, формирователь импульсов 7 с регулируемой длительностью, первую группу 8 элементов И, вторую группу 9 элементов И, группу 10 элементов ИЛИ, сумматор по модулю два 11, шину 12 задания начальных условий, вход 13 синхронизации устройства, шину управления 14, вход 15 задания длительности формируемого импульса, первую группу 16, вторую группу 17 и третью группу 18 выходов.The pseudo-random signal generator contains an AND 1 element, a multiplexer 2, a binary counter 3, a RAM block 4, a permanent memory block 5, a parallel register 6, a pulse shaper 7 with adjustable duration, the first group of 8 AND elements, the second group of 9 AND elements, group 10 OR elements, the adder modulo two 11, the bus 12 sets the initial conditions, the input 13 of the device synchronization, the control bus 14, the input 15 sets the duration of the generated pulse, the first group 16, the second group 17 and the third group of 18 outputs.

Адресные входы блоков 4 и 5 оперативной и постоянной памяти поразрядно объединены и подключены к выходам двоичного счетчика 3, суммирующий вход которого соединен с выходом элемента И 1, первый вход которого является входом Х задания режима работы генератора, а второй является входом CLK синхронизации устройства, подключенным к входу записи/чтения блока 4 оперативной памяти и входу синхронизации параллельного регистра 6. Входы задания (D1-Dn) и записи С начальных условий двоичного счетчика 3 являются входами задания базового адреса блоков оперативной и постоянной памяти и совместно с входом Х задания режима работы генератора образуют шину 14 управления. Первая группа информационных входов (В1-Bm) мультиплексора 2 совместно с входом А переключения канала являются шиной 12 задания начальных условий. Первый информационный вход второй группы информационных входов мультиплексора 2 соединен с выходом сумматора по модулю два 11, второй информационный вход подключен к первому выходу параллельного регистра 6, каждый j-й информационный вход соединен соответственно с j-1-м выходом параллельного регистра 6, каждый выход которого дополнительно подключен к первым входам первой группы 8 элементов И, вторые входы которых соединены с выходами блока 5 постоянной памяти, а выходы подсоединены к входам сумматора по модулю два 11. Выходы мультиплексора 2 поразрядно подключены к входам данных блока 4 оперативной памяти, выходы данных которого соединены с соответствующими входами параллельного регистра 6. Первый вход формирователя импульсов 7 с регулируемой длительностью соединен с входом 13 (CLK) синхронизации устройства, второй - является входом 15 (Т) задания длительности формируемого импульса, а выход подключен к вторым объединенным входам второй группы 9 элементов И и группы 10 элементов ИЛИ, первые входы которых поразрядно объединены и соединены с выходами параллельного регистра 6. Выходы регистра 6 образуют первую группу 16 выходов генератора, выходы второй группы 9 элементов И образуют вторую группу 17 выходов устройства, а выходы группы 10 элементов ИЛИ - третью группу 18 выходов генератора.The address inputs of blocks 4 and 5 of RAM and read-only memory are bitwise combined and connected to the outputs of the binary counter 3, the summing input of which is connected to the output of the element And 1, the first input of which is the input X of setting the operating mode of the generator, and the second is the synchronization input CLK of the device connected to the write / read input of the RAM block 4 and the synchronization input of the parallel register 6. Inputs of the task (D1-Dn) and records From the initial conditions of the binary counter 3 are inputs of the base address of the opera blocks ivnoy and permanent memory and, together with the input X of generator operation mode assignment form control bus 14. The first group of information inputs (B1-Bm) of the multiplexer 2 together with the channel switching input A are a bus 12 for setting the initial conditions. The first information input of the second group of information inputs of multiplexer 2 is connected to the output of the adder modulo two 11, the second information input is connected to the first output of the parallel register 6, each j-th information input is connected respectively to the j-1st output of the parallel register 6, each output which is additionally connected to the first inputs of the first group of 8 AND elements, the second inputs of which are connected to the outputs of the permanent memory unit 5, and the outputs are connected to the inputs of the adder modulo two 11. The outputs of the multiplexer 2 p bit connected to the data inputs of the block 4 of RAM, the data outputs of which are connected to the corresponding inputs of the parallel register 6. The first input of the pulse shaper 7 with adjustable duration is connected to the input 13 (CLK) of the device synchronization, the second is the input 15 (T) of the job duration formed pulse, and the output is connected to the second combined inputs of the second group of 9 AND elements and the group of 10 OR elements, the first inputs of which are bitwise combined and connected to the outputs of the parallel register 6. The outputs are histra 6 form the first group of 16 outputs of the generator, the outputs of the second group of 9 elements And form the second group of 17 outputs of the device, and the outputs of the group of 10 elements OR - the third group of 18 outputs of the generator.

Устройство работает следующим образом.The device operates as follows.

Перед началом работы генератора задаются начальные условия. Режим задания начальных условий состоит в записи в каждую из адресуемых ячеек блока 4 оперативной памяти требуемых данных, являющихся начальными условиями для генерации псевдослучайных сигналов. Записываемые данные формируются на первой группе информационных входов мультиплексора 2 (В1-Bm) при нулевом уровне сигнала на входе А переключения канала. На входе 13 синхронизации устройства при этом присутствует нулевой уровень сигнала, обеспечивающий режим записи блока 4 оперативной памяти при смене адреса. Модификация адресов осуществляется путем изменения сигналов на входах (D1-Dn) задания начального кода счетчика 3, сопровождаемая единичным импульсом на входе С записи начального кода счетчика 3. По окончании задания начальных условий в каждой адресуемой ячейке блока 4 оперативной памяти размещены данные, являющиеся начальными условиями для рабочих режимов генерации псевдослучайных сигналов. Варьирование начальных условий обеспечивает первичную управляемость генератора псевдослучайных сигналов.Before starting the generator, initial conditions are set. The initial conditions setting mode consists in writing to each of the addressable cells of the RAM unit 4 the required data, which are the initial conditions for generating pseudorandom signals. The recorded data is formed on the first group of information inputs of the multiplexer 2 (B1-Bm) at a zero signal level at the channel switching input A. At the input 13 of the synchronization device, there is a zero signal level, which ensures the recording mode of the block 4 of the RAM when changing the address. The address modification is carried out by changing the signals at the inputs (D1-Dn) of setting the initial code of counter 3, followed by a single pulse at the input C of recording the initial code of counter 3. At the end of the initial conditions, each addressable cell of the RAM block 4 contains data that are the initial conditions for operating modes of generating pseudo-random signals. Varying the initial conditions provides the primary controllability of the pseudo-random signal generator.

Далее возможны два режима работы устройства: при фиксированном значении состояния двоичного счетчика 3 и при изменяющемся.Further, two modes of operation of the device are possible: with a fixed value of the state of the binary counter 3 and with a changing one.

Режим 1. При фиксированном состоянии двоичного счетчика 3 обеспечивается генерация одномерных псевдослучайных сигналов, порождаемых одним единственным характеристическим полиномом. Состояние двоичного счетчика остается фиксированным за счет нулевого уровня сигнала Х на входе задания режима работы. Прохождение импульсов синхронизации на суммирующий вход счетчика 3 в этом случае заблокировано. Фиксированным состоянием выходов счетчика 3 обеспечивается адресация к одноименным ячейкам блоков 4 и 5 оперативной и постоянной памяти соответственно. В адресуемых многоразрядных ячейках блока 5 постоянной памяти записаны коэффициенты различных порождающих характеристических полиномов, представляющие собой маску, определяющую количество логических обратных связей сумматора 11 по модулю два и воздействующую на него через первую группу 8 элементов И. Каждая адресуемая многоразрядная ячейка блока 4 оперативной памяти представляет собой эквивалентный сдвиговый регистр, что обеспечивается соответствующим соединением выходов сумматора 11 по модулю два и выходов регистра 6 через мультиплексор 2. По переднему фронту синхроимпульса CLK на входе 13 синхронизации данные с выходов блока 4 оперативной памяти переписываются в регистр 6, далее они поразрядно маскируются содержимым блока 5 постоянной памяти, суммируются и при нулевом уровне синхроимпульса CLK переписываются в адресованную ячейку блока 4 оперативной памяти со сдвигом на 1 разряд. При этом в первый разряд записывается результат суммирования, во второй переписывается содержимое первого разряда, в третий - второго разряда и т.д., чем обеспечивается сдвиг информации. На выходах первой группы 16 генератора формируются базовые псевдослучайные сигналы, порождаемые одним характеристическим полиномом. Названные сигналы имеют равномерное распределение с нерегулируемой вероятностью событий Р=0,5. Управление вероятностью событий осуществляется на уровне основного сигнала синхронизации. Формирователь 7 импульсов с регулируемой длительностью формирует импульсы по переднему фронту сигнала CLK и изменяет длительность формируемого выходного импульса в функции сигнала управления на входе 15 в диапазоне от 0 до Т, где Т - период импульсов синхронизации CLK. Благодаря изменяющейся длительности импульсов на выходе формирователя 7, на выходах второй группы 9 элементов И за счет логического умножения вероятность событий Р варьируется в диапазоне 0-0,5; а вероятность событий на выходах группы 10 элементов ИЛИ за счет логического сложения одновременно варьируется в диапазоне 0,5-1. Работа генератора в режиме 1 продолжается по мере формирования импульсов синхронизации CLK.Mode 1. With a fixed state of the binary counter 3, one-dimensional pseudorandom signals generated by one single characteristic polynomial are generated. The state of the binary counter remains fixed due to the zero signal level X at the input of the operation mode setting. The passage of synchronization pulses to the summing input of the counter 3 in this case is blocked. The fixed state of the outputs of the counter 3 provides addressing to the cells of the same name blocks 4 and 5 of RAM and read-only memory, respectively. The coefficients of various generating characteristic polynomials are written in the addressable multi-bit cells of the block 5 of constant memory, which are a mask that determines the number of logical feedbacks of the adder 11 modulo two and acts on it through the first group of 8 elements I. Each addressable multi-bit cell of the block 4 of random access memory is equivalent shift register, which is ensured by the corresponding connection of the outputs of the adder 11 modulo two and the outputs of the register 6 through multipl Ksor 2. On the leading edge of the CLK clock at the synchronization input 13, the data from the outputs of the RAM block 4 are copied to register 6, then they are bitwise masked by the contents of the permanent memory block 5, summed up and, at a zero level, the CLK clock is copied to the addressed cell of the RAM block 4 with shift by 1 category. At the same time, the summation result is recorded in the first category, the contents of the first category are written in the second, in the third - of the second category, etc., which ensures the shift of information. At the outputs of the first group 16 of the generator, basic pseudorandom signals generated by one characteristic polynomial are generated. The named signals have a uniform distribution with an unregulated probability of events P = 0.5. The probability of events is controlled at the level of the main synchronization signal. An adjustable pulse shaper 7 generates pulses along the leading edge of the CLK signal and changes the duration of the generated output pulse as a function of the control signal at input 15 in the range from 0 to T, where T is the period of the CLK synchronization pulses. Due to the changing pulse duration at the output of the shaper 7, at the outputs of the second group of 9 elements And due to logical multiplication, the probability of events P varies in the range 0-0.5; and the probability of events at the outputs of a group of 10 OR elements due to logical addition simultaneously varies in the range of 0.5-1. The operation of the generator in mode 1 continues as the CLK clock pulses are generated.

Режим 2. Работа счетчика 3 разблокирована уровнем логической единицы сигнала Х на первом входе элемента И 1. В этом случае с приходом каждого синхроимпульса CLK состояние счетчика 3 изменяется в сторону увеличения от заданного значения до момента естественного переполнения, а затем, начиная с нулевого значения, изменяется аналогичным образом, пока на входе 13 синхронизации формируются импульсы CLK. Изменяющееся состояние счетчика 3 изменяет адреса блоков 4 и 5 оперативной и постоянной памяти соответственно. Остальные элементы схемы работают аналогично режиму 1. При этом в каждом такте формирования выходных сигналов оказываются задействованными разные характеристические порождающие полиномы. Промежуточные состояния псевдослучайных сигналов, порождаемых разными полиномами, сохраняются в соответствующих адресуемых ячейках блока 4 оперативной памяти. На выходах 16 генератора в этом случае формируются полипсевдослучайные сигналы, порожденные разными характеристическими полиномами с базовой вероятностью событий Р=0,5. Варьирование вероятности событий на выходах 16 и 17 осуществляется аналогично режиму 1.Mode 2. The operation of counter 3 is unlocked by the level of the logical unit of signal X at the first input of element And 1. In this case, with the arrival of each clock pulse CLK, the state of counter 3 changes in the direction of increase from the set value to the moment of natural overflow, and then, starting from zero, changes in the same way, while CLK pulses are generated at synchronization input 13. The changing state of the counter 3 changes the addresses of the blocks 4 and 5 of the RAM and read-only memory, respectively. The remaining elements of the circuit work similarly to mode 1. In this case, at each step of the formation of the output signals, different characteristic generating polynomials are involved. Intermediate states of pseudorandom signals generated by different polynomials are stored in the corresponding addressable cells of the RAM block 4. In this case, at the outputs 16 of the generator, polyps-random signals are generated generated by different characteristic polynomials with a base probability of events P = 0.5. The variation of the probability of events at outputs 16 and 17 is carried out similarly to mode 1.

Работоспособность предложенного устройства проверена на компьютерной модели с помощью виртуального логического анализатораThe performance of the proposed device is tested on a computer model using a virtual logic analyzer

Сверху вниз на фиг.2 показаны импульсы синхронизации CLK, импульсы с регулируемой длительностью на выходе формирователя 7 импульсов, импульсы порождающей псевдослучайной последовательности и импульсы на соответствующих ей выходах групп 17 и 18 с регулируемой вероятностью.From top to bottom in FIG. 2, CLK synchronization pulses, pulses with an adjustable duration at the output of the pulse shaper 7, pulses of a generating pseudorandom sequence and pulses at the corresponding outputs of groups 17 and 18 with adjustable probability are shown.

Длительность импульсов на выходе формирователя импульсов в приведенном примере составляет четверть периода частоты синхронизации. Вероятность событий на выходах групп 17 и 18 оцениваются величинами Р=0,25 и Р=0,75 соответственно.The pulse duration at the output of the pulse shaper in the above example is a quarter of the period of the synchronization frequency. The probability of events at the outputs of groups 17 and 18 are estimated by the values of P = 0.25 and P = 0.75, respectively.

Claims

A pseudo-random signal generator containing blocks of RAM and read-only memory, the address inputs of which are bitwise combined and connected to the outputs of the binary counter, the summing input of which is connected to the output of the And element, the first input of which is the input of the generator operating mode setting, and the second is the device synchronization input, connected to the write / read input of the RAM block and the synchronization input of the parallel register, the inputs of which are connected to the data outputs of the RAM block, the data of which is connected to the outputs of the multiplexer, the first group of information inputs of the multiplexer is the bus for setting the initial conditions of the device, and the input for switching the transmission channel is the input for transferring the generator from the mode for setting the initial conditions to the mode of generating pseudorandom signals, the first information input of the second group of information inputs of the multiplexer is connected to the adder output modulo two, the second information input is connected to the first output of the parallel register, each j-th information input connected respectively to the j-1st output of the parallel register, each output of which is additionally connected to the first inputs of the first group of AND elements, the second inputs of which are connected to the outputs of the permanent memory unit, and the outputs are connected to the inputs of the adder modulo two, the register outputs in this case the first group of device outputs, inputs of the job and recording the initial conditions of the binary counter are inputs of the base address of the RAM and read-only memory blocks, characterized in that the second group of elements is included in it AND, a group of OR elements and a pulse shaper with an adjustable duration, the first input of which is connected to the synchronization input of the device, the second is an input for setting the duration of the generated pulse, and the output is connected to the second combined inputs of the second group of AND elements and the group of OR elements, the first inputs of which are bitwise combined and connected to the outputs of the parallel register, the outputs of the second group of AND elements form the second group of device outputs, and the outputs of the OR group of elements - the third group of device outputs -keeping.